JPS62188229A

JPS62188229A - 集積回路の製法

Info

Publication number: JPS62188229A
Application number: JP61259567A
Authority: JP
Inventors: カリパトナム　ビベツク　ラオ; アラン　トーマス　ミツチエル; ジエームス　エル．パターソン
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1985-10-31
Filing date: 1986-10-30
Publication date: 1987-08-17
Also published as: US4799992A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は集積回路の製造に関する。

の　　　びｒＩ１題点役に立つ全ての集積回路は２つ以上のレベルの導体を持
つ必要がある。従って、これらの層を互いに隔てる為に
何等かのレベル間誘電体が必要であり、こういうレベル
間誘電体は、非常に多種多様の集積回路方法に用いられ
ている。ＮＭＯ８，０ＭＯ８，Ｉ２Ｌ、ＥＣＬ、ＡＬＳ
、高圧小電力、メモリ、論理、アナログ、ゲート・アレ
ー及びその他の多くのグループの集積回路は、何れもそ
れ自身の特定の処理及び相互接続の条件を持っているが
、何れも多重パターンの重ねた薄Ｉｌｌ導体層を使って
いるのが典型的であり、その為、何れもこれらの導体層
を隔てる為にレベル間誘電体を使う必要がある。本発明
は従来の方法の改良として、レベル間誘電体を使う殆ん
どあらゆる場合に応用することの出来るものである。

例えば普通のＮＭＯ８技術では、ポリシリコンの薄膜の
パターンを定めて、第ルベルの相互接続部（並びにトラ
ンジスタのゲートも）を設ける。

この導体レベルの上に燐珪酸塩硝子（ＰＳＧ）又は硼素
燐珪酸塩硝子（ＢＰＳＧ）の様なドープした珪酸塩硝子
の比較的厚い層をデポジットし、第１のレベル間誘電体
とする。（この層はＭＬＯ”、即ち多重レベル酸化物と
呼ばれる場合が多いが、純粋な酸化物ではない。）この
後の金属層が基板内のトランジスタ及び／又はポリシリ
コン線の間の電気接続が出来る様にする場所で、接点孔
のパターンを定める。接点の場所に必要な打込みがあれ
ば（例えば、良好なオーミック接点を保証する為に）、
その打込みはこの時に行ない、その後レベル間誘電体の
リフローを行なう。“リフロー”は、表面張力効果によ
ってその表面が滑かになる様な十分高い温度にこの硝子
を加熱することを意味する。これによって、硝子がかな
り滑かな面を持つだけでなく、接点孔に隣合うその側壁
もかなり緩い勾配になる。同様に、硝子の下にあるパタ
ーンを定めたポリシリコンが垂直の縁を持つ場所も、硝
子の上面ではそれ程鋭い縁にならない。下にあるポリシ
リコンが尖った縁を持つ所では、硝子が一層滑かな勾配
を持つ様になる。

こういう平滑効果は、それに重なる導体レベルが良好に
覆う様にすることが出来る点で、非常に望ましい。即ち
、従来のこの方法では、リフ０　一過程の後、（アルミ
ニウムの様な）金１１８（例えばスパッタリングによっ
て）デポジットし、その後パターンを定める。金属層の
パターンを定めるエッチはこの層の線幅を十分制御する
為に、異方性にする必要があるが、この様な異方性エツ
チングを使う時、金属が平らでない面の上を伸びる所で
問題が起こり得る。金属が勾配（権り幅が狭い局部的な
勾配であっても）上にのっている所では、金属のこの部
分は、平たい区域の上にある金属よりも、そのエツチン
グに一層長い時間がかかる。

この勾配が急で高ければ高い程、一層長い過剰エツチン
グ時間が必要になる。しかし、その下にある構造は、金
属層の切込みに使われるエッチに対して完全に不活性で
はなく、この過剰エツチングが強すぎると、それらを損
傷する慣れがある。この為、不所望の全ての金属を確実
に除去するのに必要な以上の過剰エッチを使うことは望
ましくない。然し、金属の下の面が予想以上に急な又は
一層高い局部的な勾配を持つ場合、過剰エツチングの程
度が、全部の金属を除去するには不十分であると判るこ
とがある。この場合、金属の一部分が、その下の面の勾
配が一層急である部分に沿って伸びる細い線として残る
ことがある。この様な望ましくない線はフィラメントと
呼ばれており、フィラメントを防止することが、常に導
体のパターンを定める方法を開発する時の主要な目的の
１つ（そして大抵は主要な問題の１つ）である。これは
、この様なフィラメントが、作ろうとする回路が何であ
っても、それを短絡したり、予想外の大量の寄生的な静
電容量を持込んだり、或いは作っている回路の作用能力
にその他の悪影響を持つ惧れがあるからである。

この為、レベル間ｙｈ電体の表面の形状を制御すること
が、この復の処理工程を制御する決め手であり、特にそ
れに重なる導体のパターンを定める時に、フィラメント
を避ける為に重要である。

レベル間誘雷体の従来技術に関係する問題は、リフロー
の間の誘電体の分離である。即ち、第３Ａ図に示す様に
、ＭＬＯｌｏが、ある臨界的な距離だけ隔たる導体線１
６の上にデポジットされる場合、デポジットしたま１の
ＭＬＯＩＯは導体１６の間の表面にかなり急な谷１３を
持つ惧れがある。然し、リフローの間の表面張力効果に
より、この谷１３の場所で合体する代りに、ＭＬＯが離
れることがあり、この為、リフローの前の谷１３がリフ
ロー侵のＭＬＯ１２に真直ぐ切込む割れ目１４に変換さ
れる（第３Ｂ図に示す）。勿論、これは回路の作用能力
を破壊する。

レベル間誘電体の別の判断基準は、奇生静電容量の減少
である。レベル間誘電体によって隔てられた２つの導体
レベルの間の静電容量は、分布静電容量のかなりの構成
素子になることがあり、それが導体のＲＣ時定数を増加
させる（従って、伝搬速度を低下させる）。この様な寄
生静電容量はパターンにも関係することがあり、従って
設計技師の回路モデルを完全に無効にすることがある。

問題点を解決する為の手段及び作用本発明は、リフ〇−の前にレベル間誘電体の輪郭を制御
することにより、こういう問題を有利に解決すると共に
、その伯の利点をももたらす。レベル間誘電体が必要よ
りもかなり厚い厚さにデボジットされ、その模所望の厚
さにエッヂバックされる。その結果、輪郭は、レベル間
誘電体をデポジットする前の、その下にある導体上に側
壁酸化物フィラメントをデポジットしたことによって得
られるのと同様になる。この為、その下にある地形の縁
の上のレベル間誘電体の輪郭は、リフローの前に、従来
の方法よりも一層緩かになり、その結果、その下にある
地形の縁の上のレベル間誘電体の輪郭は、リフロー後も
、従来の方法よりも一層緩かになる。

この方法の利点の別の見方として、リフロー後のレベル
間誘電体の輪郭が、その下にある層の地形にそれ程彰饗
されなくなる。即ち、プロセス及び設計の変更による影
響が低下する。フィラメントが形成される慣れが著しく
低下し、その為、多重導体層を用いる任意の方法の信頼
性を高めることが出来る。

本発明の別の利点は、その下にあるパターンを定めた導
体層の上側の隅の近くに於ける誘電体が薄くなることが
少なくなることである。これは、リフロー前にこういう
隅に掻く接近して余分のレベル間誘電体の材料が存在し
ていて、その為、こういう隅の上方にある材料からそれ
程多くの材料の横ガ向の輸送が起こらないからである（
これは、第２図及び第４図に矢印で示す様に、リフロー
の際に通常起こり、高い点に隣接する低い点を部分的に
埋める）。更に、その下にある導体の縁の近くにリフロ
ーの前にある材料の合計の容積は、従来よりも多く、従
って、リフｏ−ｇｌのレベル間誘電体の平均の厚さも、
この領域では一層大きい。

その下にあるレベル及びその上に重なるレベルの導体の
間の寄生的な静電容量は、形状に依存する電界が隅で強
くなる為に、その下にある導体の隅の近くにある誘電体
の厚さに特に左右される。この為、パターンを定めた導
体の隅に於けるレベル間誘電体の厚さが増加したことは
、下にあるレベル及び上に重なるレベルの導体の間の静
電容置が減少することを意味しており、これは前に述べ
た様に非常に望ましいことである。

本発明の別の利点は、リフローの際の誘電体の分離の問
題が避けられることである。本発明は、余分のレベル間
誘電体材料を用い、この為、第３Ａ図の従来の構造に示
した深い谷１３の代りに、第３Ｃ図に示す様に一層浅い
谷１３′が形成され、第３Ｂ図に示した都合の悪い割れ
目１４は決して発生しない。

本発明によって改善される誘電体の覆いを利用する別の
方法は、平坦な区域で誘電体の平均の厚さを減らすこと
である。即ち、平坦な区域の上の誘電体の所定の平均の
厚さに対し、本発明は上側の縁で誘電体の厚さを改善し
、上側の縁でこの余分の厚さが全て必要でなければ、上
側の縁に於ける適切な誘電体の厚さを保存しながら、平
坦な区域に於ける誘電体の平均の厚さを薄くすることが
出来る。これは、接点孔の輪郭に関する条件が緩和され
ることを含めて、種々の理由で有利であることがある。

この為、本発明の別の利点は接点抵抗値が改善されるこ
とである。第５図に見られる様に、従来、接点に隣接し
た導電通路は、接点孔の側壁の周りの極く薄い積層に１
１１限される場合が多い。この為、接点の合計直列抵抗
値が幾分増加すると共に、（電流密度が高い領域で電気
泳動効果が起こり得る為に）信頼性が低下する。本発明
を用いることにより、この代り第６図に示す様な接点の
断面を達成することが出来、電流密度の高い領域が避け
られる。この為、接点の直列抵抗値が減少し、信頼性に
役立つ。

こういう種類の実施例の利点の別の見方として、接点孔
の輪郭による接点の品質の影響度が低下する。即ち、接
点孔をその中に切込まなければならないレベル間誘電体
の合計の高さを減らしたことにより、接点孔の側壁の急
峻な部分があれば、それがステップ・カバーの問題を招
く程高くなる惧れが少なくなる。

従来公知の方法は、レジスト・エッチバックの様な方法
を用いて、レベル間誘電体を平面化することである。（
例えば、ザ・ジャーナル・オプ・ジ・エレクトロケミカ
ル・ソサエティ誌、第１２８巻第４２３頁（１９８１年
）所載のアダムス及びカビオの論文参照。）然し、本発
明はこういう方法とは全く異なる。１つには、本発明は
実際にレベル間誘電体を平面化するのではなく、それを
幾分平面状でないま）にしておいて、その輪郭を修正す
るだけである。即ち、レベル間誘電体の平面化は、ポリ
シリコンに対する接点の上よりも、基板に対する接点の
上でレベル間誘電体が実質的に厚手になるが、これは、
接点エツチング工程の商、基板に対する接点の上の余分
の厚さを除く間、ポリシリコンに対する接点の場所で、
非常に多量の過剰エッチが起こることを意味する。この
様な局部的な過剰エッチの悪影響を避けるには、この他
のプロセスの変更を必要とするか、並びに／又は処理に
余分の拘束が加わる。更に、誘電体の平面化は普通はリ
フローと組合せて使わず、この為、接点の側壁の輪郭を
定める為に他の何等かの方法を使うか、或いは接点孔の
垂直に近い側壁に沿って金属が耐久力のある抵抗値の小
さい接続部を作ることが出来る様にする何等かの金属デ
ボジツション方法を使うことが必要である。（平面化と
共にリフローを使うことに本来障害はないが、発明者の
知る限り、従来こういう考えはなかった。）この場合も
、余分のプロセスの変更を必要とするか、並びに／又は
処理に余分の拘束が加わる。

従来、ポリシリコン・レベルに側１Ｍ化物を使うことが
述べられている。この為に持ち出された幾つかの動機は
、ポリシリコン線の上側の隅の近くの誘電体の厚さを厚
くすること、並びに一般的に地形を一層滑かにすること
である。例えば米国特許第４．２３４．３６２号、同第
４．３５６゜０４６号及び１９８３年２月２３日に出願
された係属中の米国特許出願通し番号第４６９．０７４
号を参照されたい。この為、レベル間誘電体の下に別個
の側壁酸化物を形成する場合でも、従来の方法によって
本発明の若干の利点が得られる。この様な別個の側壁酸
化物を形成することは、あるプロセスでは便利であるが
、他のプロセスでは便利ではない。然し、本発明は、パ
ターンを定めた薄膜導体の多重層を用いる殆んどあらゆ
るプロセスに用いることが出来る。別個の側壁酸化物を
形成するには、追加のデボジツション工程と共に約１１
０％の調時されたエッチを必要とし、その為、この調時
されたエッチに於けるエッチ速度の制御は非常に微妙に
ならざるを得ない。然し、本発明によるレベル＠誘電体
の輪郭の修正は、何等余分のデボジツシコンを必要とせ
ず、エッチバック工程もそれ程微妙ではない。この為、
本発明の方法は、方法の簡単さを更に強めると共に、レ
ベル閤誘電体の下に別個の側壁酸化物を形成する従来の
方法に較べて、再現性が良いと云う利点がある。

更に、レベル間誘電体の下に別個の側壁酸化物を形成す
る従来方法は、本発明程、多数の方法に適用することが
出来ない。

例えば、本発明の特に有利な応用は、（例えば薄い複合
誘電体によって隔てられたポリシリコン又はシリサイド
の２層の）厚い積重ねをエッチして垂直の側壁を持つ様
にし、こういう積重ねが、その厚さと殆んど回り程小さ
い［ｆｆｉだけ隔たっている様なＥＰＲＯＭ又はＥＥＰ
ＲＯＭの設計の場合である。こういう場合、側壁酸化物
の高さが積重ねよりかなり低くない限り、積重ねの上に
別個の側壁酸化物を確実に形成することは困難である。

側壁酸化物の高さが低い場合、側壁酸化物の多くの利点
が減少する。実際、一般的に、別個の側壁酸化物の１つ
の難点は、平坦な区域を確実に除こうとする場合、それ
らをそれが接する側壁の高さより幾分低い高さを持つ様
に形成しなければならないことである。然し、本発明は
それに隣接する側壁の高さの１００％を持つ様な、その
下にある側壁酸化物に相当する輪郭を常に作るが、これ
は別個に形成された側壁酸化物では不可能である。

これが本発明の別の利点である。

本発明はバイポーラ形集積回路で相互接続構造を形成す
る場合にも特に有利である。

本発明では、第１のパターンを定めた導体層を持つ途中
まで製造された集積回路を用意し、レベル間誘電体を全
体的にデポジットし、該レベル間誘電体を異方性エツチ
ングにかけて、その最低の厚さを少なくとも１０％減少
し、前記レベル間誘電体の複数個の予定の場所に接点孔
をあけ、予定のパターンで第２のパターンを定めた導体
層を形成する工程を含む集積回路を製造する方法を提供
する。

次に本発明を図面について説明する。

実　　施　　例本発明は広く半導体処理に適用し得る新しい考えを提供
する。見本として１群のＮＭＯ８形の実施例を詳しく説
明するが、これらの実施例に示される新しい考えが他の
多くの実施例でも使えること、並びに本発明の範囲が図
示の特定の例によって制限されないことを承知されたい
。

第１図は見本として本発明の１実施例を示す。

シリコン基板２２がゲート誘電体２５により、パターン
を定めた積重ね２４（これは第１のポリシリコン層、ポ
リ・ポリ間誘電体及び第２のポリシリコン層を含むが、
これらは別々に示してない）から隔てられている。積重
ね２４の高さは例えば１　、１００ｎＩｌりある。ＢＰ
ＳＧ　（硼素燐珪酸塩硝子〉層２６が１．ＯＯＯｎｍの
厚さにデポジットされ、その後異方性を持って、７００
　ｒｖの厚さになるまでエッチバックされる。

このエッチバックは調時エッチとして実施されるが、適
度の過剰エッチ又は不足エッチには余り影響されない。

例えば、２０％の不足エッチは、リフローより前に得ら
れるレベル間誘電体の厚さが７００　ｒｖではなく、約
７６００１になることであるが、これは有害な差になる
とは思われない。普通の酸化物／ＰＳＧエッチ薬品を使
うことが出来る。

珪酸塩硝子層２６は大気圧化学反応気相成長（ＣＶＤ）
によってデポジットすることが好ましい。この硝子の燐
成分は、後で説明する様に、リフロ一工程の間に増加す
ることが出来るので、所望の最終的なレベルより低くて
もよい。

この優、普通行なわれる様に、例えばアルゴンの雰囲気
内で９００℃に１５分間加熱することにより、珪酸塩硝
子層を稠密化することが好ましい。

稠密化の後、接点孔を切込むことが出来る（希望によっ
ては、オーミック接点を形成する助けとして、打込みを
実施することが出来る）。この後、随意選択により、接
点の輪郭を定めるのに必要な工程を実施することが出来
、それに重なる金属の相互接続層をデポジットしてパタ
ーンを定めることが出来る。

本実施例の結果として、第１図に示す様な構造が形成さ
れる。然し、第２図に示す実施例の方が現在では更に好
ましい。本実施例では、レベル間誘電体のエッチバック
の後にリフローを用いる。

この図で、破線２６が、デボジッション及びエッチバッ
クの後のレベル間誘電体の輪郭を示しており、実線２６
′がリフロー後のレベル間誘電体の輪郭を示す。

接点孔２８を切込んだ後に、リフローを実施する。この
工程は、接点孔の側壁の輪郭を定める他に、輪郭２６及
び２６′の間の違いによって示す様に、積重ね２４の上
のレベル間誘電体の輪郭を滑かにする。

リフローは１例えば９５０℃で１２分と云う値を用いて
実施することが出来る。随意選択により、この高温工程
の間、オキシクロライド燐を導入して、レベル間誘電体
の燐含有団を増加することが出来る。

この後、表面を調製する為の清浄化工程の後、希望に応
じて、アルミニウムのスパッタリングによるデボジッシ
ョン、金属のパターンを定めること及びその他の公知の
工程を行なうことが出来る。

第４図は第２図に対応する従来の構造を示しているが、
これは第２図の構造の利点がない。第２図の寸法３４′
が第４図の従来の構造の寸法３４より大きいことに注意
されたい。即ち、デポジットしたま）のレベル間誘電体
の従来の輪郭２７のリフロー後の輪郭２７′は、積重ね
２４の隅で、寸法３４として示す最小の厚さを持つが、
本発明では、デポジットしたま）のレベル間誘電体の輪
郭２６のリフロー後の輪郭２６′は、厚さの最小寸法３
４′を持ち、これは（積重ね２４の所定の厚さ並びにリ
フロー前の誘電体の所定の厚さに対し）、従来の構造の
厚さの最小寸法３４よりも一層大ぎい。

今説明した例が、ポリシリコン金属間１ｍ体を製造する
ことを目的としたものであることに注意されたい。然し
、本実施例の考えは、希望に応じて、金属間のレベル間
誘電体又はポリ・ポリ閤又はその伯の構造にそのま）適
用し得る。本発明の考えは、ＭＯＳ、バイポーラ又はそ
の他の種類のシリコン集積回路の処理に使うことが出来
る。本発明はシリコン集積回路にも制限されず、■−ｖ
族又はその他の集積回路にも完全に十分適用し得る。

好ましい実施例はＢＰＳＧを用いるが、この代りに伯の
多くの珪酸塩硝子（これは燐の他にゲルマニウム又はそ
の他の元素でドープしてよい）を使うことが出来ること
は云うまでもない。更に、誘電体の出発点として、ＣＶ
Ｄ材料の代りに、プラズマによってデポジットした酸化
物を使うことが出来る。

本発明が珪酸塩硝子の場合に何等制限されず、他の誘電
体にも完全に応用し得ることに注意されたい。例えば、
（ポリイミド、ＰＩＱ、又は文献に現れる他の多くのも
の）様な）有機のレベル問誘電体に本発明を使うことも
特に有利であることがある。珪酸塩硝子のりフ〇−は、
最近登場した新しい硝子組成物を用いた場合でも、処理
順序の後期に於ける高温工程であり、全般的に開発の傾
向は、後期の高温工程を減らそうとしている。然し、有
機の又はシリコーン重合体誘電体は低い温度に於けるリ
フロー（又は同様な表面張力に関係した平滑化過程）の
可能性を持っており、これはリフローを更に望ましいも
のにする。前に）本べた様に、本発明によるレベル間誘
電体の部分的なエッチバックは、リフローをも含む方法
に関連して特に有利である。

この為、本発明は前に述べた全ての利点をもたらすと共
に、その他の利点をももたらす。本発明は非常に大幅に
修正及び変更することが出来、その範囲は特許請求の範
囲のみによって限定されることを承知されたい。

以上の説明に関連して更に下記の項を開示する。

（１）　　パターンを定めた第１の導体層を持つ途中ま
で製造された集積回路を用意し、レベル間誘電体を全体
的にデポジットし、該レベル間誘電体を異方性エツチン
グにかけて、その最低の厚さを少なくとも１０％減少し
、前記レベル間誘電体の複数個の予定の場所に接点孔を
あけ、前記レベル間誘電体のりフ〇−を行ない、予定の
パターンで第２のパターンを定めた導体層を形成する工
程を含む集積回路を製造する方法。

（２）　　第（１）項に記載した方法に於て、前記レベ
ル＠誘電体を全体的にデポジットする工程が実質的に同
形のデボジッションで構成される方法。

（３）　　第（１）項に記載した方法に於て、前記レベ
ル間誘電体を異方性エツチングにかける工程により、そ
の最小の厚さが５０％程度薄くなる方法。

（４）　　第（１）項に記載した方法に於て、更に、異
方性エツチング工程より前に、前記レベル間誘電体を稠
密化する工程を含む方法。

（５）　　第（１）項に記載した方法に於て、前記レベ
ル間誘電体が珪酸塩硝子で構成される方法。

（６）　　第（１）項に記載した方法に於て、前記レベ
ル間誘電体が硼素燐珪酸塩硝子で構成される方法。

（７）　　第（１）項に記載した方法に於て、前記レベ
ル間誘電体が重合体で構成される方法。

（８）　　第（１）項に記載した方法に於て、前記レベ
ル間誘電体を異方性エツチングにかける工程の異方性が
少なくとも１０：１である方法。

（９）　　第（１）項に記載した方法に於て、前記レベ
ル間誘電体を異方性エツチングにかける工程がプラズマ
・エツチングである方法。

（１０）第（１）項に記載した方法に於て、前記第１の
パターンを定めた導体層が、誘電体によって隔てられて
いて、互いに一致する側壁を持つ様にパターンを定めた
２つの薄膜導体で構成される方法。

（１１）第（１）項に記載した方法に於て、前記第１の
パターンを定めた導体層が、シリコンが３０％を越える
多結晶材料であり、前記第２の導体層が金属で構成され
る方法。

（１２）第（１）項に記載した方法に於て、前記第１の
パターンを定めた導体層が、金属で構成される方法。

（１３）集積回路を製造する方法に於て、第１のパター
ンを定めた導体層を持つ途中まで製造された集積回路を
用意し、レベル間誘電体を全体的にデポジットし、前記
レベル間誘電体を異方性エツチングにかけてその最低の
厚さを少なくとも１０％減らし、前記レベル間誘電体の
複数個の予定の場所に接点孔をあけ、予定のパターンで
第２のパターンを定めた導体層を形成する工程を含む方
法。

（１４）第（１３）項に記載した方法に於て、前記レベ
ル間誘電体を全体的にデポジットする工程が略同形のデ
ボジッションで構成される方法。

（１５）第（１３）項に記載した方法に於て、前記レベ
ル間Ｘ電体を異方性エツチングにかける工程がその最低
の厚さを５０％程度減らす方法。

（１６）第（１３）項に記載した方法に於て、更に、異
方性エツチング工程の前に、前記レベル間誘電体を稠密
化する工程を含む方法。

（１１）　　第（１３）項に記載した方法に於て、前記
レベル間誘電体が珪酸塩硝子で構成される方法。

（１８）第（１３）項に記載した方法に於て、前記レベ
ル間誘電体が硼素燐珪酸塩硝子で構成される方法。

（１９）第（１３）項に記載した方法に於て、前記レベ
ル間誘電体が重合体で構成される方法。

（２０）第（１３）項に記載した方法に於て、前記レベ
ル間誘電体を異方性エツチングにかける工程の異方性が
少なくとも１０：１である方法。

（２１）第（１３）項に記載した方法に於て、前記レベ
ルＩＫＩ誘電体を異方性エツチングにか番プる工程がプ
ラズマ・エツチングで構成される方法。

（２２）第（１３）項に記載した方法に於て、前記第１
のパターンを定めた導体層が、誘電体によって隔てられ
ていて、互いに一致する側壁を持つ様にパターンを定め
た２つの薄膜導体で構成される方法。

（２３）第（１３）項に記載した方法に於て、前記第１
のパターンを定めた導体層がシリコンが３０％を越える
多結晶材料で構成され、前記第２の導体層が金属で構成
される方法。

（２４）第（１３）項に記載した方法に於て、前記第１
のパターンを定めた導体層が金属で構成される方法。

【図面の簡単な説明】

第１図及び第２図は本発明の２つの異なる実施例を示し
ており、レベル間誘電体の部分的なエッチバックを用い
いるが、リフローを使わない場合及び使う場合を示して
いる。第３Ａ図は従来のリフローより前のデポジットし
たま）のレベル間誘電体の輪郭を示す図、第３Ｃ図は本
発明を用いる時の対応する輪郭を示す図、第３Ｂ図は第
３Ｃ図の構造からは生じないが、第３Ａ図の構造から（
リフロー後に）生ずるレベル間誘電体の破滅的な隔たり
を示す図、第４図は第２図の構造の利点を達成出来ない
が、第２図と対応する従来の構造を示す図、第５図は従
来のモートに対する接点に於ける金属の覆いの断面図、
第６図は本発明に従って製造された構造でモートに対す
る接点に於ける金属の覆いの断面図である。

Claims

【特許請求の範囲】

パターンを定めた第１の導体層を持つ途中まで製造され
た集積回路を用意し、レベル間誘電体を全体的にデポジ
ットし、該レベル間誘電体を異方性エッチングにかけて
、その最低の厚さを少なくとも１０％減少し、前記レベ
ル間誘電体の複数個の予定の場所に接点孔をあけ、前記
レベル間誘電体のリフローを行ない、予定のパターンで
第２のパターンを定めた導体層を形成する工程を含む集
積回路を製造する方法。