JPS62186078U - - Google Patents
Info
- Publication number
- JPS62186078U JPS62186078U JP7410886U JP7410886U JPS62186078U JP S62186078 U JPS62186078 U JP S62186078U JP 7410886 U JP7410886 U JP 7410886U JP 7410886 U JP7410886 U JP 7410886U JP S62186078 U JPS62186078 U JP S62186078U
- Authority
- JP
- Japan
- Prior art keywords
- load
- power source
- offset
- driver circuit
- voltage power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
第1図は本考案の一実施例の回路図、第2図は
従来の装置の回路図、第3図はその電圧を示すグ
ラフ、第4図は従来の回路の動作説明図である。 4……負荷、1,2……半導体スイツチ、H…
…高圧の電源、L……低圧の電源、7……バツフ
ア抵抗、6……オフセツト電源。
従来の装置の回路図、第3図はその電圧を示すグ
ラフ、第4図は従来の回路の動作説明図である。 4……負荷、1,2……半導体スイツチ、H…
…高圧の電源、L……低圧の電源、7……バツフ
ア抵抗、6……オフセツト電源。
Claims (1)
- 負荷に交互にオンオフする半導体スイツチを介
して夫々高圧の電源及び低圧の電源に接続した半
導体試験用ドライバ回路において、負荷にバツフ
ア抵抗を通してオフセツト電源を接続し、この負
荷にオフセツト電流を流してオフセツトしたパル
ス出力を得るようにしたことを特徴とする半導体
試験用ドライバ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7410886U JPS62186078U (ja) | 1986-05-16 | 1986-05-16 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7410886U JPS62186078U (ja) | 1986-05-16 | 1986-05-16 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62186078U true JPS62186078U (ja) | 1987-11-26 |
Family
ID=30919030
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7410886U Pending JPS62186078U (ja) | 1986-05-16 | 1986-05-16 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62186078U (ja) |
-
1986
- 1986-05-16 JP JP7410886U patent/JPS62186078U/ja active Pending