JPS62183521A - 半導体装置の製造装置 - Google Patents

半導体装置の製造装置

Info

Publication number
JPS62183521A
JPS62183521A JP2525086A JP2525086A JPS62183521A JP S62183521 A JPS62183521 A JP S62183521A JP 2525086 A JP2525086 A JP 2525086A JP 2525086 A JP2525086 A JP 2525086A JP S62183521 A JPS62183521 A JP S62183521A
Authority
JP
Japan
Prior art keywords
stage
photoresist
substrate
heat
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2525086A
Other languages
English (en)
Inventor
Koji Okamura
岡村 浩治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP2525086A priority Critical patent/JPS62183521A/ja
Publication of JPS62183521A publication Critical patent/JPS62183521A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体集積回路装置の製造装置、特にフォトレ
ジストのパターン形成後にフォトレジストを強化する全
面露光装置に関するものである。
[従来の技術] 従来、フォトレジストパターニング工程を経て表面にフ
ォトレジストパターンが形成された半導体基板は耐エツ
チング性向上の目的で100℃〜・200℃の恒温雰囲
気中にて熱処理が施されていた。
[発明が解決しようとする問題点] この熱処理のみによって得られるフォトレジストの耐エ
ツチング性は、パターン縮小化に対応する高感度のフォ
トレジストに対しては、満足できるものではなく、エツ
チング処理中にフォトレジストが剥離して、パターンが
形成されなかったり、部分的な密着不良によってパター
ンが崩れたり、フォトレジストの表面が炭化したりして
、高感度のフォトレジストの使用ができず、半導体集積
回路の高集積化を妨げていた。
フォトレジストの強化法としてはCF4処理法。
紫外線照射法等が考えられているが、前者はこの処理に
よってレジストのプロファイル(形状)を悪くする傾向
があり、後者の方法に於いても、微細パターン対応の高
感度フォトレジストに対するレジスト強化法としてはあ
まり効果がない。
本発明の目的は、微細パターンの半導体装置において歩
留低下や品質低下をもたらさない半導体装置の製造装置
を提供することにある。
[問題点を解決するための手段] 本発明は半導体基板上のパターン形成後のフォトレジス
トを耐エツチング性向上の目的で強化する半導体装置の
製造装置において、半導体基板に熱を加えて該基板のフ
ォトレジストを熱重合させるステージと、該ステージ上
の半導体基板に遠紫外線を照射し該基板のフォトレジス
トを光重合させる光源とを有することを特徴とする半導
体装置の製造装置である。
[実施例コ 以下、本発明の一実施例を図面により説明する。
第1図において、ヒータを内蔵した熱重合用ステージ3
の上方を中空筺体7で覆い、該筐体7の対向する側面に
半導体基板4の搬入ロアaと搬出ロアbとを設け、この
搬出入ロアa、 7b間を結ぶ搬送ベルト2をステージ
3に設置する。さらにステージ3の真上の筐体7に、遠
紫外線を照射する光重合用光源5を設置するとともに、
光[5によって発熱した熱を筐体外部に放熱する排気装
置6を装備する。
実施例において、フォトマスク転写露光及び現像処理工
程まで完了した半導体基板をキャリア1から取り出して
これを搬入ロアa側の搬送ベルト2に乗せ、該基板を一
定温度に保たれたステージ3まで搬送してステージ3に
より半導体基板4に熱を加えて該基板4のフォトレジス
トを熱重合させる。一方ステージ3の真上の光源5から
遠紫外線を基板4に照射し、該基板4のフォトレジスト
を光重合させ、フォトレジストを強化する。また筐体7
内の光源5によって発熱した熱を排気装置6により放熱
する。すなわち、本発明によれば、ステージ3上に乗せ
られた半導体基板4の表面のフォトレジスト膜パターン
は、光?1!5から照射される200〜300nmの範
囲の波長をもつ遠紫外線により全面照射され遠紫外線に
よる光重合を進行させると同時に、ヒータを内蔵したス
テージ3の熱による熱重合を進行させることにより効果
的に耐エツチング性を向上させるものである。
上述の実施例において、全面露光装置を単独の装置とし
て説明したが、現像装置や選択エツチング装置に取り付
けることも可能である。また、上述の実施例ではステー
ジの温度を一定温度としたが、遠紫外線の光重合が進行
するととも釘、ステージの温度を上昇させるようにすれ
ば、更に効果的な耐エツチング性を実現できるものであ
る。
[発明の効果コ 以上説明したように本発明はフォトレジスト膜パターン
に遠紫外線による光重合とステージの熱による熱重合と
を併用することにより耐エツチング性を向上させるよう
にしたので、一般に微細パターン対応の高感度フォトレ
ジストの耐エツチング性を向上して、エツチング処理中
のフォトレジストの別離、パターンの崩壊、)寸トレジ
スト表面の炭化等の事故を防止でき、半導体装置の微細
パターン化における半導体装置の歩留低下や品質低下を
阻止できる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を説明するための半導体製造
装置の断面図である。 1・・・半導体基板収納キャリア 2・・・搬送ベルト 3・・・ステージ 4・・・半導体基板 5・・・光源 6・・・放熱装置

Claims (1)

    【特許請求の範囲】
  1. (1)半導体基板上のパターン形成後のフォトレジスト
    を耐エッチング性向上の目的で強化する半導体装置の製
    造装置において、半導体基板に熱を加えて該基板のフォ
    トレジストを熱重合させるステージと、該ステージ上の
    半導体基板に遠紫外線を照射し該基板のフォトレジスト
    を光重合させる光源とを有することを特徴とする半導体
    装置の製造装置。
JP2525086A 1986-02-07 1986-02-07 半導体装置の製造装置 Pending JPS62183521A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2525086A JPS62183521A (ja) 1986-02-07 1986-02-07 半導体装置の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2525086A JPS62183521A (ja) 1986-02-07 1986-02-07 半導体装置の製造装置

Publications (1)

Publication Number Publication Date
JPS62183521A true JPS62183521A (ja) 1987-08-11

Family

ID=12160744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2525086A Pending JPS62183521A (ja) 1986-02-07 1986-02-07 半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JPS62183521A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001039A (en) * 1988-03-14 1991-03-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device comprising step of patterning resist and light irradiation apparatus used by the manufacturing method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51111072A (en) * 1975-03-26 1976-10-01 Hitachi Ltd Photo etching method
JPS5729316A (en) * 1980-07-29 1982-02-17 Kyushu Nippon Electric Post-bake oven
JPS5875154A (ja) * 1981-10-29 1983-05-06 Toppan Printing Co Ltd 加熱装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51111072A (en) * 1975-03-26 1976-10-01 Hitachi Ltd Photo etching method
JPS5729316A (en) * 1980-07-29 1982-02-17 Kyushu Nippon Electric Post-bake oven
JPS5875154A (ja) * 1981-10-29 1983-05-06 Toppan Printing Co Ltd 加熱装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001039A (en) * 1988-03-14 1991-03-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device comprising step of patterning resist and light irradiation apparatus used by the manufacturing method
US5097137A (en) * 1988-03-14 1992-03-17 Mitsubishi Denki Kabushiki Kaisha Light irradiation apparatus used in manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US5648198A (en) Resist hardening process having improved thermal stability
US5686223A (en) Method for reduced pitch lithography
US8124319B2 (en) Semiconductor lithography process
EP0037708B1 (en) Method of forming patterns
US6605814B1 (en) Apparatus for curing resist
Palmateer et al. Optimization of a 193-nm silylation process for sub-0.25-um lithography
US7318997B2 (en) Exposure apparatus and method for forming fine patterns of semiconductor device using the same
JPS62183521A (ja) 半導体装置の製造装置
US5370974A (en) Laser exposure of photosensitive polyimide for pattern formation
JP3676947B2 (ja) 半導体素子の製造装備、これを利用した半導体素子のパターン形成方法及びこれを適用した半導体素子製造用フォトレジスト
JPS63261834A (ja) レジスト硬化方法
JPS5918634A (ja) 半導体装置の製造装置
KR100334338B1 (ko) 인쇄회로기판의 포토 솔더 레지스트 건조방법
JPH02177420A (ja) ウエハ周辺露光装置
JPS61116838A (ja) レジストパタ−ン形成方法
JPS6352410A (ja) 半導体装置の製造方法および加熱処理装置
JP4322482B2 (ja) 微細レジストパターンの形成方法、および半導体装置の製造方法
KR100278915B1 (ko) 반도체 소자의 감광막 패턴 제조방법
JP2000100689A (ja) 気相前処理を用いる光リソグラフィー法
KR100497197B1 (ko) 반도체 웨이퍼의 노광방법
JPH02183255A (ja) パターン形成方法
KR0140469B1 (ko) 반도체 소자의 감광막 패턴 제조방법
JP3139718B2 (ja) レジストの除去方法
KR0141156B1 (ko) 마스크의 리페어방법
JPH0212811A (ja) ウエハ周辺露光方法