JPS62178996A - Liquid display unit - Google Patents

Liquid display unit

Info

Publication number
JPS62178996A
JPS62178996A JP2152786A JP2152786A JPS62178996A JP S62178996 A JPS62178996 A JP S62178996A JP 2152786 A JP2152786 A JP 2152786A JP 2152786 A JP2152786 A JP 2152786A JP S62178996 A JPS62178996 A JP S62178996A
Authority
JP
Japan
Prior art keywords
information
display
correction
pixel
selection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2152786A
Other languages
Japanese (ja)
Other versions
JPH0646352B2 (en
Inventor
栗原 洋一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2152786A priority Critical patent/JPH0646352B2/en
Publication of JPS62178996A publication Critical patent/JPS62178996A/en
Publication of JPH0646352B2 publication Critical patent/JPH0646352B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal Display Device Control (AREA)
  • Video Image Reproduction Devices For Color Tv Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 く産業上の利用分野〉 本発明は、液晶表示装置に係り、特に、ドツトマトリッ
クスカラー液晶表示器の表示品質を向上させるために表
示情報発生部の改良を行なったことを特徴とする液晶表
示装置に関する。
[Detailed Description of the Invention] Industrial Application Fields The present invention relates to a liquid crystal display device, and in particular, to a dot matrix color liquid crystal display device in which a display information generating section is improved in order to improve display quality. The present invention relates to a liquid crystal display device characterized by:

〈従来の技術〉 以下、従来の技術を図面を用いて説明する。<Conventional technology> The conventional technology will be explained below with reference to the drawings.

第6図はドツトマトリクスカラー液晶表示器(以下「表
示器」という)の画素配置図である。
FIG. 6 is a pixel arrangement diagram of a dot matrix color liquid crystal display (hereinafter referred to as "display").

この第6図において、表示器1は、赤くR)。In this FIG. 6, the display 1 is red (R).

緑(G)、青(B)の3原色(この場合組合わせで8色
表示できる)から成る1ドツト画素が?ff数マトリク
ス状(この時、コラムごとに配列されるドラl−N O
をdI + d2 +・・・dTL、ローアドレスNO
をral 、ra2. ・ raTLとする)に配列さ
れている。この場合のドツト形状は実線で示すように“
L I+もしくは゛[″形状の組合わせとなっている。
What is a single dot pixel consisting of the three primary colors of green (G) and blue (B) (in this case, 8 colors can be displayed by combining them)? ff number matrix (at this time, the drums arranged in each column are
dI + d2 +...dTL, low address NO
ral, ra2. - Arranged in raTL). In this case, the dot shape is “
It is a combination of L I+ or ゛['' shape.

ところでこの表示器1のRGB各画素の配列とドツトの
分は方は、このようなものが唯一のものではなく他にも
種々のパターンが考えられるが、ドツト形状が点に近く
、表示分解能を高める配置としては第6図のパターンが
最適と考えられるので以下の記載は全てこの配置で説明
する。
By the way, regarding the arrangement of each RGB pixel and the dots of this display 1, this is not the only one and there are various other patterns, but the dot shape is close to a dot, and the display resolution is high. Since the pattern shown in FIG. 6 is considered to be the optimal arrangement for heightening, the following description will be entirely based on this arrangement.

第7図は従来の液晶表示装置のブロック線図である。FIG. 7 is a block diagram of a conventional liquid crystal display device.

第7図において、Aは表示器1とこの表示器1に所定の
文字や記号や図形等を表示するためのドライバ部2とか
ら成る表示部である。ドライバ部2は、後述する表示情
報発生部からのRGBの配列が適宜必要な周期で選択さ
れた第1表示情報。
In FIG. 7, A is a display section consisting of a display 1 and a driver section 2 for displaying predetermined characters, symbols, figures, etc. on the display 1. The driver section 2 generates first display information in which an RGB arrangement is selected at an appropriate period from a display information generating section, which will be described later.

第2表示情報、第3表示情報のシリアル情報SRdを入
力して、これ等第2表示情報、第2表示情報、第3表示
情報のシリアル情報S R+1をパラレル情報に変換す
るシフトレジスタ21と、このシフトレジスタ21から
の表示情報に基づいて表示器1の各コラムを駆動するコ
ラムドライバ22と、ローアドレス情報Adに基づいて
表示器1のローアドレスrat (i=1〜n)を指示
するロードライバ23とから成る。Fは記憶要素3と画
素選択回路4と演算制御回路51.ローアドレス選択回
路52から成る制御部5とシフトレジスタ6とから構成
される表示情報発生部である。ここで、記憶要素3には
表示器1の1ドツトに相当するRGBの各画素情報(オ
ー7/オフ情報)が記憶されており、演算制御部51の
コントロールの塞に順次スキャンされデータバス7を介
して1回に2ドツト分く例えばドツトd+ 17)R+
 、B+ 、C+ 及びドツトd2のR2,B2.C2
)の画素情報を画素選択回路4に送る。画素選択回路4
は、入力したR+ 、 B曹+CI及びR2,82、C
2を一元化(シリアル化)処理した上でロードアドレス
情報Ad<第10−トアドレス周期ra、)に基づいて
例えばRマl Gl 182をまずスキャンして第2表
示情報T+  (R+ >、第1表示情報J2 (Gl
)、第3表示情報13(B2)のパラレル情報をシフト
レジスタ6に出力し、この第1回目の選択が修了すると
再度同じ画素情報R+ 、8+ 、C+及びR2+ 8
2 + 02を入力してロードアドレス情報Ad(第2
0−ドアドレス周期ra2)に基づいてB+ 、R2、
G2をスキャンして同様に第1〜3表示情報として出力
する。シフトレジスタ6においては、第1表示情報11
+第2表示情報12+第3表示情報I3のパラレル情報
を再度シリアル情報に変換して表示部Aのシフトレジス
タ21に出力する。表示部Aのシフトレジスタ21では
入力したシリアル情報をパラレル情報にもどした上でコ
ラムドライバ22に出力する。この画素情報と同時にロ
ーアドレス情報Adがロードライバ23に入力されるの
で、コラムドライバ22とロードライバ23によって表
示器1には所定の文字+P2号等が表示される。
a shift register 21 that inputs serial information SRd of second display information and third display information and converts the serial information SR+1 of the second display information, second display information, and third display information into parallel information; A column driver 22 drives each column of the display 1 based on display information from the shift register 21, and a column driver 22 drives each column of the display 1 based on display information from the shift register 21. It consists of a driver 23. F includes a storage element 3, a pixel selection circuit 4, and an arithmetic control circuit 51. This is a display information generating section consisting of a control section 5 consisting of a row address selection circuit 52 and a shift register 6. Here, the storage element 3 stores RGB pixel information (O7/OFF information) corresponding to one dot on the display 1, and is sequentially scanned under the control of the arithmetic control unit 51 and is scanned sequentially by the data bus 7. For example, dot d+ 17) R+
, B+, C+ and R2, B2 . of dot d2. C2
) is sent to the pixel selection circuit 4. Pixel selection circuit 4
is the input R+, B+CI and R2,82,C
2 is unified (serialized) and then, based on the load address information Ad<10th address cycle ra,), for example, R mark 182 is first scanned and the second display information T+ (R+>, 1st Display information J2 (Gl
), the parallel information of the third display information 13 (B2) is output to the shift register 6, and when this first selection is completed, the same pixel information R+, 8+, C+ and R2+ 8 is output again.
Enter 2 + 02 to enter the load address information Ad (second
B+, R2, based on the 0-door address period ra2)
G2 is scanned and similarly output as the first to third display information. In the shift register 6, the first display information 11
The parallel information of +second display information 12+third display information I3 is again converted into serial information and output to the shift register 21 of the display section A. The shift register 21 of the display section A converts the input serial information into parallel information and outputs it to the column driver 22. Since the row address information Ad is input to the row driver 23 at the same time as this pixel information, the column driver 22 and the row driver 23 display a predetermined character +P2, etc. on the display 1.

〈発明が解決しようとする問題点〉 しかし、この従来の液晶表示装置にあって、表示器で線
分を表示した場合は、画素の配置の関係からJAGと呼
ばれるギザギザの模様が生ずるという問題点がある。第
8図は従来の技術の問題点の説明に供する図であり、基
本的に表示パターンとして線分を表示した時の画素のオ
ン(点灯)/オフ(消灯)を示している。尚、この図に
おいては点灯を斜線部分で表示する。以下に第8図を用
いて問題点を更に詳細に説明する。
<Problems to be Solved by the Invention> However, in this conventional liquid crystal display device, when line segments are displayed on the display, a jagged pattern called JAG occurs due to the arrangement of pixels. There is. FIG. 8 is a diagram for explaining problems in the conventional technology, and basically shows on (lighting) and off (lighting out) of pixels when line segments are displayed as a display pattern. In this figure, lighting is indicated by diagonal lines. The problem will be explained in more detail below using FIG.

第8図(A)は、垂直な線分を表示した場合である。こ
のように垂直では片側だけ画素が交互にオンとなってい
るために、遠くから見ると直線の片側がギザギザとなっ
て見える。
FIG. 8(A) shows a case where vertical line segments are displayed. In this way, vertically, pixels are turned on alternately on one side, so when viewed from a distance, one side of the straight line appears jagged.

第8図(B)〜(E)は斜線を表示した場合である。斜
線を表示する場合は、斜線の傾きに応じて水平線、垂直
線(点を含む)に分解して表示する必要がある。図(B
)、(D)、(E)ではドツトの継目はなんとか連続し
ているが、(C)の場合はギャップを生じることが判る
。このためもともと斜線表示ではJAGを生じるが、(
C)の場合は特にギャップまで存在することとなり、表
示品質を悪化させる原因となっている。任意のパターン
を表示した場合にも上記したような結果が総合して現わ
れるために全体の表示品質が損われることとなる。図(
F)は数字II 6 ITを表示した場合の例であり、
α、β部分において上記したような現像が現われている
ことが判る。
FIGS. 8(B) to (E) are cases in which diagonal lines are displayed. When displaying diagonal lines, it is necessary to separate them into horizontal lines and vertical lines (including points) depending on the slope of the diagonal line. Figure (B
), (D), and (E), the dot joints are somehow continuous, but in the case of (C), a gap appears. For this reason, diagonal line display originally causes JAG, but (
In the case of C), gaps even exist, which causes deterioration in display quality. Even when an arbitrary pattern is displayed, the above-mentioned results appear in total, resulting in a loss of overall display quality. figure(
F) is an example when the number II 6 IT is displayed,
It can be seen that the above-mentioned development appears in the α and β portions.

このJAGを改善するために、ソフトウェア処理のみで
垂線や斜線の表示を補正することが考えられる。ソフト
ウェア処理するためには、画素の形状が座標によって異
なるため、補正を要する画素の形状が異なるごとにそれ
に対応する処理をする必要があり、加えて、補正のため
にオンとする画素の色が座標によって異なって現われる
ために、これを補正する必要がある等の点を考慮する必
要がある。従って、ソフトウェア処理のみで補正を行な
うためには、まず目標とする1ζツトの位置から物理的
形状を把握し、左右いずれのドツトに対して補正を加え
るかを決定し、更になに色の画素をオンとするかを決定
する等の?!雑な処理をする。
In order to improve this JAG, it is possible to correct the display of perpendicular lines and diagonal lines using only software processing. In order to perform software processing, since the shape of a pixel differs depending on the coordinates, it is necessary to perform processing corresponding to each shape of the pixel that requires correction, and in addition, the color of the pixel to be turned on for correction must be changed. It is necessary to consider points such as the need to correct this because it appears differently depending on the coordinates. Therefore, in order to perform correction using only software processing, first understand the physical shape from the position of the target 1ζ dot, decide whether to apply correction to the left or right dot, and then determine which color pixel to apply correction to. etc. to decide what to turn on? ! Perform rough processing.

従ってソフトウェアの負担が非常に大きくなり、実用的
な問題解決とはならない。
Therefore, the burden on the software becomes very large, and it is not a practical solution to the problem.

本発明はこの従来の技術の問題点に鑑みてなされたもの
であって、マトリックス状にRGB画素が配置された表
示器の表示品質を向上するために、表示情報発生部に表
示画素のオン、/−Jフを補正する補正要素を組込んだ
液晶表示装置を提供することを目的とする。
The present invention has been made in view of the problems of the conventional technology, and in order to improve the display quality of a display device in which RGB pixels are arranged in a matrix, the present invention has a display information generating section that turns on and off display pixels. An object of the present invention is to provide a liquid crystal display device incorporating a correction element for correcting /-J.

〈問題点を解決するための手段〉 上述の目的を達成するための本発明の液晶表示装置は、
前記した記憶要素から出力される画素情報にあって3原
色の全てがオン情報である線分を示す場合には補正要素
から補正フラグ情報を画素選択回路に出力するようにし
、この画素選択回路から3原色情報及び補正フラグ情報
の配列が適宜必要な周期で選択されて第1表示情報、第
2表示情報、第3表示情報及び前記補正フラグ情報とし
て出力され、この出力の内で前記第2表示情報と前記補
正フラグ情報とをORゲート回路に導き、このORゲー
ト回路の出力情報と前記第1表示情報、第3表示情報と
を表示装置に導くようにして、ドツト本来が有するギブ
ギザの形状を補正して表示器において視認性に優れた表
示形状を形成するようにしたことを特徴とする。
<Means for solving the problems> The liquid crystal display device of the present invention for achieving the above-mentioned object has the following features:
When the pixel information output from the storage element described above indicates a line segment in which all three primary colors are ON information, the correction flag information is output from the correction element to the pixel selection circuit, and from this pixel selection circuit. The arrangement of the three primary color information and the correction flag information is selected at appropriate intervals and outputted as the first display information, the second display information, the third display information and the correction flag information. The information and the correction flag information are led to an OR gate circuit, and the output information of the OR gate circuit and the first display information and the third display information are led to a display device, thereby changing the jagged shape that the dot originally has. The present invention is characterized in that the display shape is corrected to form a display shape with excellent visibility on the display device.

〈実施例〉 以下本発明の実施例を図面に基づき詳細に説明する。尚
、以下の図面において、第6乃至第8図と重複する部分
は同一番号を付してその説明は省略する。
<Example> Hereinafter, an example of the present invention will be described in detail based on the drawings. In the following drawings, parts that overlap with those in FIGS. 6 to 8 are given the same numbers, and their explanations will be omitted.

第1図は本発明の具体的一実施例である液晶表示装置の
ブロック線図、第2図乃至第4図は本発明の説明に供す
る図である。
FIG. 1 is a block diagram of a liquid crystal display device that is a specific embodiment of the present invention, and FIGS. 2 to 4 are diagrams for explaining the present invention.

第1図乃至第4図において、30は記憶要素である。こ
の記憶要素30は、例えば第2図(A>に示すように表
示器1の1ドツトに相当するR、G。
In FIGS. 1 to 4, 30 is a storage element. This storage element 30 is, for example, R, G, which corresponds to one dot on the display 1, as shown in FIG. 2 (A>).

Bの夫々R+ l R21・・・、G 、* G 21
・・・、BI+821・・・のオン/オフ情報が記憶さ
れる一方、こ(7)RGBii@素の出力情報(SR、
So 、 Ss ) It;:おいて1ドツトの全てが
オン情報である時、即ち、ドツトが線分を示す場合は補
正フラグ情報<SF)を画素選択回路40に出力する例
えば補正フラグFから成る補正要素8が同時に記憶され
ている。今。
Each of B R+ l R21..., G, *G 21
..., BI+821... is stored, while the output information (SR,
So, Ss) It;: When all of one dot is ON information, that is, when the dot indicates a line segment, correction flag information < SF) is output to the pixel selection circuit 40. For example, it consists of a correction flag F. A correction element 8 is stored at the same time. now.

例えばRGBの所定の位置に対して潟込みを行なう時に
、その位置が白い線分(即ち、全てがオン)であれば、
これに相当する位置の補正フラグFをオンとする。この
場合の補正フラグFについては、本来必要のない部分(
隣接する2ドツトが両方点灯している場合)に対しては
何等影響を与えないようにづると共に、ドツトの座標の
違いによって生ずる当該ドツトの左右どちらのなに色の
ドツトを点灯すべきかという判断をする必要はないよう
にプログラミングされているものとする。言替えればソ
フトウェア上の処理としては白色の線分について全ての
フラグを立てておけばよいようにする。このようにした
場合には補正に関してソフトウェアの負担をほとんど必
要としないものとすることができる。40は記憶要素3
0から1回に2ドツト分の情報が読み出された情報が入
力する画素選択回路である。この画素選択回路40の動
作は従来の技術で述べた画素選択回路4と同一であり、
相違する点は補正フラグ情報を追加して入力して選択動
作する点である。即ら、この画素選択回路4゜から出力
される第1表示情報[++第2表示情報12、第3表示
情報13.補正フラグ情報Ipは、1回目は、f+ =
R+ 、12 =G+ 。
For example, when performing interpolation on a predetermined RGB position, if that position is a white line segment (i.e., all are on),
The correction flag F at the corresponding position is turned on. Regarding the correction flag F in this case, the part that is not originally necessary (
(When two adjacent dots are both lit), it is written so as not to have any effect on the dot, and also to judge which color dot should be lit on the left or right side of the dot, which is caused by the difference in the coordinates of the dots. It is assumed that the program is programmed so that there is no need to do this. In other words, as a software process, it is sufficient to set all flags for white line segments. In this case, almost no software burden is required for correction. 40 is memory element 3
This is a pixel selection circuit to which information obtained by reading out two dots of information at a time from 0 is input. The operation of this pixel selection circuit 40 is the same as that of the pixel selection circuit 4 described in the related art,
The difference is that correction flag information is additionally input and the selection operation is performed. That is, the first display information [++second display information 12, third display information 13 . The first time, the correction flag information Ip is f+=
R+, 12=G+.

13 =B2 、IF =F2. 2回目は、I+ =8+ 、[2=R2。13 = B2, IF = F2. The second time, I+ = 8+, [2 = R2.

13 =G2 、IF =F+、 を出力する。9は第1表示情報■2と補正フラグ情報I
Fを入力して少なくともいずれかの情報がある時(オン
の時)にこの情報をD2として出力するORゲート回路
である。尚、第1図においては、第3表示情報13スタ
トレジスタ6に入力する時の信号をDlとし、第3表示
情報13のシフトレジスタ6に入力する時の信号をDコ
とする。
13 =G2, IF =F+, are output. 9 is first display information ■2 and correction flag information I
This is an OR gate circuit that inputs F and outputs this information as D2 when at least one of the pieces of information is present (when it is on). In FIG. 1, the signal when inputting the third display information 13 to the static register 6 is designated as Dl, and the signal when inputting the third display information 13 to the shift register 6 is designated as Dco.

今、第2図(B)に示すように表示器1においてドツト
d、のR+ 、G+ 、B+が点灯し、且つドツトd2
のR2を点灯させる場合を説明する。
Now, as shown in FIG. 2(B), dots d, R+, G+, and B+ are lit on the display 1, and dot d2 is lit.
The case where R2 is turned on will be explained.

画素選択回路40に、 R+ 、G+ 、B+ 、F+が全てHのドツトd7、
R2、G2.82 、F2が全てLのドツトd2の2ド
ツト分のRGBF情報が入力すると画素選択回路40か
らは第10−アドレスratについて、1+   =R
+   ”H,12=G  貫  = H、I コ  
=82   =L、   I  F =F2   =1
が選択されて出力する。この結果シフトレジスタ6の入
力は、 D+ =Rマ= l−1、D 2 = G + = I
I 。
In the pixel selection circuit 40, a dot d7 where R+, G+, B+, and F+ are all H,
When RGBF information for 2 dots of dot d2 in which R2, G2.82, and F2 are all L is input, the pixel selection circuit 40 outputs 1+=R for the 10th address rat.
+ ”H, 12=G kan = H, I ko
=82 =L, I F =F2 =1
is selected and output. As a result, the inputs of the shift register 6 are: D+ = Rma = l-1, D2 = G + = I
I.

Os =82 =L となる。次に第20−アドレスra2についいて、I+
   =B  !  ”H,12=R2=L  、13
 =G2−L、Ip =F+ =Hが選択されて出力さ
れる。この結果シフトレジスタ6の入力は、 D+ −8+ =H,D2 =R2=H。
Os =82 =L. Next, regarding the 20th address ra2, I+
=B! "H, 12=R2=L, 13
=G2-L, Ip =F+ =H are selected and output. As a result, the inputs of the shift register 6 are D+ -8+ = H, D2 = R2 = H.

D3=02−1 となる。これ等の結果が表示装置へに導かれて、表示器
1においては記憶要素30に記憶される非点灯情報R2
の部分が点灯することとなる。
D3=02-1. These results are led to the display device, and in the display device 1, the non-lighting information R2 is stored in the storage element 30.
The part will light up.

第3図に示すように、本考案のように構成することで、
従来の技術で示した第8図の欠点が解決できる。
As shown in Figure 3, by configuring as in the present invention,
The drawbacks of the prior art shown in FIG. 8 can be solved.

第8図(A>に対応する第3図(A)においては、非突
起部分子+=Taの画素が点灯して直線部分がスッキリ
した形状となる。
In FIG. 3(A) corresponding to FIG. 8(A>), the pixel of the non-protrusion molecule +=Ta lights up, and the straight line portion becomes a neat shape.

第8図(C)に対応する第3図(C)においては、ギャ
ップ部分子5〜γGの画素が点灯して接続部分のギャッ
プがない形状となる。
In FIG. 3(C), which corresponds to FIG. 8(C), the pixels of gap portion molecules 5 to γG are lit, resulting in a shape with no gap in the connecting portion.

第8図(F)に対応する第3図(F)においては、“6
″の数字がα2〜α6.βイルβ3.が点灯してより明
確な形状となる。
In Fig. 3 (F) corresponding to Fig. 8 (F), “6
'' numbers α2 to α6. β3. are lit up, making the shape more clear.

ところで、このような補正をすることでRGBの色バラ
ンスがくずれて色ムラを起こすことが考えられる。しか
しながら、部分的にはRGBを規則的に含むため同等問
題とはならず、補正によって点灯する画素もRGBが交
互に現われるため、大局的なRGBの数も同数であるの
で、実際には色ムラは発生しない。又、第3図(C)の
場合は補正部分子5〜γ6ではRGBの内2画素だけオ
ンどするので、1ドツトだけが着色することになるが、
視覚効果を考えると、色ムラを生ずることよりも、補正
によるJAGの減少の効果の方がずっと大きいことにな
る。又、斜線の傾斜が45゜になると、不連続点が最大
になり、補正のため点灯する画素数が最大になるわけで
あるが、この場合補正により点灯するドツトはRGBが
交互に現われるので、平均すると視覚的には加色混合さ
れて白色になり、色ムラはほとんど感じられない。
By the way, it is conceivable that such correction may disrupt the RGB color balance and cause color unevenness. However, since some parts contain RGB regularly, this is not an equivalent problem, and since RGB appears alternately in the pixels that turn on due to correction, the overall number of RGB is the same, so in reality color unevenness does not occur. In addition, in the case of FIG. 3(C), only two pixels of RGB are turned on in correction part molecules 5 to γ6, so only one dot is colored.
Considering the visual effect, the effect of reducing JAG due to correction is much greater than that of causing color unevenness. Also, when the slope of the diagonal line becomes 45 degrees, the number of discontinuous points becomes maximum and the number of pixels lit for correction becomes maximum, but in this case, RGB dots appear alternately as dots lit for correction. On average, visually, the colors are mixed to give a white color, with almost no color unevenness.

第4図はこのような一連の表示処理の1アルゴリズムを
示す70−シートである。
FIG. 4 is a 70-sheet showing one algorithm for such a series of display processing.

く他の実施例〉 本発明は第1図の構成に限定されるものではない。例え
ば第5図の本発明のその他の実施例を示した液晶表示装
置のブロック線図のように構成してもよい。第1図と第
5図の構成上の相違は、補正要素にある。即ち、第1図
の場合は補正要素である補正フラグ8を設けるようにな
っているが、これをなくして白色のドツトの時について
は常に補正を行なうようにしてもよく、この場合線や文
字のみを表示するるものに対しては特に問題とならない
。即ら、記憶要素3から出力される画素情NSR、So
 、SBで1ドツト画素を構成する3原色の全てがオン
情報である線分を示す場合に補正フラグ情報を画素選択
回路40に出力するようすればよい。
Other Embodiments The present invention is not limited to the configuration shown in FIG. For example, the structure may be configured as shown in FIG. 5, which is a block diagram of a liquid crystal display device showing another embodiment of the present invention. The structural difference between FIG. 1 and FIG. 5 lies in the correction elements. That is, in the case of Fig. 1, a correction flag 8, which is a correction element, is provided, but it may be omitted so that correction is always performed for white dots. This is not a particular problem for those that only display. That is, the pixel information NSR, So
, SB indicates a line segment in which all three primary colors constituting one dot pixel are ON information, the correction flag information may be output to the pixel selection circuit 40.

具体的−例は、全ての画素情報SR、So 、 8日を
補正要素である例えばANDゲート回路30bに入力し
、即ち、全ての情報が(I」)の場合にANDゲート回
路30bから出力SFOを画素選択回路40に導くよう
に構成すればよい。このようにすると第4図(A)〜(
D)に加えて第8図(E)に対応する第4図(E)にお
いては部分子7〜γ日が点灯し、第8図(F)に対応す
る第4図(F)においては′6″の数字がα、〜β6.
β1〜β4、δが点灯することとなりより明確に6″が
形成されることが判る。
A specific example is to input all the pixel information SR, So, 8th to the correction element, for example, the AND gate circuit 30b, that is, when all the information is (I''), the output SFO from the AND gate circuit 30b is The configuration may be such that it is guided to the pixel selection circuit 40. In this way, Figure 4 (A) - (
In addition to D), in FIG. 4(E) corresponding to FIG. 8(E), the molecule 7 to γ light up, and in FIG. 4(F) corresponding to FIG. 8(F), ' The number 6″ is α, ~ β6.
It can be seen that β1 to β4 and δ are lit, and 6'' is more clearly formed.

尚、以上の説明においては全て白色のドツトに対して補
正を加える場合で説明したが、例えば負の論即をとって
、黒色のドツトに対して同様の補正を行なうようにでき
ることは言うまでもない。
In the above description, the correction is applied to all white dots, but it goes without saying that the same correction can be applied to black dots by taking a negative argument, for example.

又、シフトレジスタ6.21は表示情報を表示情報発生
部Bから表示部Δに伝送するためのパラレル−シリアル
、/シリアルーパラレル変挽回路なので、本質的には必
要がなく、設計によってはこれをとりのぞいて設計する
ようにしてもよいこと【よ勿論である。
In addition, the shift register 6.21 is a parallel-serial/serial-parallel conversion circuit for transmitting display information from the display information generating section B to the display section Δ, so it is essentially unnecessary, and may be changed depending on the design. Of course, it is also possible to design by excluding the above.

・〈発明の効果〉 以上、実施例と共に具体的に本発明を説明したように、
3原色から成る1ドツト画素が複数ド・ット配列されて
成る表示部を有する表示装置、前記複数ドツトの画素情
報を記憶する記憶要素、前記記憶要素から読み出された
画素情報を入力して第1〜3表示情報を出力する画素選
択回路、これ笠夫々をちり御する制御装置から成る液晶
表示装置にあって、前記記憶要素から出力される画素情
報で前記3原色が線分を示す場合に補正要素から補正フ
ラグ情報を画素選択回路に出力し、この画素選択回路か
らの出力の内の第2表示情報と補正フラグ情報とをOR
ゲート回路を介して得るようにした本発明の液晶表示装
置によれば、簡単な構造によって、画素の配置の関係か
らある形状を表わす場合の接続関係によって生ずるJA
Gと呼ばれるドツト本来が有するギザギザの模様形状を
簡単に補正できて、視認性に優れた形状を安価に得るこ
とができるという効果がある。
・〈Effects of the Invention〉 As the present invention has been specifically explained above along with the examples,
A display device having a display unit having a plurality of one-dot pixels of three primary colors arranged in a dot arrangement, a storage element that stores pixel information of the plurality of dots, and a display device that inputs the pixel information read out from the storage element. In a liquid crystal display device consisting of a pixel selection circuit that outputs first to third display information, and a control device that controls each of these pixels, when the three primary colors indicate line segments in the pixel information output from the storage element. The correction flag information is output from the correction element to the pixel selection circuit, and the second display information and the correction flag information of the output from the pixel selection circuit are ORed.
According to the liquid crystal display device of the present invention, which is obtained through a gate circuit, the JA that occurs due to the connection relationship when representing a certain shape due to the relationship of the pixel arrangement due to the simple structure.
This has the effect that the jagged pattern shape inherent in the dots called G can be easily corrected, and a shape with excellent visibility can be obtained at a low cost.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の具体的一実施例である液晶表示装置の
ブロック線図、第2図乃至第4図は本発明の説明に供す
る図、第5図は本発明のその他の実施例を示した液晶表
示装置のブロック線図、第6図はドツトマトリクスカラ
ー液晶表示器の画素配置図、第7図は従来の液晶表示装
置のブロック線図、第8図は従来の技術の問題点の説明
に供する図である。 A・・・表示部、1・・・表示器、2・・・ドライバ回
路、F・・・表示情報発生部、3 、30.300・・
・記憶要素、4.40・・・画素選択回路、5・・・制
御部、6・・・シフトレジスタ、8,10・・・補正要
素、9・・・ORゲート回第1図 第2図 (A) (B) 第5図
FIG. 1 is a block diagram of a liquid crystal display device that is a specific embodiment of the present invention, FIGS. 2 to 4 are diagrams for explaining the present invention, and FIG. 5 is a block diagram of a liquid crystal display device that is a specific embodiment of the present invention. 6 is a pixel arrangement diagram of a dot matrix color liquid crystal display device, FIG. 7 is a block diagram of a conventional liquid crystal display device, and FIG. 8 is a diagram showing the problems of the conventional technology. It is a figure provided for explanation. A...Display section, 1...Display device, 2...Driver circuit, F...Display information generation section, 3, 30.300...
・Storage element, 4.40... Pixel selection circuit, 5... Control unit, 6... Shift register, 8, 10... Correction element, 9... OR gate circuit Figure 1 Figure 2 (A) (B) Figure 5

Claims (1)

【特許請求の範囲】[Claims] 3原色から成る1ドット画素が複数配列されて成る表示
部を有しこの表示部を駆動するドライバ部に前記3原色
の配列が適宜必要な周期で選択された第1表示情報、第
2表示情報、第3表示情報として入力して所定の文字や
記号や図形等を表示する表示装置と、前記画素の各々の
状態を記憶する記憶要素と、該記憶要素から読み出され
た画素情報を入力して前記第1表示情報、第2表示情報
、第3表示情報を出力する画素選択回路と、前記表示装
置と前記記憶要素と前記画素選択回路とを夫々制御する
制御装置とを具備する液晶表示装置において、前記記憶
要素から出力される画素情報で前記3原色が線分を示す
場合に補正フラグ情報を前記画素選択回路に出力する補
正要素と、該補正要素からの情報と前記記憶要素からの
情報とを入力して前記第1表示情報、第2表示情報、第
3表示情報及び前記補正フラグ情報を出力する画素選択
回路と、該画素選択回路からの出力の内で前記第2表示
情報と前記補正フラグ情報とを入力して少なくともいず
れかの情報がある時にその情報を出力するORゲート回
路とを具備したことを特徴とする液晶表示装置。
First display information and second display information in which the driver section that drives the display section has a display section in which a plurality of one-dot pixels of three primary colors are arranged, and the arrangement of the three primary colors is selected at an appropriate period. , a display device that inputs as third display information and displays predetermined characters, symbols, figures, etc., a storage element that stores the state of each of the pixels, and inputs the pixel information read from the storage element. A liquid crystal display device comprising: a pixel selection circuit that outputs the first display information, second display information, and third display information; and a control device that controls the display device, the storage element, and the pixel selection circuit, respectively. a correction element that outputs correction flag information to the pixel selection circuit when the three primary colors indicate a line segment in the pixel information output from the storage element; and information from the correction element and information from the storage element. a pixel selection circuit that inputs the first display information, second display information, third display information, and the correction flag information; and among the outputs from the pixel selection circuit, the second display information and the 1. A liquid crystal display device comprising: an OR gate circuit inputting correction flag information and outputting the information when at least one of the pieces of information is present.
JP2152786A 1986-02-03 1986-02-03 Liquid crystal display Expired - Lifetime JPH0646352B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2152786A JPH0646352B2 (en) 1986-02-03 1986-02-03 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2152786A JPH0646352B2 (en) 1986-02-03 1986-02-03 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPS62178996A true JPS62178996A (en) 1987-08-06
JPH0646352B2 JPH0646352B2 (en) 1994-06-15

Family

ID=12057424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2152786A Expired - Lifetime JPH0646352B2 (en) 1986-02-03 1986-02-03 Liquid crystal display

Country Status (1)

Country Link
JP (1) JPH0646352B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02242295A (en) * 1989-02-06 1990-09-26 General Motors Corp <Gm> Matrix address possible multicolor display device
JPH06110401A (en) * 1990-05-07 1994-04-22 General Motors Corp <Gm> Addressable polychromatic display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02242295A (en) * 1989-02-06 1990-09-26 General Motors Corp <Gm> Matrix address possible multicolor display device
JPH06110401A (en) * 1990-05-07 1994-04-22 General Motors Corp <Gm> Addressable polychromatic display device

Also Published As

Publication number Publication date
JPH0646352B2 (en) 1994-06-15

Similar Documents

Publication Publication Date Title
JP2726631B2 (en) LCD display method
CN110098240B (en) Pixel structure, display device, pixel driving circuit and display control method
JPH03201788A (en) Color display device
KR20180049458A (en) Method of driving display device and display device performing the same
US8907878B2 (en) Liquid crystal display device and method for displaying fonts on liquid crystal display device
JPH0534702A (en) Display device
JPH0836371A (en) Display controller
CN101471063B (en) Color signal generating device
US20160232829A1 (en) Display apparatus
US10157560B2 (en) Display panel and display driver
JP6830990B2 (en) Display device
JPS62178996A (en) Liquid display unit
JP2002311859A (en) Display device
JP2004029795A (en) Source-driver integrated circuit for driving liquid crystal display device by using independent gradation voltage in each of r, g and b
CN106328087B (en) Display control unit, display device, and display control method
JP2024515142A (en) Junction display and driving method, junction display device
JP2000155551A (en) Display device and method thereof
JP6990516B2 (en) Pixel data writing method and image display device
JP2005148425A (en) Display device
JP2000322032A (en) Driving method for planar display
JP2005339144A (en) Image processing circuit and liquid crystal display device
JPH07270813A (en) Liquid crystal display device and information transferring device provided with the same
JPH0725827Y2 (en) Liquid crystal display
JP3324580B2 (en) Image processing device
JP2764927B2 (en) Gradation display control device