JPS6217781B2 - - Google Patents
Info
- Publication number
- JPS6217781B2 JPS6217781B2 JP53098483A JP9848378A JPS6217781B2 JP S6217781 B2 JPS6217781 B2 JP S6217781B2 JP 53098483 A JP53098483 A JP 53098483A JP 9848378 A JP9848378 A JP 9848378A JP S6217781 B2 JPS6217781 B2 JP S6217781B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- flip
- flop
- display
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 22
- 238000010586 diagram Methods 0.000 description 1
- 238000009532 heart rate measurement Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Manipulation Of Pulses (AREA)
- Length-Measuring Instruments Using Mechanical Means (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Calculators And Similar Devices (AREA)
- Input From Keyboards Or The Like (AREA)
Description
本発明は通常の電子式卓上計算機に電子式カウ
ンタを設け、電気パルスの数を計数してその値を
表示するとともに、電卓のキーで置数した数値と
同等に計算に使用できる電子式卓上計算機に関し
計測されたパルスの数を、適当な読み取りやすい
単位で表示できるようにすることを目的とする。
たとえば、被測定物の上を回転するローラーの回
転に比例してパルスを出力するようにして距離測
定を行なう場合に１mm進むごとにパルス１発を発
生するとすれば123mm計測した時に単位切換スイ
ツチをmmにすれば123.（mm）、スイツチをcmにし
て測定した場合には12.3（cm）、スイツチをｍに
して測定した場合には0.123（ｍ）の表示にな
り、それぞれの使用に応じた表示形式がとれるよ
うに構成したものである。 以下本発明の一実施例の構成を第１図を用いて
説明する。 図において、１は電卓のキーボード、２は置数
および演算命令回路、３は制御回路、４は演算レ
ジスタ、５は表示レジスタの仮数部、５−１は表
示レジスタの指数部、６は表示回路であり、１〜
６は通常の電卓の論理回路を構成する。７は電気
的な信号を発生する検出部で、たとえばローラー
の回転に対応してパルスを発生する。８は不一致
検出回路、９は状態を記憶するフリツプフロツプ
である。次に不一致検出回路８とフリツプフロツ
プ９の動作を第２図のタイミングチヤートを用い
て説明する。 第２図において、イは検出部７の出力、ロは不
一致検出回路８の出力、ハはフリツプフロツプ９
の出力である。第２図で、時間タイミングがｔa
よりも前の時は不一致検出回路８の２つの入力は
それぞれLowレベルになつているので、ロのよう
に出力はLowレベルになつている。次に、検出部
７の出力が時間タイミングｔaにおいてLowから
Highに変わる。一方、フリツプフロツプ９の出
力は変わらないため、不一致検出回路８は２つの
入力が不一致であると認識して、t1の時間だけ遅
れてHighレベルの出力を出す。ここで、t1の遅れ
は、ゲート遅延時間の一種とみなされる。このよ
うに不一致検出回路８の出力が立上がるとフリツ
プフロツプ９はこの立上りエツジを検出して、t2
の時間だけ遅れて出力を反転する。このt2の遅れ
もゲート遅延時間の一種とみなされる。 このようにフリツプフロツプ９の出力もHigh
レベルになると、不一致検出回路８の入力は２つ
ともHighレベルになるため、不一致検出回路８
はふたたびt1の時間だけ遅れてLowレベルにな
る。このようにして、不一致検出回路８およびフ
リツプフロツプ９は検出部７の出力のレベルが反
転するごとに１発のパルスを発生する。 １０は状態を記憶するフリツプフロツプであ
り、電卓のキーの置数演算命令が働くと、キーボ
ード１の信号によりリセツトされ計算モードであ
るという状態を記憶し、またパルスのカウントが
始まると、セツトされてカウントモードであると
いう状態を記憶する。 １１および１２は不一致検出回路８の出力パル
スが入つた時に、フリツプフロツプ１０の状態に
より、表示レジスタへの実行命令を選択するゲー
トである。すなわちフリツプフロツプ１０がリセ
ツトされており計算モードになつている時に不一
致検出回路８の出力があるとゲート１２が開く。
この時はいつたん表示レジスタの仮数部５に残つ
ている計算結果の仮数部を消去し、かつカウント
パルスの１発目となる１を置数する回路が必要で
あり、１４はこの働きをする“１置数回路”であ
る。 またゲート１２の出力はフリツプフロツプ１０
のセツト信号となり、フリツプフロツプ１０をセ
ツトさせ、カウントモードにする。 次に不一致回路８からの出力パルスがあつた場
合にはフリツプフロツプ１０はセツトされていて
カウントモードになつているのでゲート１１が開
く。この時はすでに表示レジスタの仮数部にカウ
ント数が収まつているので、その数値に１を加算
する回路を働かせる。１３はこの働きをする“１
加算回路”である。 このようにして次々に不一致回路８からの出力
パルスがあつた時にはゲート１１が開き、パルス
のカウントアツプを行なう。 パルスのカウントが終わり電卓のキーが入力さ
れるとフリツプフロツプ１０はリセツトされ計算
モードになる。１５は切換スイツチで、パルスの
測定の単位を指定するもので、スイツチ１５から
の信号でゲート１６，１７，１８のうちからいず
れか１つのゲートが開き、０，１，３等の数値が
オア回路１９を通してゲート２０に入力される
（表示レジスタ５のスキヤンサイクルに同期して
０，１，３等の信号がゲート１６，１７，１８に
入力される。そこで例えばスイツチ１５をcmとす
るとゲート１７が開５―１のタイミングで表示レ
ジスタの指数部スタの指数部には01が入力され
る）。ゲート２０からの出力は表示レジスタの指
数部５−１に入力される。ゲート２０が開くのは
不一致回路８からのパルスが表示レジスタの仮数
部にカウントされるときに、同時に指数部にも小
数点位置を指定する内容を入れるようにすればよ
い。さらにパルスのカウントが終了した後も電卓
のキーが押されないで引続きカウントモードにな
つているときは測定した数値を見て、単位を切換
えたい時には切換スイツチ１５を切換えて、表示
レジスタの指数のみを入れ換えて表示形式を変え
られるようにする。以上の動作はゲートの出力と
フリツプフロツプ１０の出力Ｑのオアを取りゲー
ス２０に入力させれば実現が可能である。このよ
うにしてパルスのカウント数が表示レジスタの仮
数部に入力されるのと同時に表示レジスタの指数
部に切換スイツチ１５で指示された数値が入力さ
れ、表示レジスタの内容は表示回路６によつて表
示される。またフリツプフロツプ１０がセツトし
ていてカウントモードの時にはゲート２０が開い
ており、パルスのカウントが終了してからでも切
換スイツチ１５の指数を変えれば指定された数値
が表示レジスタの指数部に入り測定値の単位が切
換わる。ここで本実施例では単位の切換は表示レ
ジスタの指数部だけを変え、表示数値の小数点の
位置を変えるだけであり、パルスのカウントは電
卓の制御回路、演算レジスタの状態は変化させな
いからカウントされた数値は電卓の置数キーで置
数された数値と同当に計算に使用することができ
る。ここで一例として〔表−１〕にカウントされ
た数値を用いた計算例を示す。
ンタを設け、電気パルスの数を計数してその値を
表示するとともに、電卓のキーで置数した数値と
同等に計算に使用できる電子式卓上計算機に関し
計測されたパルスの数を、適当な読み取りやすい
単位で表示できるようにすることを目的とする。
たとえば、被測定物の上を回転するローラーの回
転に比例してパルスを出力するようにして距離測
定を行なう場合に１mm進むごとにパルス１発を発
生するとすれば123mm計測した時に単位切換スイ
ツチをmmにすれば123.（mm）、スイツチをcmにし
て測定した場合には12.3（cm）、スイツチをｍに
して測定した場合には0.123（ｍ）の表示にな
り、それぞれの使用に応じた表示形式がとれるよ
うに構成したものである。 以下本発明の一実施例の構成を第１図を用いて
説明する。 図において、１は電卓のキーボード、２は置数
および演算命令回路、３は制御回路、４は演算レ
ジスタ、５は表示レジスタの仮数部、５−１は表
示レジスタの指数部、６は表示回路であり、１〜
６は通常の電卓の論理回路を構成する。７は電気
的な信号を発生する検出部で、たとえばローラー
の回転に対応してパルスを発生する。８は不一致
検出回路、９は状態を記憶するフリツプフロツプ
である。次に不一致検出回路８とフリツプフロツ
プ９の動作を第２図のタイミングチヤートを用い
て説明する。 第２図において、イは検出部７の出力、ロは不
一致検出回路８の出力、ハはフリツプフロツプ９
の出力である。第２図で、時間タイミングがｔa
よりも前の時は不一致検出回路８の２つの入力は
それぞれLowレベルになつているので、ロのよう
に出力はLowレベルになつている。次に、検出部
７の出力が時間タイミングｔaにおいてLowから
Highに変わる。一方、フリツプフロツプ９の出
力は変わらないため、不一致検出回路８は２つの
入力が不一致であると認識して、t1の時間だけ遅
れてHighレベルの出力を出す。ここで、t1の遅れ
は、ゲート遅延時間の一種とみなされる。このよ
うに不一致検出回路８の出力が立上がるとフリツ
プフロツプ９はこの立上りエツジを検出して、t2
の時間だけ遅れて出力を反転する。このt2の遅れ
もゲート遅延時間の一種とみなされる。 このようにフリツプフロツプ９の出力もHigh
レベルになると、不一致検出回路８の入力は２つ
ともHighレベルになるため、不一致検出回路８
はふたたびt1の時間だけ遅れてLowレベルにな
る。このようにして、不一致検出回路８およびフ
リツプフロツプ９は検出部７の出力のレベルが反
転するごとに１発のパルスを発生する。 １０は状態を記憶するフリツプフロツプであ
り、電卓のキーの置数演算命令が働くと、キーボ
ード１の信号によりリセツトされ計算モードであ
るという状態を記憶し、またパルスのカウントが
始まると、セツトされてカウントモードであると
いう状態を記憶する。 １１および１２は不一致検出回路８の出力パル
スが入つた時に、フリツプフロツプ１０の状態に
より、表示レジスタへの実行命令を選択するゲー
トである。すなわちフリツプフロツプ１０がリセ
ツトされており計算モードになつている時に不一
致検出回路８の出力があるとゲート１２が開く。
この時はいつたん表示レジスタの仮数部５に残つ
ている計算結果の仮数部を消去し、かつカウント
パルスの１発目となる１を置数する回路が必要で
あり、１４はこの働きをする“１置数回路”であ
る。 またゲート１２の出力はフリツプフロツプ１０
のセツト信号となり、フリツプフロツプ１０をセ
ツトさせ、カウントモードにする。 次に不一致回路８からの出力パルスがあつた場
合にはフリツプフロツプ１０はセツトされていて
カウントモードになつているのでゲート１１が開
く。この時はすでに表示レジスタの仮数部にカウ
ント数が収まつているので、その数値に１を加算
する回路を働かせる。１３はこの働きをする“１
加算回路”である。 このようにして次々に不一致回路８からの出力
パルスがあつた時にはゲート１１が開き、パルス
のカウントアツプを行なう。 パルスのカウントが終わり電卓のキーが入力さ
れるとフリツプフロツプ１０はリセツトされ計算
モードになる。１５は切換スイツチで、パルスの
測定の単位を指定するもので、スイツチ１５から
の信号でゲート１６，１７，１８のうちからいず
れか１つのゲートが開き、０，１，３等の数値が
オア回路１９を通してゲート２０に入力される
（表示レジスタ５のスキヤンサイクルに同期して
０，１，３等の信号がゲート１６，１７，１８に
入力される。そこで例えばスイツチ１５をcmとす
るとゲート１７が開５―１のタイミングで表示レ
ジスタの指数部スタの指数部には01が入力され
る）。ゲート２０からの出力は表示レジスタの指
数部５−１に入力される。ゲート２０が開くのは
不一致回路８からのパルスが表示レジスタの仮数
部にカウントされるときに、同時に指数部にも小
数点位置を指定する内容を入れるようにすればよ
い。さらにパルスのカウントが終了した後も電卓
のキーが押されないで引続きカウントモードにな
つているときは測定した数値を見て、単位を切換
えたい時には切換スイツチ１５を切換えて、表示
レジスタの指数のみを入れ換えて表示形式を変え
られるようにする。以上の動作はゲートの出力と
フリツプフロツプ１０の出力Ｑのオアを取りゲー
ス２０に入力させれば実現が可能である。このよ
うにしてパルスのカウント数が表示レジスタの仮
数部に入力されるのと同時に表示レジスタの指数
部に切換スイツチ１５で指示された数値が入力さ
れ、表示レジスタの内容は表示回路６によつて表
示される。またフリツプフロツプ１０がセツトし
ていてカウントモードの時にはゲート２０が開い
ており、パルスのカウントが終了してからでも切
換スイツチ１５の指数を変えれば指定された数値
が表示レジスタの指数部に入り測定値の単位が切
換わる。ここで本実施例では単位の切換は表示レ
ジスタの指数部だけを変え、表示数値の小数点の
位置を変えるだけであり、パルスのカウントは電
卓の制御回路、演算レジスタの状態は変化させな
いからカウントされた数値は電卓の置数キーで置
数された数値と同当に計算に使用することができ
る。ここで一例として〔表−１〕にカウントされ
た数値を用いた計算例を示す。
【表】
以上のように本発明によれば電気パルスの数を
計数してその値を表示することができるととも
に、計測されたパルスの数を適当な読み取りやす
い単位で表示することができ、しかも単位の切換
えは表示レジスタの指数部だけを変えることによ
り行なつているため電卓の制御回路、演算レジス
タの状態は変化せず、カウントされた数値は置数
キーで置数された数値と同等に計算に使用するこ
とができる。
計数してその値を表示することができるととも
に、計測されたパルスの数を適当な読み取りやす
い単位で表示することができ、しかも単位の切換
えは表示レジスタの指数部だけを変えることによ
り行なつているため電卓の制御回路、演算レジス
タの状態は変化せず、カウントされた数値は置数
キーで置数された数値と同等に計算に使用するこ
とができる。
第１図は本発明の一実施例における電子式卓上
計算機のブロツク図、第２図は同タイミングチヤ
ートである。 １……キーボード、３……制御回路、４……演
算レジスタ、５……表示レジスタの仮数部、５−
１……表示レジスタの指数部、６……表示回路、
７……検出部、８……不一致検出回路、９，１０
……フリツプフロツプ。
計算機のブロツク図、第２図は同タイミングチヤ
ートである。 １……キーボード、３……制御回路、４……演
算レジスタ、５……表示レジスタの仮数部、５−
１……表示レジスタの指数部、６……表示回路、
７……検出部、８……不一致検出回路、９，１０
……フリツプフロツプ。
Claims (1)
- １ キーボード、置数演算命令回路、制御回路、
演算レジスタおよび表示回路を備えると共に、２
値の電気信号を発生する検出部と、２個の入力を
有し前記検出部の出力信号が一方の入力として加
わり、前記一方の入力と前記他方の入力が一致し
ない時に１つのパルスを発生する不一致検出回路
と、前記不一致検出回路の出力により出力が反転
すると共に、その反転出力を前記不一致検出回路
の他方の入力とする第１のフリツプフロツプと、
前記キーボードからのキー入力信号が入ることに
よりリセツトされ、表示レジスタの仮数部に１を
置数する回路への実行命令が出ることによりセツ
トされる第２のフリツプフロツプと、前記不一致
検出回路からのパルスが入力された時に前記第２
のフリツプフロツプがセツトされていれば前記表
示レジスタの仮数部の内容に１を加え、前記第２
のフリツプフロツプがリセツトされていれば表示
レジスタの仮数部に１を置数する回路と、切換ス
イツチにより指定された数値を前記表示レジスタ
の指数部に入力して測定値の表示単位を切換える
切換回路とを備えた電子式卓上計算機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9848378A JPS5525162A (en) | 1978-08-11 | 1978-08-11 | Electronic desk calculator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9848378A JPS5525162A (en) | 1978-08-11 | 1978-08-11 | Electronic desk calculator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5525162A JPS5525162A (en) | 1980-02-22 |
| JPS6217781B2 true JPS6217781B2 (ja) | 1987-04-20 |
Family
ID=14220889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9848378A Granted JPS5525162A (en) | 1978-08-11 | 1978-08-11 | Electronic desk calculator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5525162A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995022201A1 (fr) * | 1994-02-14 | 1995-08-17 | Tadashi Shibata | Circuit a semiconducteur |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5790747A (en) * | 1980-11-28 | 1982-06-05 | Casio Comput Co Ltd | Display system of small-sized electronic computer |
-
1978
- 1978-08-11 JP JP9848378A patent/JPS5525162A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995022201A1 (fr) * | 1994-02-14 | 1995-08-17 | Tadashi Shibata | Circuit a semiconducteur |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5525162A (en) | 1980-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4100602A (en) | Recipe conversion calculator | |
| GB1493251A (en) | Watch | |
| GB1278151A (en) | Electronic desk top calculator having a dual function keyboard logic means | |
| GB1275001A (en) | Programmable electronic calculator | |
| US3867619A (en) | Desk top electronic computer with digital clock | |
| JPS6217781B2 (ja) | ||
| US3859514A (en) | Arithmetic operation and trailing zero suppression display unit | |
| US4250554A (en) | System for ordered measurement and computation | |
| JPS6146866B2 (ja) | ||
| GB2137002A (en) | Electronic Scale | |
| GB1172843A (en) | Improvements in or relating to Calculating Machines. | |
| JPS55143643A (en) | Digital display operating unit | |
| US4495592A (en) | Electronic data processing apparatus with equation operating system having implied multiplication of two hierarchical ranks | |
| US3787672A (en) | Electronic calculating device having arithmetic and error-checking operational modes | |
| JPS6025612Y2 (ja) | 乱数発生装置 | |
| US4266623A (en) | Price calculating balance with aimed price input | |
| JPS5825458Y2 (ja) | 指数表示装置 | |
| JPS5487454A (en) | Information display unit | |
| JPS573130A (en) | Keyboard input circuit | |
| GB1143203A (en) | Improvements in or relating to calculating machines | |
| SU985963A1 (ru) | Устройство дл автоматического определени коэффициента ошибок | |
| JPS5918448Y2 (ja) | 枚数表示装置 | |
| GB1386427A (en) | Electronic balance | |
| SU1116422A1 (ru) | Устройство дл ввода-вывода информации | |
| JPS5922590Y2 (ja) | 携帯用演算器 |