JPS62173808A - Buffer amplifier - Google Patents

Buffer amplifier

Info

Publication number
JPS62173808A
JPS62173808A JP61015499A JP1549986A JPS62173808A JP S62173808 A JPS62173808 A JP S62173808A JP 61015499 A JP61015499 A JP 61015499A JP 1549986 A JP1549986 A JP 1549986A JP S62173808 A JPS62173808 A JP S62173808A
Authority
JP
Japan
Prior art keywords
current
transistor
base
output
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61015499A
Other languages
Japanese (ja)
Inventor
Tsugio Yamaguchi
山口 二男
Tokuya Fukuda
福田 督也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP61015499A priority Critical patent/JPS62173808A/en
Publication of JPS62173808A publication Critical patent/JPS62173808A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To eliminate an offset voltage without increasing the current consumption and the occupied area by reducing an output current to 1/N to detect it and generating a base current on a basis of this detection current and multiplying the base current by N to feed back it. CONSTITUTION:A 1/N current of an output current IO of a constant current source 9 is generated by a constant current source 11, and a base current IB/N of 1/N of a base current IB of a transistor TR 8 is obtained as the base current of a TR 12. This current IB/N is multiplied by N in a current mirror circuit consisting of TRs 13 and 14, and the multiplied current is fed back to the collector of a TR 3. Thus, the unbalance between collector currents of TRs 2 and 3 due to the base current IB of the TR 8 is compensated to eliminate the offset voltage. Since an offset eliminating circuit of a TR 14 is not connected to an output terminal 10 from the constant current source 11, the dynamic range of the output voltage is not affected.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばIC内の電圧安定化回路の出力電圧を
取出すためのバッファアンプに関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a buffer amplifier for extracting the output voltage of a voltage stabilizing circuit in an IC, for example.

〔発明の概要〕[Summary of the invention]

本発明はバッファアンプに関し、出力電流を■ −にして検出し、この検出電流に基づいてベ−スミ流を
形成し、このベース電流をN倍にして帰還することによ
り、バッファアンプの入出力電圧間のオフセットがキャ
ンセルされるようにするものである。
The present invention relates to a buffer amplifier, in which the output current is detected as -, a base current is formed based on this detected current, and this base current is multiplied by N and fed back, thereby increasing the input/output voltage of the buffer amplifier. This allows the offset between the two to be canceled.

〔従来の技術〕[Conventional technology]

第4図は基本的なバッファアンプの接続を示す。 FIG. 4 shows the basic buffer amplifier connection.

図において、入力端子+11がトランジスタ(2)のベ
ースに接続され、このトランジスタ(2)のエミッタと
トランジスタ(3)のエミッタとが互いに接続され、こ
のエミッタの接続中点が定電流源(4)を通じて接地さ
れる。このトランジスタ(2)のコレクタがカレントミ
ラーのダイオード側を構成するトランジスタ(5)を通
じてVccの電源端子(6)に接続されると共に、トラ
ンジスタ(3)のコレクタが上述のカレントミラーのト
ランジスタ側を構成するトランジスタ(7)を通じて電
源端子(6)に接続される。さらにトランジスタ(3)
のコレクタがトランジスタ(8)のベースに接続される
。そしてトランジスタ(8)のコレクタが電源端子(6
)に接続され、エミッタが定電流源(9)を通じて接地
されると共に、このエミッタがトランジスタ(3)のベ
ースに接続され、さらにこのエミッタから出力端子(1
0)が導出される。
In the figure, input terminal +11 is connected to the base of transistor (2), the emitter of this transistor (2) and the emitter of transistor (3) are connected to each other, and the midpoint of the connection of these emitters is connected to the constant current source (4). grounded through. The collector of this transistor (2) is connected to the Vcc power supply terminal (6) through the transistor (5) which constitutes the diode side of the current mirror, and the collector of the transistor (3) constitutes the transistor side of the current mirror. It is connected to the power supply terminal (6) through the transistor (7). More transistors (3)
The collector of the transistor (8) is connected to the base of the transistor (8). The collector of the transistor (8) is connected to the power supply terminal (6
), its emitter is grounded through a constant current source (9), this emitter is connected to the base of the transistor (3), and the output terminal (1
0) is derived.

この回路において、トランジスタ(21(31にて差動
アンプが形成され、この出力がトランジスタ(8)のエ
ミッタホロアを通じて取出されると共に、トランジスタ
(3)のベースに帰還されて、バンファアンプが形成さ
れる。
In this circuit, a differential amplifier is formed by the transistor (21) (31), and its output is taken out through the emitter follower of the transistor (8) and is fed back to the base of the transistor (3) to form a bumper amplifier.

ところがこの回路において、定電流源(4)を流れる本
体の電流2■1と、定電流源(9)を流れる出力電流I
oとの間に、1折以上の差があると、入力端子VINと
出力電圧Voとの間のオフセット電圧ΔV (= l 
VIN  VOl )が大きくなってしまう。
However, in this circuit, the main body current 2■1 flowing through the constant current source (4) and the output current I flowing through the constant current source (9)
If there is a difference of one fold or more between the input terminal VIN and the output voltage Vo, the offset voltage ΔV (= l
VIN VOl) becomes large.

すなわち上述の回路で、カレントミラーの2つのトラン
ジスタT5+ (7)を流れる電流を共にIよとすると
、トランジスタ(2)に流れるコレクタ電流は11であ
るのに対し、トランジスタ(3)に流れるコレクタ電流
は、上述の!1からトランジスタ(8)に流れるベース
電流IB4c差し引いた値(11−18)になる。この
ため ■1 のオフセットが生じ、ここで211−80(μA)、I
o =2 (mA) 、トランジスタ(8)のh FE
 = 100とすると、 11=40(μA) となって、オフセット電圧Δ■は ΔV =  26  i n  −=  18  (m
V)にもなってしまう。
In other words, in the above circuit, if the currents flowing through the two transistors T5+ (7) of the current mirror are both I, the collector current flowing through transistor (2) is 11, while the collector current flowing through transistor (3) is As mentioned above! The value obtained by subtracting the base current IB4c flowing through the transistor (8) from 1 is (11-18). Therefore, an offset of 1 occurs, and here 211-80 (μA), I
o = 2 (mA), h FE of transistor (8)
= 100, 11 = 40 (μA), and the offset voltage Δ■ is ΔV = 26 in −= 18 (m
V).

そこで従来から、このようなオフセット電圧を除くため
、種々の方法が提案されている。まず第1には上述の回
路において定電流源(4)の電流値をIoと同程度まで
増加することが考えられる。しかしながらこの方法では
、消費電力が極めて増大すると共に、カレントミラーを
構成するトランジスタ(51(?)はPNP形であるた
めに電流容量が小さく、これに大電流を流すためにはt
C内でのトランジスタ(51(71の占を面積が極めて
大きくなってしまう問題点があった。
Therefore, various methods have been proposed to eliminate such offset voltage. First, it is conceivable to increase the current value of the constant current source (4) to the same level as Io in the above-mentioned circuit. However, with this method, the power consumption increases significantly, and since the transistor (51(?)) constituting the current mirror is a PNP type, the current capacity is small, and in order to flow a large current through it, it is necessary to
There was a problem that the area of transistors (51 (71) in C was extremely large.

また第5図に示すように、トランジスタ(2)のコレク
タにもトランジスタ(51)及び定電流源(52)から
なるダミーのエミッタホロア回路を設け、このベース電
流[Bをトランジスタ(2)のコレクタ電流から差し引
いて、トランジスタ(21(31のコレクタ電流を等し
くし、オフセット電圧Δ■をキャンセルする回路も提案
されたが、これでは定電流源(52□を流れる電流■0
が全く無駄に消費されてしまい、消費電流が極めて大き
くなってしまう。
Further, as shown in FIG. 5, a dummy emitter follower circuit consisting of a transistor (51) and a constant current source (52) is also provided at the collector of the transistor (2), and this base current [B is defined as the collector current of the transistor (2). A circuit has also been proposed that equalizes the collector current of the transistor (21 (31) and cancels the offset voltage Δ■ by subtracting it from the constant current source (52
is completely wasted, and the current consumption becomes extremely large.

これに対して第6図の回路では、トランジスタ(8)に
直列にトランジスタ(61)が接続され、このトランジ
スタ(61)に出力電流IOが流されることによって、
このトランジスタ(61)のベースにはトランジスタ(
8)と等しいベース電流IBが形成され、このベース電
流IBをトランジスタ(62)(63)のカレントミラ
ーで折り返してトランジスタ(3)のコレクタ電流に補
給するものである。これによればトランジスタ(8)に
引かれる分のベース電流Isがトランジスタ(63)か
ら補給されるので、トランジスタ(2) (31のコレ
クタ電流が等しくなる。
On the other hand, in the circuit of FIG. 6, a transistor (61) is connected in series with the transistor (8), and the output current IO is caused to flow through this transistor (61).
The base of this transistor (61) is a transistor (
A base current IB equal to 8) is formed, and this base current IB is turned back by the current mirror of the transistors (62) and (63) to supply the collector current of the transistor (3). According to this, the base current Is drawn to the transistor (8) is supplied from the transistor (63), so that the collector currents of the transistors (2) (31) become equal.

しかしながらこの回路では、トランジスタ(61)〜(
63)の回路を便」かせるためには、トランジスタ(6
1)  (62)等のベースエミッタ間降下電圧VBE
が必要であり、このため出力電圧VOのダイナミックレ
ンジは、 V、) <  Vcc −2VBE   Vci(sl
但しVctfS)はトランジスタ(8)のコレクタエミ
ッタ間のサチュレーション電圧 となる。これに対してバッファアンプ本来のダイナミッ
クレンジは、トランジスタ(7)のVCl2(Il+及
びトランジスタ(8)のVBIEからVo<  Vcc
 −Vcs(sl  −Vsiであり、これによってダ
イナミックレンジが78区(約0.7V )低下されて
しまっていた。
However, in this circuit, transistors (61) to (
In order to make the circuit of 63) more convenient, a transistor (63)
1) Base-emitter voltage drop VBE such as (62)
Therefore, the dynamic range of the output voltage VO is V, ) < Vcc -2VBE Vci(sl
However, VctfS) is the saturation voltage between the collector and emitter of the transistor (8). On the other hand, the original dynamic range of the buffer amplifier is from VCl2 (Il+ of transistor (7) and VBIE of transistor (8) to Vo<Vcc
-Vcs (sl -Vsi), which lowered the dynamic range by 78 sections (approximately 0.7V).

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述したように従来の技術では、オフセット電圧を除去
するために消費電流及び占有面積の増加、またはダイナ
ミックレンジの低下などの問題点があった。
As described above, the conventional technology has problems such as an increase in current consumption and occupied area or a decrease in dynamic range in order to eliminate the offset voltage.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、差動接続された第1及び第2の能動素子(2
+ (31が設けられ、この第1の能動素子のベースに
入力端子を印加(入力端子(1)) L、上記第2の能
動素子のコレクタからエミッタホロアの第3の能動素子
(8)を介して出力電圧を取出す(出力端子(10))
と共に、この出力電圧を上記第2の能動素子のベースに
帰還するようにしたバッファアンプにおいて、上記第3
の能動素子の出力電流を□にして検出(定電流源(91
(11) ) L、この検出電流を第4の能動素子(1
2)のコレクタエミッタに供給してベース電流を形成し
、このベース電流をN倍(トランジスタ(13)  (
14) ’) して上記第1及び第2の能動素子のいず
れかに帰還するようにしたバッファアンプである。
The present invention provides differentially connected first and second active elements (two
+ (31 is provided, and an input terminal is applied to the base of this first active element (input terminal (1)) L, from the collector of the second active element to the third active element (8) of the emitter follower. Take out the output voltage (output terminal (10))
In addition, in the buffer amplifier configured to feed back this output voltage to the base of the second active element, the third
Detection by setting the output current of the active element to □ (constant current source (91
(11) ) L, this detection current is connected to the fourth active element (1
2) to form a base current, and multiply this base current by N times (transistor (13) (
14) ') A buffer amplifier configured to feed back to either of the first and second active elements.

〔作用〕[Effect]

これによれば、ベース電流が帰還されて入出力電圧間の
オフセットがキャンセルされると共に、キャンセル回路
の消費電流が少なく、かつIC内での占有面積も小さく
、さらにダイナミックレンジも低下させることがない。
According to this, the offset between the input and output voltages is canceled by feeding back the base current, the current consumption of the cancellation circuit is small, the area occupied in the IC is small, and the dynamic range does not deteriorate. .

〔実施例〕〔Example〕

第1図において、定電流源(9)に関連して定電流源(
11)が設けられ、この定電流源(11)には定n ′電流源(9)の電流値1oに対して□の電流が流れる
ように構成される。さらにコレクタが電源端子(6)に
接続されたトランジスタ(12)のエミッタが定電流源
(11)に接続され、このトランジスタ(12)のベー
スがカレントミラーのダイオード側を構成するトランジ
スタ(13)を通じて電源端子(6)に接続される。そ
してこのカレントミラーのトランジスタ側を構成するト
ランジスタ(14)が、トランジスタ(I3)に対して
N倍の電流を流すように構成され、このトランジスタ(
14)のエミッタがトランジスタ(3)のコレクタに接
続される。
In FIG. 1, a constant current source (
11) is provided, and the constant current source (11) is configured so that a current of □ flows with respect to the current value 1o of the constant n' current source (9). Furthermore, the emitter of a transistor (12) whose collector is connected to the power supply terminal (6) is connected to a constant current source (11), and the base of this transistor (12) is connected through a transistor (13) constituting the diode side of the current mirror. Connected to the power supply terminal (6). The transistor (14) constituting the transistor side of this current mirror is configured to flow N times as much current as the transistor (I3), and this transistor (
The emitter of 14) is connected to the collector of transistor (3).

従ってこの回路において、定電流源(9)に出力電流1
oが流されることによって定電流源(■1)に□の電流
が流され、さらにこの電流がトランジスタ(12)に流
されるごとによってトランジス(14)でN倍にされ、
形成されたraの電流がトランジスタ(3)のコレクタ
に帰還されることにょってトランジスタ(8)のベース
電流1Bによるトランジスタ(21(31のコレクタ電
流のアンバランスが補正され、入出力電圧間のオフセッ
ト電圧Δ■がキャンセルされる。
Therefore, in this circuit, the constant current source (9) has an output current of 1
When o flows, a current of □ flows through the constant current source (■1), and each time this current flows through the transistor (12), it is multiplied by N by the transistor (14),
By feeding back the current of the formed ra to the collector of the transistor (3), the unbalance of the collector current of the transistor (21 (31) due to the base current 1B of the transistor (8) is corrected, and the voltage between the input and output voltages is Offset voltage Δ■ is canceled.

そしてこの回路において、定電流源(11)〜トランジ
スタ(14)のキャンセル回路が出力端子(10)に接
続されないので、この回路によって出力電圧Voのダイ
ナミックレンジが影響されることがなく、本来のバッフ
ァアンプのダイナミックレンジを有効に利用することが
できる。
In this circuit, since the cancellation circuit of the constant current source (11) to the transistor (14) is not connected to the output terminal (10), the dynamic range of the output voltage Vo is not affected by this circuit, and the original buffer The dynamic range of the amplifier can be used effectively.

O また消費電流の増加は−のみであって、従来の技術に比
べて大幅に小さい。
O Also, the increase in current consumption is only -, which is significantly smaller than in the conventional technology.

こうして入出力電圧間のオフセットがキャンセルされる
わけであるが、上述の回路によればそれによってダイナ
ミックレンジが低下されることもなく、また消費電流の
増加も少い。
In this way, the offset between the input and output voltages is canceled, but according to the circuit described above, the dynamic range is not reduced by this, and the increase in current consumption is also small.

さらに第2図はキャンセル回路のlC内での占有面積も
考慮した場合である。すなわち上述の例ではP形のトラ
ンジスタ(13)  (14)で電流をN倍にするため
、特にトランジスタ(14)の占有面積が非常に大きく
なるおそれがある。そこでこの例では、P形のトランジ
スタ(13)  (14)は1:1とし、さらにこの電
流をN形のトランジスタ(21)(22)に供給して、
ここでN倍にするものである。
Furthermore, FIG. 2 shows a case in which the area occupied by the cancellation circuit within IC is also considered. That is, in the above example, since the current is multiplied by N times by the P-type transistors (13) and (14), there is a possibility that the area occupied by the transistor (14) in particular becomes extremely large. Therefore, in this example, the P-type transistors (13) and (14) are set at a ratio of 1:1, and this current is further supplied to the N-type transistors (21) and (22).
Here, it is multiplied by N.

これによればN形のトランジスタは元々占有面積が小さ
いので、これをN倍にしても回路全体の占有面積は余り
大きくならない。
According to this, since an N-type transistor originally occupies a small area, even if this is multiplied by N, the area occupied by the entire circuit does not increase much.

なおこの例では、電流IBをトランジスタ(21)で取
り出す方向で動作が行われるので、このトランジスタ(
21)をトランジスタ(2)のコレクタに接続して、ベ
ース電流1Bを差し引いてアンバランスを解消するよう
にする。
In this example, since the operation is performed in the direction in which the current IB is taken out by the transistor (21), this transistor (21)
21) is connected to the collector of the transistor (2), and the base current 1B is subtracted to eliminate the unbalance.

またこの例では、トランジスタ(13)  (14)の
ペア特性を補正するため、トランジスタ(13)のベー
スコレクタ間にトランジスタ(21)のペースエミッタ
間を接続すると共に、各トランジスタ(13)  (1
4)  (23)のエミッタに抵抗器(24)〜(26
)を設けている。
In addition, in this example, in order to correct the pair characteristics of the transistors (13) (14), the base-collector of the transistor (13) is connected between the base emitter of the transistor (21), and each transistor (13) (14) is connected between the base and collector of the transistor (21).
4) Connect resistors (24) to (26) to the emitter of (23).
) has been established.

またトランジスタ(21)  (22)で電流をN倍に
する回路は、トランジスタ(22)をN倍にしなくても
、それぞれのエミッタ抵抗(27)  (28)をR:
□にしてもよい。
In addition, a circuit that increases the current by N times using transistors (21) and (22) does not require increasing the current by N times using transistors (22).
You can also set it to □.

さらに第3図は電圧安定化回路の出力バッファアンプに
通用した場合の具体回路を示す。この図において、電圧
安定化回路(31)の出力が抵抗器(32) 、4個の
ダイオード(33)〜(36)及び抵抗器(37)の分
圧回路を介して、この抵抗器(32)とダイオード(3
3)の接続中点からトランジスタ(2)のベースに供給
されると共に、トランジスタ(8)からの出力が抵抗器
(9a)を介してトランジスタ(9b)  (9c)か
らなるカレントミラーのダイオード側に供給され、この
カレントミラーのトランジスタ側を電流源(4)及び(
11)を構成するトランジスタ(4a)  (lla 
)とする。
Further, FIG. 3 shows a specific circuit when the circuit is applied to an output buffer amplifier of a voltage stabilizing circuit. In this figure, the output of the voltage stabilizing circuit (31) is passed through a voltage divider circuit consisting of a resistor (32), four diodes (33) to (36), and a resistor (37). ) and diode (3
3) is supplied to the base of transistor (2), and the output from transistor (8) is supplied to the diode side of the current mirror consisting of transistors (9b) and (9c) via resistor (9a). The transistor side of this current mirror is connected to current sources (4) and (
11) transistor (4a) (lla
).

従ってこの回路において、トランジスタ(4a)のエミ
ッタ抵抗(4b)をトランジスタ(9c)のエミッタ抵
抗(9d)に比して大きくすることにより、21+<<
Ioの動作電流をトランジスタ(4a)を通じてトラン
ジスタ(21F31等に供給できると共に、1−ランジ
スタ(lla)のエミッタ抵抗(llb )をO 抵抗(9d)のN倍とすることにより、□の電流をトラ
ンジスタ(12)に流すことができる。
Therefore, in this circuit, by making the emitter resistance (4b) of the transistor (4a) larger than the emitter resistance (9d) of the transistor (9c), 21+<<
The operating current of Io can be supplied to the transistor (21F31 etc.) through the transistor (4a), and by making the emitter resistance (llb) of the 1-transistor (lla) N times the O resistance (9d), the current of □ can be supplied to the transistor (21F31 etc.). (12).

またこの回路で、バッファアンプの出力はIC内の各所
に分割して供給することが考えられ、その場合にN分割
したとすれば、1つの電流源の電1 。
In addition, in this circuit, it is possible to divide the output of the buffer amplifier and supply it to various parts of the IC, and in that case, if it is divided into N, the power of one current source is 1.

流値を□にすることができる。そこでこの場I。The current value can be set to □. So this place I.

合には、ごの□の電流源の電流を1:1で折り返してト
ランジスタ(12)に供給するようにすればよい。
In this case, the current from the current source in the box □ may be reversed at a ratio of 1:1 and supplied to the transistor (12).

〔発明の効果〕〔Effect of the invention〕

ごの発明によれば、ベース電流が帰還されて人出力電圧
間のオフセラ1−がキャンセルされると共に、キャンセ
ル回路の消費電流が少く、かつIC内での占有面積も小
さく、さらにダイナミックレンジも低下させることがな
いようにできる。
According to the invention, the base current is fed back to cancel the offset between the output voltages, the current consumption of the cancellation circuit is small, the area occupied in the IC is small, and the dynamic range is also reduced. You can prevent this from happening.

図面の簡単な説明 第1図は本発明の一例の構成図、第2図、第3図はその
説明のための図、第4図〜第6図は従来の技術の説明の
ための図である。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a configuration diagram of an example of the present invention, FIGS. 2 and 3 are diagrams for explaining the same, and FIGS. 4 to 6 are diagrams for explaining the conventional technology. be.

(11は入力端子、(2) (31(5) (71f8
1 (12)〜(14)はトランジスタ、(4)(91
(11)は定電流源、(6)は電源端子、(10)は出
力端子である。
(11 is the input terminal, (2) (31(5) (71f8
1 (12) to (14) are transistors, (4) (91
(11) is a constant current source, (6) is a power supply terminal, and (10) is an output terminal.

Claims (1)

【特許請求の範囲】 差動接続された第1及び第2の能動素子が設けられ、 この第1の能動素子のベースに入力電圧を印加し、 上記第2の能動素子のコレクタからエミッタホロアの第
3の能動素子を介して出力電圧を取出すと共に、 この出力電圧を上記第2の能動素子のベースに帰還する
ようにしたバッファアンプにおいて、上記第3の能動素
子の出力電流を1/Nにして検出し、 この検出電流を第4の能動素子のコレクタエミッタに供
給してベース電流を形成し、 このベース電流をN倍して上記第1及び第2の能動素子
のいずれかに帰還するようにしたバッファアンプ。
[Claims] First and second active elements are provided which are differentially connected, and an input voltage is applied to the base of the first active element, and an input voltage is applied from the collector of the second active element to the emitter follower of the emitter follower. In the buffer amplifier, the output voltage is taken out through the active element No. 3, and this output voltage is fed back to the base of the second active element, and the output current of the third active element is set to 1/N. detect the detection current, supply this detection current to the collector-emitter of the fourth active element to form a base current, multiply this base current by N, and feed it back to either the first or second active element. buffer amplifier.
JP61015499A 1986-01-27 1986-01-27 Buffer amplifier Pending JPS62173808A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61015499A JPS62173808A (en) 1986-01-27 1986-01-27 Buffer amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61015499A JPS62173808A (en) 1986-01-27 1986-01-27 Buffer amplifier

Publications (1)

Publication Number Publication Date
JPS62173808A true JPS62173808A (en) 1987-07-30

Family

ID=11890500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61015499A Pending JPS62173808A (en) 1986-01-27 1986-01-27 Buffer amplifier

Country Status (1)

Country Link
JP (1) JPS62173808A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04369112A (en) * 1991-06-14 1992-12-21 Samsung Electron Co Ltd Noise damping circuit with main signal path and auxiliary signal path having bypass filter characteristic
JPH04369113A (en) * 1991-06-14 1992-12-21 Samsung Electron Co Ltd Noise damping circuit with main signal path and auxiliary signal path having bypass filter characteristic
JP2008301083A (en) * 2007-05-30 2008-12-11 Mitsubishi Electric Corp Differential-signal generating circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04369112A (en) * 1991-06-14 1992-12-21 Samsung Electron Co Ltd Noise damping circuit with main signal path and auxiliary signal path having bypass filter characteristic
JPH04369113A (en) * 1991-06-14 1992-12-21 Samsung Electron Co Ltd Noise damping circuit with main signal path and auxiliary signal path having bypass filter characteristic
JP2008301083A (en) * 2007-05-30 2008-12-11 Mitsubishi Electric Corp Differential-signal generating circuit

Similar Documents

Publication Publication Date Title
JPS5847723B2 (en) Anteikadengen Cairo
US4437023A (en) Current mirror source circuitry
JPH07271461A (en) Stabilized-voltage generation and control circuit
US4491780A (en) Temperature compensated voltage reference circuit
JPH0682308B2 (en) Current source circuit layout
JPH0770935B2 (en) Differential current amplifier circuit
JP2542605B2 (en) Current mirror circuit layout
JPS62173808A (en) Buffer amplifier
JP3178716B2 (en) Maximum value output circuit, minimum value output circuit, maximum value minimum value output circuit
US3829789A (en) Microampere current source
US4573019A (en) Current mirror circuit
US5506536A (en) Differential amplifier with exponential gain characteristic
US4345216A (en) Compensation of base-current-related error in current mirror amplifier circuitry
JPH06326527A (en) Amplifier circuit
JP2623954B2 (en) Variable gain amplifier
JP2902277B2 (en) Emitter follower output current limiting circuit
JPS6325769Y2 (en)
JP2653437B2 (en) Voltage / current conversion circuit
JPH0252884B2 (en)
JPS634962B2 (en)
JPS6252489B2 (en)
JPH0363847B2 (en)
JPH04208709A (en) Semiconductor device for voltage comparison
JPS59147538A (en) Signal interrupting circuit
JPH05108182A (en) Current mirror circuit