JPS62173723A - Plasma treater - Google Patents

Plasma treater

Info

Publication number
JPS62173723A
JPS62173723A JP1538586A JP1538586A JPS62173723A JP S62173723 A JPS62173723 A JP S62173723A JP 1538586 A JP1538586 A JP 1538586A JP 1538586 A JP1538586 A JP 1538586A JP S62173723 A JPS62173723 A JP S62173723A
Authority
JP
Japan
Prior art keywords
sample
electrode
substrate electrode
plasma
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1538586A
Other languages
Japanese (ja)
Other versions
JPH0334208B2 (en
Inventor
Katsuyuki Machida
克之 町田
Chisato Hashimoto
橋本 千里
Chiyoto Tadachi
忠地 千代人
Hideo Oikawa
及川 秀男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP1538586A priority Critical patent/JPS62173723A/en
Publication of JPS62173723A publication Critical patent/JPS62173723A/en
Publication of JPH0334208B2 publication Critical patent/JPH0334208B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To absorb a surge and the like by the abnormal discharge of plasma, to inhibit the local potential fluctuation of the surface of a sample and to equalize ion-electron distribution on the surface of the sample by arranging an electrode insulated from a substrate electrode near the outer circumferential section of the sample. CONSTITUTION:An electrode 16 is mounted around a substrate electrode 5 so as to surround a sample 14. Consequently, a surge and the like by the abnormal discharge of plasma are absorbed by the electrode 16 disposed near the outer circumferential section of the sample, the partial potential fluctuation of the surface of the sample is inhibited by the presence of the electrode 16 and the potential of the surface of the sample 14 is kept constant, and locally high ion-electron distribution resulting from the line of magnetic force and the like is equalized approximately on the surface of the sample. Accordingly, damage generated in the sample can be reduced largely.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プラズマ中において試料の置かれた基板電極
に高周波電界を印加して成膜あるいはエツチングを行う
プラズマ処理装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a plasma processing apparatus that performs film formation or etching by applying a high frequency electric field to a substrate electrode on which a sample is placed in plasma.

〔従来の技術〕[Conventional technology]

LSIの微細化、高密度化を実現するために、各種のプ
ラズマ応用技術が開発されている。膜を形成する装置で
は、プラズマCVD装置、スパッタ装置、ECR(電子
サイクロトロン共鳴)装置等がこれに該当する。最近、
これらの成膜を行う装置において試料を置く基板に高周
波電圧を印加し、成膜と同時にエツチングを行うバイア
ス印加技術が注目を集めている。なかでもバイアススパ
ッタ技術(C,Y、Ttng: rStudy of 
planarizedsputter−deposit
ed 5iOJ J、Vac、Sci、、Techno
l、。
Various plasma application technologies have been developed to realize miniaturization and higher density of LSIs. Examples of devices for forming films include plasma CVD devices, sputtering devices, and ECR (electron cyclotron resonance) devices. recently,
A bias application technique that applies a high frequency voltage to a substrate on which a sample is placed in an apparatus for forming these films and performs etching at the same time as film formation is attracting attention. Among them, bias sputtering technology (C, Y, Ttng: rStudy of
planarized sputter-deposit
ed 5iOJ J, Vac, Sci,, Techno
l.

15、 May/June 1978.pp1105〜
1112)とバイアスECR技術(K、Machida
 and H,Oikawa: rNew Plana
rtzation Technology tlsin
g Bias−ECRPlasmaDepositio
nJ Extended Abstracts of 
the Confarence on SSDM、To
kyo、1985.pp329−332)がン主目され
ている。これらの方法は、半導体基板上に電極や配線が
形成された凹凸のある表面上に絶縁膜を平坦に形成した
り、配線を引き出すために絶縁膜上に形成されたされた
コンタクトホール内に金属等を埋め込んだりすることを
容易に行うことができる。このため、これらの技術は、
今後の超L S I製作の最重要技術の一つになると考
えられている。
15, May/June 1978. pp1105~
1112) and bias ECR technology (K, Machida
and H, Oikawa: rNew Plana
rtzation Technology tlsin
g Bias-ECRPlasmaDepositio
nJ Extended Abstracts of
the Conference on SSDM, To
kyo, 1985. pp329-332) are the main focus. These methods involve forming a flat insulating film on the uneven surface on which electrodes and wiring are formed on a semiconductor substrate, and forming a metal in contact holes formed on the insulating film to draw out the wiring. etc. can be easily embedded. For this reason, these technologies
It is believed that this will become one of the most important technologies for future VLSI production.

第6図は従来のバイアススパッタ装置を示す概略側断面
図である。1は成膜およびエツチングを行う成膜室であ
り、排気系2を介して真空ポンプと接続されている。3
はスパッタガスを導入するガス導入機構であり、15は
そのバルブである。
FIG. 6 is a schematic side sectional view showing a conventional bias sputtering apparatus. Reference numeral 1 denotes a film forming chamber in which film forming and etching are performed, and is connected to a vacuum pump via an exhaust system 2. 3
1 is a gas introduction mechanism for introducing sputtering gas, and 15 is a valve thereof.

ターゲット4と基板電極5の周囲は成膜室lと電気的に
接続されたシールド板8.9によって囲われている。成
膜室1は接地されており、ターゲット4はRF整合器1
0およびRF電源12を介して、基板電極5はRF整合
器11およびRF電源13を介してそれぞれ接地されて
いる。本装置を動作させるには、まず、薄膜を堆積させ
たい試料14を基板電極5上にセットする。ついでバル
ブ15を開いてスパッタガスを成膜室1内に所定の圧力
になるように導入する。その後、RF電源12を「オン
」すれば、ターゲット4にRF電力が印加されてプラズ
マが発生し、このプラズマによりターゲット4がスパッ
タされて試料14上に所望の薄膜が堆積される。一方、
RF電#11を「オン」すれば、基板電極5にRF電力
が印加されて試料14がスパッタエツチングされる。
The target 4 and the substrate electrode 5 are surrounded by a shield plate 8.9 electrically connected to the film forming chamber l. The film forming chamber 1 is grounded, and the target 4 is connected to the RF matching box 1.
0 and an RF power source 12, the substrate electrode 5 is grounded through an RF matching box 11 and an RF power source 13, respectively. To operate this apparatus, first, a sample 14 on which a thin film is to be deposited is set on the substrate electrode 5. Then, the valve 15 is opened to introduce sputtering gas into the film forming chamber 1 to a predetermined pressure. Thereafter, when the RF power source 12 is turned on, RF power is applied to the target 4 to generate plasma, and the plasma sputters the target 4 to deposit a desired thin film on the sample 14. on the other hand,
When the RF power #11 is turned on, RF power is applied to the substrate electrode 5 and the sample 14 is sputter etched.

第7図は従来のバイアスECR装置を示す概略側断面図
である。21はRF等のバイアス電源、22は基板電極
、23はプラズマ発生室、24は成膜室、25.26は
ガス導入機構、27は石英板である。この装置では、先
ず、プラズマ発生室23にガス導入機構25から活性あ
るいは不活性ガスを導入し、マイクロ波等を使ってイオ
ンを生成する。そしてこのイオンをマグネットコイル2
9による磁界により成膜室24に輸送し、基板電極22
上に置かれた試料28に対して膜堆積を行う。なお、こ
の場合、成膜室24に設けられたガス導入機構26から
他のガス等を供給して膜形成を行ってもよい。この装置
の場合も、上述したバイアススパッタ装置の場合と同様
、基板電極22にRF雷電圧印加することにより試料2
8をイオンによりエツチングする。
FIG. 7 is a schematic side sectional view showing a conventional bias ECR device. 21 is a bias power source such as RF, 22 is a substrate electrode, 23 is a plasma generation chamber, 24 is a film forming chamber, 25, 26 is a gas introduction mechanism, and 27 is a quartz plate. In this apparatus, first, active or inert gas is introduced into the plasma generation chamber 23 from the gas introduction mechanism 25, and ions are generated using microwaves or the like. Then, these ions are transferred to the magnet coil 2.
The substrate electrode 22 is transported to the film forming chamber 24 by the magnetic field generated by 9.
Film deposition is performed on the sample 28 placed above. Note that in this case, film formation may be performed by supplying other gases or the like from the gas introduction mechanism 26 provided in the film forming chamber 24. In the case of this device as well, as in the case of the bias sputtering device described above, by applying RF lightning voltage to the substrate electrode 22, the sample 2 is
8 is etched with ions.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところが、第6図に示すようなバイアススパッタ装置に
おいて、ターゲット4として石英板を用い、試料14と
してSiウェハ上にAI配線を含んだ半導体素子を搭載
したものを用いたときに、へ1配線の一部に大きな変形
、ひどい場合には溶断が生じることがあった。また、同
装置において、ターゲット4として同じく石英板を、ま
、た、試料14としてSiウェハ上に膜厚200人のゲ
ート酸化膜が形成されている多結晶Siゲー)MOSキ
ャパシタを搭載したものを用い、ターゲット4に3.5
KWのRF電界を印加してSingを1.5μm堆積し
た後、基板電極5に0.6KWのRF電界を印加してエ
ツチングを行ったときには、表1に示すようにゲート面
積が大きくなるにつれてゲート酸化膜が破壊されてゲー
トリーク歩留まりが大幅に低下するという問題があった
However, in a bias sputtering apparatus as shown in FIG. 6, when a quartz plate is used as the target 4 and a semiconductor element including an AI wiring is mounted on a Si wafer as the sample 14, the Large deformations occurred in some parts, and in severe cases, melting occurred. In addition, in the same apparatus, a quartz plate was used as the target 4, and a polycrystalline Si MOS capacitor with a gate oxide film of 200 mm thick was formed on the Si wafer as the sample 14. 3.5 to target 4
After depositing 1.5 μm of Sing by applying a KW RF electric field, when etching was performed by applying a 0.6 KW RF electric field to the substrate electrode 5, as shown in Table 1, as the gate area became larger, the gate There was a problem in that the oxide film was destroyed and the gate leakage yield decreased significantly.

表1 また、第7図に示すようなバイアススパッタ装置におい
て、試料28としてSiウェハ上に膜厚200人のゲー
ト酸化膜が形成されている多結晶シリコンゲートMOS
キャパシタを搭載したものを用い、基板電極22にRF
電界を印加しながら膜堆積を行ったときにもゲートリー
クが発生した。第3図のグラフには、○印によってこの
ときの基板電極22に印加したRF電力とゲートリーク
歩留まりの関係が示されている。同図において横軸は基
板電極22に印加したRF電力であり、縦軸がゲートリ
ーク歩留まりである。ゲート面積は500μm角であり
、リーク電流10nA以下を良品とした。
Table 1 In addition, in a bias sputtering apparatus as shown in FIG. 7, a polycrystalline silicon gate MOS in which a gate oxide film with a thickness of 200 mm was formed on a Si wafer was used as sample 28.
Using a device equipped with a capacitor, RF is applied to the substrate electrode 22.
Gate leakage also occurred when film deposition was performed while applying an electric field. In the graph of FIG. 3, the relationship between the RF power applied to the substrate electrode 22 at this time and the gate leakage yield is shown by the circle mark. In the figure, the horizontal axis is the RF power applied to the substrate electrode 22, and the vertical axis is the gate leakage yield. The gate area was 500 μm square, and a leakage current of 10 nA or less was considered a good product.

このような従来装置における問題点すなわち試料である
半導体素子に対するダメージは、基板電極に通常) ’
W / ciないしそれ以上の高い電圧を印加すること
から、従来は基板電極への印加電圧と強い相関があると
考えられており、印加電圧が高まるほどダメージが致命
的になると考えられていた。しかし、一方において、エ
ツチング装置の一つである円筒型プラズマ装置では試料
に印加される電位はプラズマ電位程度であるし、試料へ
の印加電界が最も大きなRIB(反応性イオンエ・ノチ
ング)でもo、i W/cIa程度であるにも係わらず
、ダメージが問題となることがあった。このような事実
をふまえて本願の発明者が鋭意研究した結果、第6図お
よび第7図に示した上記従来装置において試料が受ける
ダメージは印加電圧に直接関係したものではなく、 (1)プラズマの異常放電に起因した試料への局所的ダ
メージ、 (2)試料面内あるいは試料端部での電位分布の大きな
変化、 (3)イオンを移動させるための磁場の磁力線等に起因
した局所的に高いイオン、電子分布、のいずれか若しく
はこれらの組み合わせを原因とすることをつきとめた。
The problem with such conventional equipment is that the damage to the semiconductor element, which is the sample, is usually caused by damage to the substrate electrode.
Since a high voltage of W/ci or more is applied, it has been thought that there is a strong correlation with the voltage applied to the substrate electrode, and it was thought that the higher the applied voltage, the more fatal the damage. However, on the other hand, in a cylindrical plasma device, which is one type of etching device, the potential applied to the sample is about the same as the plasma potential, and even in RIB (reactive ion etching), which has the largest electric field applied to the sample, o, Even though it was about iW/cIa, damage sometimes became a problem. Based on these facts, the inventor of the present application conducted intensive research and found that the damage to the sample in the conventional apparatus shown in FIGS. 6 and 7 is not directly related to the applied voltage; (2) Large changes in the potential distribution within the sample surface or at the edge of the sample; (3) Local damage caused by magnetic field lines for moving ions, etc. It was determined that the cause was high ion distribution, high electron distribution, or a combination of these.

〔問題点を解決するための手段〕[Means for solving problems]

本発明プラズマ処理装置は上記問題点に鑑みてなされた
ものであり、基板電極と電気的に絶縁された電極を試料
の外周部近傍に配置したものである。
The plasma processing apparatus of the present invention has been developed in view of the above-mentioned problems, and includes an electrode that is electrically insulated from the substrate electrode and arranged near the outer periphery of the sample.

〔作用〕[Effect]

異常放電によるサージ等が、試料外周部近傍に配置され
た電極に吸収される。また、この電極の存在により試料
表面の局所的電位変動が抑制され、試料表面の電位が一
定に保たれ、さらに、磁力線等に起因した局所的に高い
イオン、電子分布が試料表面においてはほぼ均一になる
Surges caused by abnormal discharge are absorbed by the electrodes placed near the outer periphery of the sample. In addition, the presence of this electrode suppresses local potential fluctuations on the sample surface, keeping the sample surface potential constant, and furthermore, the locally high ion and electron distribution caused by magnetic field lines is almost uniform on the sample surface. become.

〔実施例〕〔Example〕

以下、実施例と共に本発明の詳細な説明する。 Hereinafter, the present invention will be described in detail along with examples.

第1図は本発明をバイアススパッタ装置に適用した場合
の一実施例を示す概略側断面図であり、第6図のバイア
ススパッタ装置と同一の構成部分には同一の符号を付し
て詳細な説明を省略する。
FIG. 1 is a schematic side sectional view showing an embodiment of the present invention applied to a bias sputtering device, and the same components as those in the bias sputtering device of FIG. The explanation will be omitted.

本実施例の装置では基板電極5の周囲に試料14を取り
囲むように電極16が設けられており、この点が第6図
に示す従来装置と相違する。この電極16は、底面中央
部が開口した有底円筒形状を為し、倒立した状態で基板
電極5に覆い被さって、いる。電極16の開口部16′
は試料14よりも広く、電極16は上方から見たときに
試料14が開口16′の内側に納まるように配置されて
いる。また、電極16は絶縁子17によって成膜室1と
電気的に絶縁されており、スイッチ18および可変電圧
源19を介して接地されている。本実施例では電極16
の材料としてMOが用いられている。
In the apparatus of this embodiment, an electrode 16 is provided around the substrate electrode 5 so as to surround the sample 14, and this point differs from the conventional apparatus shown in FIG. This electrode 16 has a bottomed cylindrical shape with an opening at the center of the bottom surface, and covers the substrate electrode 5 in an inverted state. Opening 16' of electrode 16
is wider than the sample 14, and the electrode 16 is arranged so that the sample 14 fits inside the opening 16' when viewed from above. Further, the electrode 16 is electrically insulated from the film forming chamber 1 by an insulator 17, and is grounded via a switch 18 and a variable voltage source 19. In this embodiment, the electrode 16
MO is used as the material.

このような構成において、ターゲット4として石英板を
用い、試料14としてSiウェハ上にAt配線を含んだ
半導体素子を搭載したものを用いて成膜を行った。すな
わち、第6図に示す従来装置と同様に、まず、薄膜を堆
積させたい試料14を基板電極5上にセットする。つい
でバルブ15を開いてスパッタガスを成膜室1内に所定
の圧力になるように導入する。その後、RF電源12を
「オン」してRF主電力ターゲット4に印加してプラズ
マを発生させ、ターゲット4をスパッタして試料14上
に膜堆積を行う。このような膜堆積を行いながら、一方
においてRF電源11を「オン」して基板電極5にRF
主電力印加することにより試料14をスパッタエツチン
グし、所望の膜形成を行うのである。このとき、スイッ
チ18の開閉状態に係わらずAt配線の溶断は全(見ら
れなかった。すなわち、電極16を電気的に浮かせてプ
ラズマ電位とした場合も、電極16に0〜数V程度の電
圧を印加した場合も従来のようなAt配線の溶断は全く
見られなかった。
In such a configuration, film formation was performed using a quartz plate as the target 4 and a sample 14 in which a semiconductor element including At wiring was mounted on a Si wafer. That is, similarly to the conventional apparatus shown in FIG. 6, first, a sample 14 on which a thin film is to be deposited is set on the substrate electrode 5. Then, the valve 15 is opened to introduce sputtering gas into the film forming chamber 1 to a predetermined pressure. Thereafter, the RF power source 12 is turned on and RF main power is applied to the target 4 to generate plasma, and the target 4 is sputtered to deposit a film on the sample 14. While performing such film deposition, on the other hand, turn on the RF power source 11 to apply RF to the substrate electrode 5.
By applying main power, the sample 14 is sputter-etched to form a desired film. At this time, regardless of the open/closed state of the switch 18, no melting of the At wiring was observed.In other words, even when the electrode 16 was electrically floated to a plasma potential, a voltage of about 0 to several V was applied to the electrode 16. Even when .

つぎに、スイッチ18を開放した状態において、試料と
してSiウェハ上に膜厚100人のゲート酸化膜が形成
されている多結晶Stゲー1−M0 Sキャパシタを搭
載したものを用い、ターゲット4に3.5KWのRF主
電力印加して、1.5μm厚の5iOzを堆積した後、
基板電極5に0.6KWのRF主電力印加してエツチン
グを行った場合のゲート歩留まりを表2に示す。
Next, with the switch 18 open, a polycrystalline StGa 1-M0 S capacitor on which a gate oxide film of 100 nm thick is formed on a Si wafer is used as a sample, and a After applying .5KW RF main power and depositing 1.5μm thick 5iOz,
Table 2 shows the gate yield when etching was performed by applying 0.6 KW of RF main power to the substrate electrode 5.

ゲート酸化膜の厚さが100人と非常に薄いにも係わら
ず、ゲート面積が大きくなった場合でも歩留まり低下は
ほどんど見られないことが判る。また、基板電極5に加
える電ツノを1.5KWまで増加させてもダメージが増
加する傾向は見られなかった。
It can be seen that although the thickness of the gate oxide film is very thin at 100 nm, there is almost no decrease in yield even when the gate area becomes large. Furthermore, even when the electric power applied to the substrate electrode 5 was increased to 1.5 KW, no tendency for damage to increase was observed.

第2図は本発明をバイアスECR装置に適用した場合の
一実施例を示す概略側断面図であり、第7図のバイアス
ECR装置と同一の構成部分には同一の符号を付して詳
細な説明は省略する3本実施例の装置では基板電極22
の上の石英板27上に試料28を取り囲むように偏平な
リング状を為した電極30が設けられており、この点が
第7図に示す従来装置と相違する。電極30は絶縁子3
1により成膜室24と電気的に絶縁された状態でスイッ
チ32および可変電圧源33を介して接地されている。
FIG. 2 is a schematic side sectional view showing an embodiment in which the present invention is applied to a bias ECR device, and the same components as the bias ECR device in FIG. In the device of the third embodiment, the explanation of which will be omitted, the substrate electrode 22
A flat ring-shaped electrode 30 is provided on a quartz plate 27 to surround the sample 28, and this point is different from the conventional apparatus shown in FIG. The electrode 30 is the insulator 3
1, it is electrically insulated from the film forming chamber 24 and grounded via a switch 32 and a variable voltage source 33.

本実施例では電極30の材料としてAl板が用いられて
いる。
In this embodiment, an Al plate is used as the material for the electrode 30.

このような構成において、試料28としてStウェハ上
に膜厚200人のゲート酸化膜が形成されている多結晶
シリコンゲートMOSキャパシタを搭載したものを用い
て成膜を行った。すなわち、第7図に示す従来装置と同
様に、まず、プラズマ発生室23にガス導入機構25か
ら活性あるいは不活性ガスを導入してマイクロ波等を使
ってイオンを生成する。このイオンをマグネットコイル
29による磁界により成膜室24に輸送し、基板電極2
2上に置かれた試料28に対して膜堆積を行う。
In such a configuration, film formation was performed using a sample 28 equipped with a polycrystalline silicon gate MOS capacitor in which a gate oxide film with a thickness of 200 mm was formed on an St wafer. That is, like the conventional apparatus shown in FIG. 7, first, active or inert gas is introduced into the plasma generation chamber 23 from the gas introduction mechanism 25, and ions are generated using microwaves or the like. These ions are transported to the film forming chamber 24 by the magnetic field of the magnet coil 29, and the substrate electrode 2
Film deposition is performed on the sample 28 placed on the sample 2 .

そして、基板電極22にRF雷電圧印加することにより
試料28をイオンによりエツチングするのである。
Then, by applying an RF lightning voltage to the substrate electrode 22, the sample 28 is etched with ions.

このようにして膜形成を行った試料28におけるゲート
リーク歩留まりを第3図に示す。Δ印はスイッチ32を
閉成して電極30を接地した場合であり、・はスイッチ
32を開放して電極30を電気的にうかした場合である
。たとえばRF主電力400Wとした場合に第5図に示
す従来の装置では20%程度の歩留まりであったのに対
して、本実施例において電極30を接地したときには、
50%以上の歩留まりとなった。さらに、本実施例にお
いて電極30をうかした場合には、RF電力500Wと
いう高い印加電力時にも約80%という高いゲートリー
ク歩留まりを得た。
FIG. 3 shows the gate leakage yield of sample 28 in which the film was formed in this manner. The symbol Δ indicates the case where the switch 32 is closed and the electrode 30 is grounded, and the symbol .DELTA. indicates the case where the switch 32 is opened and the electrode 30 is electrically drained. For example, when the RF main power is 400 W, the conventional device shown in FIG. 5 has a yield of about 20%, whereas in this embodiment, when the electrode 30 is grounded,
The yield was over 50%. Further, in this example, when the electrode 30 was used, a high gate leakage yield of about 80% was obtained even when a high RF power of 500 W was applied.

なお、上記の2つの実施例では、電極16および30が
いずれも一体に形成されているが、第4図に示すように
、平面形状が扇形の電極片30a(16a)ないし30
d (16d)を試料28(14)の外周部近傍に集め
互いに電気的に接続したものでもよい。さらに、第5図
に示すように、平面形状の外周が矩形で内周が円形とい
う形状でもよい。また、上記実施例では内周の中心とウ
ェハの中心が一致しているが、多少偏在していてもよい
In the above two embodiments, the electrodes 16 and 30 are both formed integrally, but as shown in FIG.
d (16d) may be collected near the outer periphery of the sample 28 (14) and electrically connected to each other. Furthermore, as shown in FIG. 5, the planar shape may have a rectangular outer circumference and a circular inner circumference. Further, in the above embodiment, the center of the inner circumference and the center of the wafer coincide, but they may be unevenly distributed to some extent.

また、上記の2つの実施例はバイアススパッタ装置およ
びバイアスECR装でに本発明をそれぞれ適用したもの
であるが、プラズマ中において基板電極に高周波電界を
印加し該基板電極上に置かれた試料のエツチングを行う
プラズマ処理装置であれば、本発明はその他の種々のプ
ラズマ処理装置にも適用することができる。
In addition, in the above two embodiments, the present invention is applied to a bias sputtering device and a bias ECR device, respectively, but a high frequency electric field is applied to a substrate electrode in plasma, and a sample placed on the substrate electrode is The present invention can be applied to various other plasma processing apparatuses as long as they perform etching.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明のプラズマ処理装置によれば
、試料外周部近傍に配置された電極に異常放電によるサ
ージ等が吸収され、また、この電極の存在により試料表
面の局所的電位変動が抑制されて試料表面の電位が一定
に保たれ、さらに、磁力線等に起因した局所的に高いイ
オン、電子分布は試料表面においてはほぼ均一化する。
As explained above, according to the plasma processing apparatus of the present invention, surges caused by abnormal discharge are absorbed by the electrode placed near the outer periphery of the sample, and local potential fluctuations on the sample surface are suppressed by the presence of this electrode. As a result, the potential on the sample surface is kept constant, and the locally high distribution of ions and electrons caused by magnetic lines of force etc. is made almost uniform on the sample surface.

そのため、試料の置かれた基板電極への印加電力に係わ
らず、試料に発生するダメージを大幅に低減することが
できる。その結果、ダメージによる歩留まりの悪さが問
題となっていたバイアススパッタ技術やバイアスECR
技術を実用段階に引き上げることができる。また、これ
らのバイアス印加技術は膜堆積とエツチングを同時に行
うため相対的膜堆積速度が小さくなり、スループットが
低下するというもう一つの実用上の大きな問題があった
が、本発明により大きな電力を印加することが可能とな
りスルーブツトの点でも大幅に改善することができる。
Therefore, regardless of the power applied to the substrate electrode on which the sample is placed, damage to the sample can be significantly reduced. As a result, bias sputtering technology and bias ECR, which had problems with poor yield due to damage,
Technology can be brought to a practical stage. In addition, these bias application techniques perform film deposition and etching at the same time, which reduces the relative film deposition rate and reduces throughput, which is another major practical problem. This makes it possible to significantly improve throughput.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明をバイアススパッタ装置に適用した場合
の一実施例を示す概略側断面図、第2図は本発明をバイ
アスECR装置に適用した場合の一実施例を示す概略側
断面図、第39図は基板電極22に印加したRF電力と
ゲートリーク歩留まりの関係を示すグラフ、第4図およ
び第5図は電極30または16の一例を示す平面図、第
6図は従来のバイアススパッタ装置を示す概略側断面図
、第7図は従来のバイアスECR装置を示す概略側断面
図である。 5.22・・・基板電極、13.21・・・RF主電源
14.28・・・試料、16.30・・・電極。 特許出願人 日本電信電話株式会社 代 理 人 山川 政樹(ばか1名) 第3図 RF電力 CW)
FIG. 1 is a schematic side sectional view showing an embodiment in which the present invention is applied to a bias sputtering device, and FIG. 2 is a schematic side sectional view showing an embodiment in which the present invention is applied to a bias ECR device. FIG. 39 is a graph showing the relationship between RF power applied to the substrate electrode 22 and gate leakage yield, FIGS. 4 and 5 are plan views showing an example of the electrode 30 or 16, and FIG. 6 is a conventional bias sputtering device. FIG. 7 is a schematic side sectional view showing a conventional bias ECR device. 5.22... Substrate electrode, 13.21... RF main power supply 14.28... Sample, 16.30... Electrode. Patent applicant: Nippon Telegraph and Telephone Corporation Agent: Masaki Yamakawa (1 idiot) Figure 3 RF power CW)

Claims (1)

【特許請求の範囲】[Claims] プラズマ中において基板電極に高周波電界を印加し該基
板電極上に置かれた試料の成膜あるいはエッチングを行
うプラズマ処理装置において、前記基板電極と電気的に
絶縁された電極を前記試料の外周部近傍に配置したこと
を特徴とするプラズマ処理装置。
In a plasma processing apparatus that applies a high-frequency electric field to a substrate electrode in plasma to form a film or etch a sample placed on the substrate electrode, an electrode electrically insulated from the substrate electrode is placed near the outer periphery of the sample. A plasma processing apparatus characterized in that the plasma processing apparatus is arranged in a.
JP1538586A 1986-01-27 1986-01-27 Plasma treater Granted JPS62173723A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1538586A JPS62173723A (en) 1986-01-27 1986-01-27 Plasma treater

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1538586A JPS62173723A (en) 1986-01-27 1986-01-27 Plasma treater

Publications (2)

Publication Number Publication Date
JPS62173723A true JPS62173723A (en) 1987-07-30
JPH0334208B2 JPH0334208B2 (en) 1991-05-21

Family

ID=11887277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1538586A Granted JPS62173723A (en) 1986-01-27 1986-01-27 Plasma treater

Country Status (1)

Country Link
JP (1) JPS62173723A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333849A (en) * 1993-05-19 1994-12-02 Tokyo Electron Ltd Plasma processing device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57150943U (en) * 1981-03-18 1982-09-22

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57150943U (en) * 1981-03-18 1982-09-22

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06333849A (en) * 1993-05-19 1994-12-02 Tokyo Electron Ltd Plasma processing device

Also Published As

Publication number Publication date
JPH0334208B2 (en) 1991-05-21

Similar Documents

Publication Publication Date Title
US5891349A (en) Plasma enhanced CVD apparatus and process, and dry etching apparatus and process
US5770098A (en) Etching process
KR100301749B1 (en) Sputtering device and sputtering method
US20060081337A1 (en) Capacitive coupling plasma processing apparatus
US6155200A (en) ECR plasma generator and an ECR system using the generator
JP4344019B2 (en) Ionized sputtering method
JP3429391B2 (en) Plasma processing method and apparatus
US6224724B1 (en) Physical vapor processing of a surface with non-uniformity compensation
JP2003234331A (en) Plasma etching method and apparatus
JPH04198476A (en) Plasma treating device
WO2010004890A1 (en) Method for thin film formation
JP3080843B2 (en) Thin film forming method and apparatus
US6451179B1 (en) Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma
US5436424A (en) Plasma generating method and apparatus for generating rotating electrons in the plasma
JPH0813143A (en) Plasma treatment and treating device
KR980011764A (en) Method and apparatus for providing front high density plasma deposition
JPS62173723A (en) Plasma treater
JP2000223480A (en) Plasma-etching device
JPH08319588A (en) Plasma etching device
JP2750430B2 (en) Plasma control method
JP3220528B2 (en) Vacuum processing equipment
JPH07207471A (en) Plasma etching device
JPH06120140A (en) Semiconductor manufacturing method and equipment
JP3830634B2 (en) Plasma processing apparatus and plasma processing method
TW202027225A (en) Methods of cleaning an oxide layer in a film stack to eliminate arcing during downstream processing

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term