JPS62169542U - - Google Patents
Info
- Publication number
- JPS62169542U JPS62169542U JP5736986U JP5736986U JPS62169542U JP S62169542 U JPS62169542 U JP S62169542U JP 5736986 U JP5736986 U JP 5736986U JP 5736986 U JP5736986 U JP 5736986U JP S62169542 U JPS62169542 U JP S62169542U
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- emitter
- grounded
- conduct
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Electronic Switches (AREA)
Description
第１図、第２図は夫々この考案の一実施例によ
る回路図、第３図は従来のアナログスイツチ回路
の回路図である。 Ｑ１〜Ｑ４……トランジスタ、Ｓ１，Ｓ２……
スイツチ、Ｈ……録音・再生ヘツド。
る回路図、第３図は従来のアナログスイツチ回路
の回路図である。 Ｑ１〜Ｑ４……トランジスタ、Ｓ１，Ｓ２……
スイツチ、Ｈ……録音・再生ヘツド。
Claims (1)
- アナログ電圧がコレクタに印加される第１のト
ランジスタと、第１のトランジスタと逆極性の第
２、第３のトランジスタとを有し、第１のトラン
ジスタのエミツタと第２のトランジスタのコレク
タが接続され、第１のトランジスタのベースは第
３のトランジスタのコレクタと接続され、第２の
トランジスタのエミツタはアースされ、第１のト
ランジスタが導通するとき、導通手段によつて第
２のトランジスタが導通するようにしたことを特
徴とするバイポーラアナログスイツチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5736986U JPS62169542U (ja) | 1986-04-16 | 1986-04-16 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5736986U JPS62169542U (ja) | 1986-04-16 | 1986-04-16 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62169542U true JPS62169542U (ja) | 1987-10-27 |
Family
ID=30887007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5736986U Pending JPS62169542U (ja) | 1986-04-16 | 1986-04-16 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62169542U (ja) |
-
1986
- 1986-04-16 JP JP5736986U patent/JPS62169542U/ja active Pending