JPS6216596B2 - - Google Patents

Info

Publication number
JPS6216596B2
JPS6216596B2 JP53165851A JP16585178A JPS6216596B2 JP S6216596 B2 JPS6216596 B2 JP S6216596B2 JP 53165851 A JP53165851 A JP 53165851A JP 16585178 A JP16585178 A JP 16585178A JP S6216596 B2 JPS6216596 B2 JP S6216596B2
Authority
JP
Japan
Prior art keywords
recording
nozzle
signal
address
nozzles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53165851A
Other languages
Japanese (ja)
Other versions
JPS5591057A (en
Inventor
Yukio Nishimura
Shunichi Uzawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP16585178A priority Critical patent/JPS5591057A/en
Publication of JPS5591057A publication Critical patent/JPS5591057A/en
Publication of JPS6216596B2 publication Critical patent/JPS6216596B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Ink Jet (AREA)
  • Facsimile Scanning Arrangements (AREA)
  • Storing Facsimile Image Data (AREA)

Description

【発明の詳細な説明】 本発明は画像情報の読取機能、記憶機能及び記
録(再生)機能を有する情報処理装置に関し、 特には、記録(再生)画像の品質向上を意図し
た読み出しアドレス発生手段を有する情報処理装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an information processing device having an image information reading function, a storage function, and a recording (reproducing) function, and in particular, the present invention relates to an information processing device having an image information reading function, a storage function, and a recording (reproducing) function. The present invention relates to an information processing device having the following.

従来から画素信号に応答して記録要素を駆動す
ることにより、記録媒体上に記録画素を形成し、
かかる記録画素の集合により情報を再生記録する
情報処理装置はすでに知られているところのもの
である。
Conventionally, recording pixels are formed on a recording medium by driving recording elements in response to pixel signals.
Information processing apparatuses that reproduce and record information using such a collection of recording pixels are already known.

かかる情報処理装置においては、記録速度を向
上させる為に記録要素を複数個設け、これらの記
録要素を同時に駆動することが行なわれている。
In such an information processing apparatus, a plurality of recording elements are provided and these recording elements are driven simultaneously in order to improve the recording speed.

この様に複数の記録要素を同時に駆動する装置
で最も一般的なものは、一記録画素間隔で複数の
記録要素(例えばサーマルヘツド)を列状に配列
するものであつたが、かかる装置は記録要素もし
くはその駆動部分が一画素間隔よりも物理的に大
きい場合は使用が困難であつた。又、再生画像の
画質の向上を図ることが困難であつた。そこで記
録要素及びその駆動部分が一記録画素間隔よりも
大きい場合は、記録要素(例えばワイヤプリンタ
におけるワイヤ等)を千鳥状に配列したり、又は
記録要素を記録媒体に対して異なる角度で対向す
る如く配置して、記録媒体上においては一記録画
素間隔の列状の記録画素が形成される如く配置す
ることが考えられた。しかしながら上述の如き配
置も、記録画素そのものは一画素間隔で形成され
る如く配置するものであるので、依然として記録
要素の大きさの制約を受け、全ての記録要素に適
用するのは困難である。又、再生画像の画質の向
上を図ることも困難であつた。
The most common type of device that drives multiple recording elements simultaneously is one in which multiple recording elements (for example, thermal heads) are arranged in a row at one recording pixel interval; It has been difficult to use when the element or its driving portion is physically larger than one pixel interval. Furthermore, it has been difficult to improve the quality of reproduced images. Therefore, if the recording elements and their driving parts are larger than one recording pixel interval, the recording elements (for example, wires in a wire printer) may be arranged in a staggered manner, or the recording elements may be opposed to the recording medium at different angles. It has been considered to arrange the recording pixels in a manner such that a row of recording pixels having an interval of one recording pixel is formed on the recording medium. However, even in the arrangement as described above, since the recording pixels themselves are arranged so as to be formed at one pixel interval, they are still subject to restrictions on the size of the recording element, and it is difficult to apply it to all recording elements. Furthermore, it has been difficult to improve the quality of reproduced images.

本発明はかかる従来の欠点を除去するものとし
て、画像情報を線状に走査する走査手段、上記走
査手段の走査によつて得られた画像データを記憶
する記憶手段、上記記憶手段に上記画像データを
記憶するためのアドレスを発生する第1アドレス
発生手段、上記記憶手段に記憶された1ライン分
の画像データを読み出すためのアドレスを発生す
る第2アドレス発生手段、上記記憶手段に記憶さ
れる画像情報の1ライン分について上記第2アド
レス発生手段によつて発生されるアドレスは、少
なくとも2つの形態を有し、上記第2アドレス発
生手段によつて、発生されたアドレスに基づいて
読み出された画像データを出力する出力手段、必
要に応じて上記ステツプを繰り返す様上記手段を
制御する制御手段とを有したことを特徴とする情
報処理装置を提供するものである。
The present invention eliminates such conventional drawbacks by providing a scanning means for linearly scanning image information, a storage means for storing image data obtained by the scanning of the scanning means, and a storage means for storing the image data in the storage means. a first address generation means for generating an address for storing the image data; a second address generation means for generating an address for reading out one line of image data stored in the storage means; and an image stored in the storage means. The address generated by the second address generation means for one line of information has at least two forms, and the address is read out based on the address generated by the second address generation means. The present invention provides an information processing apparatus characterized by having an output means for outputting image data, and a control means for controlling the means to repeat the above steps as necessary.

第1図は本発明に係わる記録装置の主要部の概
略図を示すものである。11で示すのは記録媒体
であるところの記録紙を巻装するドラム(勿論そ
れ自体が磁性ドラム、もしくは感光性ドラムの如
き記録媒体ドラムであつてもよい)であり、円筒
形状を呈し不図示のモータにより矢印S方向に一
定速度で回転しているものである。
FIG. 1 shows a schematic diagram of the main parts of a recording apparatus according to the present invention. Reference numeral 11 denotes a drum (not shown) which has a cylindrical shape and which wraps recording paper, which is a recording medium (of course, it may itself be a recording medium drum such as a magnetic drum or a photosensitive drum). It is rotated at a constant speed in the direction of arrow S by a motor.

かかるドラムの回転中心軸12と平行に2本の
案内レール13−1,13−2を設け、この案内
レール13の上には記録ヘツドが設けられてあ
り、該ヘツドは、記録要素であるところのインク
ジエツトノズル15と該ノズル15を固定する為
の固定部材(支持体)14で構成されている。な
お記録要素としては勿論前記磁性ドラムに対応し
て磁気ヘツドや前記感光性ドラムに対応して光照
射素子等のその他の記録要素を用いることが出来
るものであり、かかる磁性ドラム、感光性ドラム
を用いた場合はドラム上の潜像をトナーにより顕
像化し、この顕像を転写紙等に転写すればよいも
のである。
Two guide rails 13-1 and 13-2 are provided parallel to the rotation center axis 12 of the drum, and a recording head is provided on the guide rail 13, and the head is a recording element. The ink jet nozzle 15 is composed of an inkjet nozzle 15 and a fixing member (supporting body) 14 for fixing the nozzle 15. As a recording element, it is of course possible to use other recording elements such as a magnetic head corresponding to the magnetic drum or a light irradiation element corresponding to the photosensitive drum. When used, the latent image on the drum may be visualized with toner, and the developed image may be transferred to transfer paper or the like.

この固定部材14上にはインクジエツトノズル
15−1〜15−9が9本設けられている。前記
案内レール13−2は送りネジにより構成して成
るものであるので、該送りネジを不図示の前記モ
ータにより一定速度で回転することにより、固定
部材14、を矢印Z又はU方向に一定速度で移送
することが出来るものである。
Nine ink jet nozzles 15-1 to 15-9 are provided on this fixing member 14. Since the guide rail 13-2 is constituted by a feed screw, the fixed member 14 is rotated at a constant speed in the direction of arrow Z or U by rotating the feed screw at a constant speed by the motor (not shown). It can be transported by

かかる記録装置においては、ドラム11を回転
すると共に固定部材14を矢印Z方向に移送する
ことにより、C図に示す如く最終的にはドラム1
1に巻装した記録紙16上を各ノズル15により
等間隔で走査することが出来るものである。
In such a recording apparatus, by rotating the drum 11 and moving the fixing member 14 in the direction of arrow Z, the drum 1 is finally moved as shown in FIG.
Each nozzle 15 can scan the recording paper 16 wound around the recording paper 16 at equal intervals.

さて、この様に記録紙16を均等に各ノズル1
5で走査する為の、前記ノズル15の配列につい
て更に説明する。
Now, in this way, distribute the recording paper 16 evenly through each nozzle 1.
The arrangement of the nozzles 15 for scanning at 5 will be further explained.

前記固定部材14をドラム11に対向する任意
の位置まで移動させた状態で、前記ノズル15に
より記録紙16上に記録した場合の記録点が第1
図Aに示す如くP1,P2,P3,………P9
(かかる記録点は行間隔、列間隔が各々等間隔の
m行n列のマトリツクス状の配列を構成しない如
く配列することを前提とするものである)である
とする。
When the fixed member 14 is moved to an arbitrary position facing the drum 11 and the nozzle 15 records on the recording paper 16, the recording point is the first recording point.
As shown in Figure A, P1, P2, P3, ......P9
(It is assumed that such recording points are arranged so as not to form a matrix-like arrangement of m rows and n columns with equal row and column spacing.)

かかる記録点P1,P2,………P9のドラム
(又は、ドラムに巻装した記録紙)上の位置を円
筒座標により表わすために、まず本明細書におい
て使用する円筒座標について説明する。
In order to represent the positions of the recording points P1, P2, .

ドラムの回転軸12をX軸に定め、X軸上の任
意の1点を基準点(原点)に定める。符号は固定
部材14の記録時における移動方向(第1図Aの
矢印方向)を正にとる。
The rotation axis 12 of the drum is set as the X-axis, and any one point on the X-axis is set as the reference point (origin). The positive sign indicates the moving direction of the fixed member 14 during recording (the direction of the arrow in FIG. 1A).

次に、X軸の回転方向の成分を任意に設定され
る基準線OBからの角度θで表わす。符号はドラ
ムの回転方向S(第1図A)の逆方向を正にと
る。
Next, the component in the rotational direction of the X-axis is expressed as an angle θ from an arbitrarily set reference line OB. The sign indicates the direction opposite to the drum rotation direction S (FIG. 1A) as positive.

このように定義すれば総数NTの記録要素によ
り記録される記録点の位置は(X1、θ)、
(X2、θ)………(XNT、θNT)と表わされ
る。
With this definition, the position of the recording point recorded by the total number of recording elements N T is (X 1 , θ 1 ),
(X 2 , θ 2 )......(X NT , θ NT ).

又、記録点P1,P2,P3,………P9は
各々対応する記録要素によつて記録されるから各
記録要素の相対的位置関係は各記録要素によつて
記録される記録点の位置(XN、θN)によつて表
示することができる。
Also, since the recording points P1, P2, P3,...P9 are recorded by the corresponding recording elements, the relative positional relationship of each recording element is determined by the position of the recording point recorded by each recording element ( X N , θ N ).

かかる記録点の任意の1つを円筒座標(X1
θ)で表現すると、残りのN番目の記録点の円
筒座標が以下の如き関係式で示される円筒座標X
N、θN)を占める如く各ノズル15を配置する。
そして、ドラムが1回転する間に固定部材14が
矢印Z方向へ移動する距離、すなわち送りピツチ
をNT画素間隔(後述)とすることにより、記録
紙16が各ノズル15によつて完全にインターレ
ースされるものである。
Any one of such recording points can be defined in cylindrical coordinates (X 1 ,
θ 1 ), the cylindrical coordinate of the remaining Nth recording point is the cylindrical coordinate X expressed by the following relational expression:
Each nozzle 15 is arranged so that it occupies a space (N , θN ).
By setting the distance that the fixed member 14 moves in the direction of arrow Z during one rotation of the drum, that is, the feed pitch, to N T pixel intervals (described later), the recording paper 16 is completely interlaced by each nozzle 15. It is something that will be done.

N=X1+(TN+1−N+KNT)ΔL θN=θ+360゜TN/NT (但し、2≦N≦NT、θ≦θN<θ+360゜) ここでNTは固定部材14上の記録要素15の
数である。
X N = _ _ _ _ _ _ _ _ _ _ Here, N T is the number of recording elements 15 on the fixed member 14.

Nはθ≦θN<θ+360゜を満足する範囲
内で分数であつてもかまわない任意の数をとりう
る。KNはそれぞれのXNに於いて、任意に定めら
れる整数である。
T N can be any number that satisfies θ 1 ≦ θ N < θ 1 +360°, even if it is a fraction. K N is an arbitrarily determined integer for each X N .

ΔLは一画素間隔(第1図C)を表わす。 ΔL represents one pixel interval (FIG. 1C).

一画素間隔とは記録点の集合により、X軸に平
行な直線を描いた場合の相隣る2つの記録点の中
心間隔のことである。
One pixel interval is the center interval between two adjacent recording points when a straight line parallel to the X-axis is drawn by a collection of recording points.

第1図Cはかくの如く配列された記録要素15
−1,15−2,………によつて記録紙16上に
描かれた走査線17−1,17−2,………を表
わす。
Figure 1C shows the recording elements 15 arranged in this way.
-1, 15-2, . . . represent scanning lines 17-1, 17-2, . . . drawn on the recording paper 16.

記録要素15−1によつて走査線17−1が記
録要素15−2によつて走査線17−2が記録要
素15−Nによつて走査線17−Nが描かれる。
A scanning line 17-1 is drawn by the recording element 15-1, a scanning line 17-2 is drawn by the recording element 15-2, and a scanning line 17-N is drawn by the recording element 15-N.

又、走査線17−1に隣接して走査線17−2
が走査線17−2に隣接して走査線17−3が走
査線17−(N−1)に隣接して走査線17−N
が更に走査線17−NTに隣接して走査線17−
1が描かれる。隣接走査線間のX軸方向の間隔が
一画素間隔ΔLである。
Further, a scanning line 17-2 is adjacent to the scanning line 17-1.
is adjacent to scanning line 17-2, scanning line 17-3 is adjacent to scanning line 17-(N-1), and scanning line 17-N is adjacent to scanning line 17-(N-1).
is further adjacent to scanning line 17-N T .
1 is drawn. The interval between adjacent scanning lines in the X-axis direction is one pixel interval ΔL.

以上の如くして決定される円筒座標(XN、θ
N)上にN番目の記録点が位置する如く、記録要
素(ノズル)を固定部材14に固定し、固定部材
14の送りピツチをNT画素間隔(したがつてN
T・ΔL)とするならば、第1図Cに示す如く記
録紙16上を2重打(2重走査)や非走査の部分
が発生することなく完全走査、すなわち完全なイ
ンターレース記録を可能とするものである。
The cylindrical coordinates (X N , θ
The recording element (nozzle) is fixed to the fixed member 14 so that the Nth recording point is located on
T・ΔL), as shown in FIG. It is something to do.

ところで実用的見地から、記録点のうちの任意
の1つを基準点に選ぶのが便宜である。
However, from a practical standpoint, it is convenient to select any one of the recording points as the reference point.

そこで、記録点のうちの任意の1つの座標を
(X1、θ)=(0、0)とすれば、 前記インターレースの方程式は XN=(TN+1−N+KNT)ΔL θN=360゜TN/NT として表わされる。
Therefore, if the coordinates of any one of the recording points is (X 1 , θ 1 ) = (0, 0 ), the interlacing equation is : N = 360°T N /N T .

ここで2≦N≦NT 0≦θN<360゜ NTはノズルの総本数 TNは任意の数 KNは任意の整数 本発明に従うことにより記録要素の配列の自由
度がどれだけ増大するかを具体的に示す為に、ノ
ズル総本数(NT)が9本の場合についてその
様々の配置について説明する。
Here, 2≦N≦N T 0≦θ N <360゜ N T is the total number of nozzles T N is an arbitrary number K N is an arbitrary integer How much freedom in arrangement of recording elements is increased by following the present invention In order to specifically show how this is done, various arrangements will be explained for the case where the total number of nozzles ( NT ) is nine.

ノズルの配列に於いて、第1列のノズルの本数
がn1本、第2列のノズル本数がn2本、………、
第i列のノズル本数がni本であるときのノズル配
列をn1,n2,………,ni)で表現するとする
と、先に述べた如く前記プリンタにおける組合せ
では、1列に9本ノズルを配列する単一アレイの
他は、第2図に示す如くG画素間隔に形成した3
行3列すなわち(3、3、3)の組合せしか取り
得ないものである。なお、第2図、第3図におい
て17は固定部材、n1〜n9はノズルである。
In the nozzle arrangement, the number of nozzles in the first row is n1, the number of nozzles in the second row is n2, etc.
If the nozzle array when the number of nozzles in the i-th column is ni is expressed as n1, n2, ......, ni), then as mentioned earlier, in the combination in the printer, nine nozzles are arranged in one column. In addition to the single array, there are three arrays formed at G pixel intervals as shown in Figure 2.
Only the combination of three rows and columns, that is, (3, 3, 3) is possible. In addition, in FIGS. 2 and 3, 17 is a fixing member, and n1 to n9 are nozzles.

ところが本発明によるならば不等間隔の3行3
列の(3、3、3)の配列を取り得るばかりでな
く(4、3、2)、(4、2、3)、(4、1、
4)、(1、2、3、3)、(2、2、1、2、2)
………等の様々の組合せを取ることが可能であ
る。
However, according to the present invention, three rows 3 are arranged at uneven intervals.
Not only can the array of columns be (3, 3, 3), but also (4, 3, 2), (4, 2, 3), (4, 1,
4), (1, 2, 3, 3), (2, 2, 1, 2, 2)
It is possible to take various combinations such as...

更に、上記(4、3、2)の組合せにおいても
第3図A,B,Cに示す如く種々の配列が可能で
ある。即ち、第3図A,Bにおいては記録要素を
m×nのマトリツクス状に配列しないばかりでな
く、列間の間隔をも変化させているものである。
又、第3図に示した実施例においては第1列のノ
ズルを4本、第2列のノズルを3本としてノズル
の進行方向に対して第1列に属するノズルの数を
第2列に属するノズルの数よりも多くしている。
又同様に第2列に属するノズルの数を第3列に属
するノズルの数よりも多くしている。
Furthermore, in the above combinations (4, 3, 2), various arrangements are possible as shown in FIG. 3A, B, and C. That is, in FIGS. 3A and 3B, not only the recording elements are not arranged in an m.times.n matrix, but also the spacing between columns is varied.
In addition, in the embodiment shown in FIG. 3, the number of nozzles belonging to the first row is changed to the second row with respect to the traveling direction of the nozzles, assuming that the number of nozzles in the first row is four and the number of nozzles in the second row is three. The number is greater than the number of nozzles to which it belongs.
Similarly, the number of nozzles belonging to the second row is greater than the number of nozzles belonging to the third row.

この様にある列のノズル数よりも、ノズルの進
行方向に対して前記ある列に後続する列のノズル
数を少なくするのは、ノズルに印加する画素信号
を記憶するメモリの容量を減少させる為のもので
ある。
The reason why the number of nozzles in the column that follows a certain column in the nozzle traveling direction is made smaller than the number of nozzles in a certain column is to reduce the capacity of the memory that stores the pixel signals applied to the nozzles. belongs to.

なお第3図の実施例においては(1列目のノズ
ル数)>(2列目のノズル数)>(3列目のノズル
数)、と全ての列において上の条件を満足してい
るが、必ずしも全ての列でかかる条件を満足する
必要はなく、特定の2列において上記条件を満足
すればよいものである。
In the example shown in FIG. 3, the above condition is satisfied in all rows: (number of nozzles in the first row) > (number of nozzles in the second row) > (number of nozzles in the third row). , it is not necessary that all columns satisfy this condition; it is only necessary that two specific columns satisfy the above condition.

例えば第3図Dの点線a1で囲撓した如く、a
1.1〜a3.3の9本のノズルを(3、3、3)で配
列したノズルの内ノズルa3.3の位置を移動して
点線a2で囲撓した如くノズルa0.1の位置にも
つてきたとき、どのくらいのメモリ容量の節約に
なるかを試算する。ノズルの総本数が9本である
から、ドラムの一周の長さを9セクターに区分す
れば、セクター前進するごとにヘツドの進行方向
に対して一画素間隔だけ前進する。一般的にもノ
ズルの総本数がNT本の場合には、ドラムの1周
の長さ又は角度をNTセクターに区分すれば、1
セクター前進するごとに、ヘツドの進行方向に対
して一画素間隔だけ前進する。
For example, as shown by the dotted line a1 in Figure 3D, a
Nine nozzles from 1.1 to a3.3 are arranged in ( 3 , 3, 3 ), and the position of nozzle a3.3 is moved to form nozzle a0.1 as shown by the dotted line a2 . Calculate how much memory capacity will be saved when the location is reached. Since the total number of nozzles is nine, if the length of one circumference of the drum is divided into nine sectors, the head advances by one pixel interval in the traveling direction of the head each time the head advances by sector. Generally speaking, if the total number of nozzles is NT , if the length or angle of one circumference of the drum is divided into NT sectors, 1
Each time the sector moves forward, the head moves forward by one pixel interval in the direction of movement of the head.

1セクターの移動の間にノズルよりF個のイン
ク小滴が発射される。ノズルa0.1はノズルa3.3
よりヘツドの進行方向に対してG0画素間隔だけ
前進している。したがつて、ノズルa3.3をノズ
ルa0.1の位置の移しかえることによつてF・G0
ビツトのメモリが節約できる。
F ink droplets are ejected from the nozzle during one sector of travel. Nozzle a0.1 is nozzle a3.3
The head is moving forward by the G0 pixel interval in the direction of movement of the head. Therefore, by changing the position of nozzle a3.3 to nozzle a0.1 , F・G0
Bit memory can be saved.

行方向に単一アレイ状にノズルを配列してイン
ターレースする如く成すと固定部材の移動距離が
大きくなるばかりでなく、ノズルに印加する画素
信号を記憶するメモリの容量が大きくなつてしま
うものであるので、本発明の如く記録要素の配置
を極めて自由に選べると、設計の自由度を大幅に
向上させることが出来るものである。
If the nozzles are arranged in a single array in the row direction so as to be interlaced, not only does the moving distance of the fixed member become large, but also the capacity of the memory that stores the pixel signals applied to the nozzles becomes large. Therefore, if the arrangement of the recording elements can be chosen very freely as in the present invention, the degree of freedom in design can be greatly improved.

ここで第3図Aの組合せの場合について本発明
に従つて配列設計を試る。
Here, we will try array design in accordance with the present invention for the combination shown in FIG. 3A.

ノズルのn1の座標(X1、θ)=(0、0)
とするとノズルn2以下の座標(XN、θN)につ
いてはNT(ノズル総本数)=9だから、インター
レースの方程式より XN=(TN+1−N+9KN)ΔL、 θN=40゜TN を満足する値をとらなければならない。
Nozzle n1 coordinates (X 1 , θ 1 ) = (0, 0)
Then, for the coordinates (X N , θ N ) of nozzle n2 or less, N T (total number of nozzles) = 9, so from the interlacing equation, X N = (T N +1−N+9K N )ΔL, θ N = 40°T Must take a value that satisfies N.

ここで、第1列目に配置された4個のノズルを
それぞれノズルn1、ノズルn2、ノズルn3、
ノズルn4とし、対応する座標をそれぞれ
(X1、θ)、(X2、θ)、(X3、θ)、(X4、θ
)とすれば、第1列目という条件よりX1=X2
=X3=X4=0を満たさなければならない。
Here, the four nozzles arranged in the first row are respectively nozzle n1, nozzle n2, nozzle n3,
The nozzle is n4, and the corresponding coordinates are (X 1 , θ 1 ), (X 2 , θ 2 ), (X 3 , θ 3 ), (X 4 , θ
4 ), then from the condition that it is the first column, X 1 = X 2
=X 3 =X 4 =0 must be satisfied.

この値を前記インターレースの方程式に代入す
ることにより以下の数値条件が決定される。
By substituting this value into the interlacing equation, the following numerical conditions are determined.

ノズルn2による記録点の位置座標はX1
0、N=2よりK2=0、T2=1となり、したが
つてθ=40゜となるから(0、40゜)である。
ノズルn3による記録点の位置座標はX3=0、
N=3よりK3=0、T3=2となり、したがつて
θ=80゜であるから(0、80゜)である。
The position coordinates of the recording point by nozzle n2 are X 1 =
0 and N=2, K 2 =0 and T 2 =1, and therefore θ 2 =40° (0, 40°).
The position coordinates of the recording point by nozzle n3 are X 3 = 0,
Since N=3, K 3 =0 and T 3 =2, and therefore θ 3 =80° (0, 80°).

同様にノズルn4による記録点の位置座標は
X4=0、N=4より、K4=0、T4=3となり、
したがつてθ=120゜であるから(0、120゜)
となる。
Similarly, the position coordinates of the recording point by nozzle n4 are
Since X 4 =0 and N=4, K 4 =0 and T 4 =3,
Therefore, since θ 4 = 120° (0, 120°)
becomes.

したがつてノズルn1からノズルn4に於ける
隣接ノズル間の角度間隔は40゜である。
Therefore, the angular spacing between adjacent nozzles from nozzle n1 to nozzle n4 is 40°.

次に、ノズルn5、ノズルn6、ノズルn7を
同列(第2列)にならべ、かつ第1列(ノズルn
1〜ノズルn4)からG1画素間隔離れたところ
に配置し、さらにノズルn5がノズルn2と同行
に、ノズルn6がノズルn3と同行に、ノズルn
7がノズルn4と同行にくるようにすれば、 ノズルn5に於いては、N=5、T5=T2=1
であるから、X5=(−3+9K5)ΔL、θ=40゜
となる。
Next, arrange nozzle n5, nozzle n6, and nozzle n7 in the same row (second row), and arrange them in the first row (nozzle n
1 to nozzle n4), and furthermore, nozzle n5 is placed along with nozzle n2, nozzle n6 is placed along with nozzle n3, and nozzle n5 is placed along with nozzle n3.
7 comes along with nozzle n4, in nozzle n5, N = 5, T 5 = T 2 = 1
Therefore, X 5 =(-3+9K 5 )ΔL and θ 5 =40°.

同様にノズルn6に於いてはN=6、T6=T3
=2であるからX6=(−3+9K6)ΔL、θ=80
゜、ノズルn7に於いてはN=7、T7=T4=3
であるから、X7=(−3+9K7)ΔL、θ=120
゜となる。
Similarly, for nozzle n6, N = 6, T 6 = T 3
= 2, so X 6 = (-3 + 9K 6 ) ΔL, θ 6 = 80
゜, for nozzle n7, N = 7, T 7 = T 4 = 3
Therefore, X 7 = (-3+9K 7 )ΔL, θ 7 = 120
It becomes ゜.

ここで同列の条件よりX5=X6=X7であるか
ら、K5=K6=K7=Kとおけば、 第1列と第2列との列間距離(G1画素間隔)
は|−3+9K|ΔLである。
Here, from the same column condition , X 5 = X 6 =
is |−3+9K|ΔL.

次にノズルn8、ノズルn9を同列(第3列)
にならべ、かつ第2列からG2画素間隔離れたと
ころに配置し、さらにノズルn8がノズルn6と
同行に、ノズルn9がノズルn7と同行にくるよ
うにすればノズルn8に於いてはN=8、T8
T6=2であるから、 X8=(−5+9X8)ΔL、θ=80゜、 ノズルn9に於いてはN=9、T9=T7=3で
あるから、 X9=(−5+9K9)ΔL、θ=120゜となる。
Next, put nozzle n8 and nozzle n9 in the same row (third row)
If the nozzle n8 is placed along with the nozzle n7, and the nozzle n8 is placed with the nozzle n6, and the nozzle n9 is placed with the nozzle n7, then N=8 for the nozzle n8. , T 8 =
Since T 6 = 2, X 8 = ( -5 + 9 5+9K 9 )ΔL, θ 9 =120°.

同列の条件より、X8=X9であるから、K8=K9
=K′とおけば、第1列と第3列との列間距離は
(G1+G2)画素間隔である。
From the equality condition, X 8 = X 9 , so K 8 = K 9
=K', the inter-column distance between the first column and the third column is (G 1 +G 2 ) pixel interval.

したがつて(G1+G2)画素間隔=|−5+
9K′|ΔLである。
Therefore, (G 1 + G 2 ) pixel spacing = |-5+
9K′|ΔL.

列間隔をノズルの形状その他の理由により5mm
ないし10mmに保ちたい場合にはその寸法に最も近
い値を示すようにKNを設定すればインターレー
スを満足する。
The row spacing is set to 5mm due to nozzle shape and other reasons.
If you want to keep it at 10 mm or 10 mm, interlacing can be achieved by setting K N to the value closest to that dimension.

第3図A,Bでは第1列と第2列との列間距離
(G1画素間隔)と第2列と第3列との列間距離
(G2画素間隔)は等しくはならないが、このこと
が、この組合せの実施にあたつて支障をきたすこ
とはない。しかし(4、3、2)の組合せにおい
て列間距離を等しくそろえることを要望するな
ら、本発明の方法に従つて配列設計することは可
能である。列間距離を等しくそろえた配列例を第
3図Cに示す。
In Figures 3A and 3B, the inter-column distance between the first and second columns (G1 pixel interval) and the inter-column distance between the second and third columns (G2 pixel interval) are not equal. However, there will be no problem in implementing this combination. However, if it is desired to make the distances between the columns equal in the combination (4, 3, 2), it is possible to design the array according to the method of the present invention. An example of an arrangement in which the distances between columns are made equal is shown in FIG. 3C.

前記したように、第3図Aにおける第1列(ノ
ズルn1〜ノズルn4)と第2列(ノズルn5〜
ノズルn7)との列間距離は|−3+9K|ΔL
である。そこで、第2列と第3列(ノズルn8〜
ノズルn9)との列間距離も|−3+9K|ΔL
であるようにするにはX8=X9=+(−6+18K)
ΔLが成立すればよい。
As mentioned above, the first row (nozzles n1 to nozzles n4) and the second row (nozzles n5 to nozzles n5) in FIG.
The distance between the rows with nozzle n7) is |-3+9K|ΔL
It is. Therefore, the second and third rows (nozzles n8 to
The distance between the rows with nozzle n9) is also |-3+9K|ΔL
To make it so, X 8 = X 9 = + (-6 + 18K)
It is sufficient if ΔL holds true.

一方、インターレース方程式よりノズルn8、
すなわちN=8のとき、 X8=(T8−7+9K8)ΔL ノズルn9、すなわちN=9のとき、 X9=(T9−8+9K9)ΔL である。
On the other hand, from the interlace equation, nozzle n8,
That is, when N=8, X 8 =(T 8 −7+9K 8 )ΔL. When nozzle n9, that is, N=9, X 9 =(T 9 −8+9K 9 )ΔL.

それゆえ、T8−7+9K8=−6+18Kが成立す
る条件はT8=1、K8=2Kである。
Therefore, the conditions for T 8 -7+9K 8 =-6+18K to hold are T 8 =1 and K 8 =2K.

同様にT9=2、K9=2Kである。 Similarly, T 9 =2 and K 9 =2K.

したがつて列間距離をそろえると、第3図Cの
如くなる。次に複数アレイに関する実施例につい
て述べる。A−4版用紙に画素20ドツト/mmで複
写するデジタルコピアを32本のノズルを用いて製
作した。ドラムの直径は約67mm。
Therefore, if the distances between the rows are made the same, the result will be as shown in FIG. 3C. Next, an example regarding multiple arrays will be described. A digital copier that copies on A-4 size paper at a pixel rate of 20 dots/mm was manufactured using 32 nozzles. The diameter of the drum is approximately 67mm.

製作する上で、ノズルヘツドの大きさ(形状)
その他の事情により、ノズルの中心間隔を約5mm
近くはなさなければならないという制約が課せら
れた。
When manufacturing, the size (shape) of the nozzle head is
Due to other circumstances, the center spacing of the nozzles was adjusted to approximately 5 mm.
There was a restriction that it had to be done nearby.

さらに、角度間隔の許容範囲として、25゜以内
におさめなければならないため、ノズルは最大3
行までしか配列できない等の設計事情があつた。
従来の配列法によつて、これらの制約条件を満た
すように配列設計すれば、第4図Aに示す如く2
行16列の組合せしかない。1行32列も可能である
が、実用的であるとはいえない。
In addition, the angular spacing must be within 25 degrees, so the nozzle must be at a maximum of 3
There were design circumstances such as the ability to arrange only up to one row.
If the array is designed to satisfy these constraints using the conventional array method, 2
There are only 16 row and column combinations. Although 1 row and 32 columns is possible, it is not practical.

そこで、本発明に適う設計使用を満たすように
ノズルが配列された配列例の模式図を第4図Bに
示す。ノズルの列間隔(実際はノズルそのものの
間隔ではなくノズルによつて記録された記録点の
間隔であるがここでは便宜上ノズル間隔と言
う。)は99画素間隔に相当する距離で約4.95mm
(1/20×99)に、行の角度間隔は11.25゜(360
゜/32)にドラムが1セクター(360゜/32)回
転する間に1つのノズルから128画素を記録でき
るように設定する。
FIG. 4B shows a schematic diagram of an example of an arrangement in which nozzles are arranged so as to satisfy the design and use according to the present invention. The nozzle row interval (actually, it is not the interval between the nozzles themselves, but the interval between recording points recorded by the nozzles, but for convenience, it is referred to as the nozzle interval here) is a distance equivalent to 99 pixel intervals, which is approximately 4.95 mm.
(1/20×99), and the angular spacing of the rows is 11.25° (360
The setting is such that 128 pixels can be recorded from one nozzle while the drum rotates one sector (360°/32).

これらの設定条件は本発明におけるインターレ
ース方程式において X1=0 θ=0 T3o-2=0 T3o-1=1 T3o=2(T33は不要) θ3o-2=0 θ3o-1=360゜/32 θ3o=(360゜/32)×2 K3o-2=K3o-1=K3o=3(n−1) (K33は不要) 但し、n=2、3、………11 の値を代入することにより求められるものである
から完全なインターレース記録を可能とするもの
である。
These setting conditions are as follows in the interlacing equation of the present invention : 1 = 360°/32 θ 3o = (360°/32) x 2 K 3o-2 = K 3o-1 = K 3o = 3 (n-1) (K 33 is not required) However, n = 2, 3, Since it is obtained by substituting the value of 11, it enables complete interlaced recording.

従来法の2×16の配列ではノズル群の横寸法約
74.5mmに対し、本実施例による配列では横寸法約
49.9mmとなり、約24.6mm縮小できた。幾何形状的
に縮小が可能となつたばかりでなく、これによつ
て約1メガビツトのメモリ容量が節約可能となつ
た。従来法によれば、メモリ容量のビツト数が約
50%増す。さらに横寸法が縮小した分だけ印字ス
ピードも向上した。従来法では実施例の約10%遅
くなる。実施例に於ける場合のインターレースを
第5図に掲げる。第5図は記録紙がノズルにより
順次走査されて、最終的に2重走査や非走査部分
が発生することなく、完全にトレースされるに至
る状態を示す為にドラムに巻装した記録紙を広げ
た状態を示して説明する為の説明図である。
In the conventional 2 x 16 array, the horizontal dimension of the nozzle group is approx.
74.5mm, the horizontal dimension of the arrangement according to this example is approximately
It became 49.9mm, which was about 24.6mm smaller. Not only is the geometrical reduction possible, but it also saves approximately 1 megabit of memory space. According to the conventional method, the number of bits of memory capacity is approximately
Increase by 50%. Furthermore, the printing speed has improved as the horizontal dimension has been reduced. The conventional method is approximately 10% slower than the embodiment. FIG. 5 shows the interlacing in the example. Figure 5 shows the recording paper wound around a drum to show how the recording paper is sequentially scanned by the nozzle and is finally traced completely without double scanning or non-scanning parts. It is an explanatory view for showing and explaining an expanded state.

なお第5図の説明においてノズル群とは、ある
列の属するノズルを総称するものであり、従つて
第1〜10ノズル群は夫々3本のノズル群を含み、
第11ノズル群は2本のノズル群を含むものであ
る。
Note that in the explanation of FIG. 5, the nozzle group is a general term for the nozzles to which a certain row belongs, and therefore the 1st to 10th nozzle groups each include three nozzle groups,
The eleventh nozzle group includes two nozzle groups.

又ノズル群記録領域とは、あるノズル群によつ
て走査される領域を言うものであるが、行間距離
は1セクターであるので同一ノズル群に属するノ
ズルは互に1画素間隔隔てた走査線を形成するか
ら第1ノズル群記録領域〜第10ノズル記録領域は
夫々1画素間隔隔てて形成された3本の走査線を
含み、第11ノズル群記録領域は1画素間隔隔てて
形成された2本の走査線を含むものである。
Also, the nozzle group recording area refers to the area scanned by a certain nozzle group, but since the distance between lines is one sector, nozzles belonging to the same nozzle group print scanning lines spaced one pixel apart from each other. Therefore, the first to tenth nozzle recording areas each include three scanning lines formed at one pixel interval, and the eleventh nozzle group recording area includes two scanning lines formed at one pixel interval. It contains scanning lines of .

第5図において右端に矢印が11個設けられてい
るがこの矢印は説明の便宜上設けたものであり、
記録領域内の数値はあるノズル群が第n回目の走
査(実施例ではドラムのn回転目)で形成する領
域を示すものである。
In Figure 5, 11 arrows are provided at the right end, but these arrows are provided for convenience of explanation.
The numerical value in the recording area indicates the area formed by a certain nozzle group in the n-th scan (in the embodiment, the n-th rotation of the drum).

例えば第5図CにおいてT1で示す領域は右欄
の矢印1列目に該当する個所に番号1が付されて
いるので、ドラムの第1回転目において、第1ノ
ズル群により形成されるノズル群記録領域を示
し、同様にT2で示す領域は4の番号が右欄の2
列目に該当する個所に記入されているので2ノズ
ル群がドラムの4回転目で形成するノズル群記録
領域を示すものである。
For example, in the area indicated by T 1 in FIG. The number 4 indicates the group recording area, and the area indicated by T 2 is 2 in the right column.
Since it is written in the location corresponding to the column, it indicates the nozzle group recording area formed by the second nozzle group in the fourth rotation of the drum.

第5図はドラムが31回転した時点における記録
紙16上に形成された記録領域(斜線で示す)を
示すものであり、1C〜11Cで示すノズル群記
録領域は、夫々ドラムの31回転目にノズル群1〜
11で形成された記録領域を示すものである。
FIG. 5 shows the recording areas (indicated by diagonal lines) formed on the recording paper 16 at the time when the drum has rotated 31 times, and the nozzle group recording areas indicated by 1C to 11C are respectively at the 31st rotation of the drum. Nozzle group 1~
11 shows the recording area formed in step 11.

ここで第5図Cの記録領域10Cと11Cの間
の領域に注目してみるならば、未記録領域S1,
S2,S3が残つているものであるが、これらの
未記録領域は記録領域11Cから32画素、32×2
画素、32×3画素隔てているものである。
If we pay attention to the area between the recorded areas 10C and 11C in FIG. 5C, we can see that the unrecorded area S1,
S2 and S3 remain, but these unrecorded areas are 32 pixels, 32 x 2 from the recording area 11C.
The pixels are separated by 32 x 3 pixels.

従つてドラムが更に1回転し32回転目に入ると
すると第11列ノズル群は32画素相当分送られて領
域S1を走査し、33回転目に入ると同様にして領
域S2を走査し、34回転目に入ると領域S3を走
査する。
Therefore, if the drum rotates one more time and enters the 32nd rotation, the nozzle group in the 11th row is moved by 32 pixels to scan the area S1, and when the drum enters the 33rd rotation, it scans the area S2 in the same way, 34 When entering the rotation, area S3 is scanned.

この様にして第5図Cにおける記録領域10C
と11Cの間が完全に走査されるものである。
In this way, the recording area 10C in FIG.
The area between and 11C is completely scanned.

この第4図Bに示したノズル配置においても、
第11列目のノズル数は2であり第1〜10列の任意
の列のノズル数よりも少ないのでメモリ容量が少
なくてすむものであるが、このことは第5図にお
いても示されているものである。
Even in the nozzle arrangement shown in FIG. 4B,
The number of nozzles in the 11th column is 2, which is less than the number of nozzles in any of the 1st to 10th columns, so the memory capacity is smaller, and this is also shown in Figure 5. be.

即ち、第5図の区域1a〜30aにおいて夫々
の区域における最後の2走査線相当領域は、今後
第11ノズル群によつて記録されなければならない
ので、30×2走査線相当分の画素信号をメモリ内
に格納すればよいものである。これに対しもし、
第1列目のノズル数を2とし、第11列目のノズル
数を3としてしまうと30×3走査線相当分の画素
信号をメモリ内に格納せねばならず、30×1走査
線相当分のメモリ容量を増加しなければならない
ものである。
That is, since the area corresponding to the last two scanning lines in each area in areas 1a to 30a in FIG. It can be stored in memory. On the other hand, if
If the number of nozzles in the first column is 2 and the number of nozzles in the 11th column is 3, pixel signals equivalent to 30 x 3 scanning lines must be stored in the memory, and pixel signals equivalent to 30 x 1 scanning line must be stored in the memory. The memory capacity of the device must be increased.

以上の如くしてインターレースを行なう記録装
置を図面に従い更に詳しく説明する。なお以下の
実施例においては第4図Bに示すノズル配列を使
用しているものである。
The recording apparatus that performs interlacing as described above will be explained in more detail with reference to the drawings. In the following embodiments, the nozzle arrangement shown in FIG. 4B is used.

第6図は本実施例による画像情報処理装置の制
御回路を示すブロツク線図であり、21で示すの
は画像信号発生装置であり、文字等の情報を担持
した原画を順次等時間間隔で走査して画素信号等
の画像信号を送り出すものである。
FIG. 6 is a block diagram showing the control circuit of the image information processing device according to this embodiment, and 21 is an image signal generating device, which sequentially scans an original image carrying information such as characters at equal time intervals. It sends out image signals such as pixel signals.

この実施例においては画素信号は0、1、のデ
ジタル2値信号として表わされているものであ
る。
In this embodiment, the pixel signal is expressed as a digital binary signal of 0 and 1.

この様にして画素信号発生装置21で形成した
画素信号は信号線20により入力情報処理装置2
2に印加するが、この入力情報処理装置22は画
素信号を主メモリに格納するに適した配列となす
為のものであり、この様にして配列した画素情報
は主メモリ制御器25の制御のもとに主メモリの
所定アドレスに書込まれる訳であるが、かかるア
ドレスは入力アドレス発生器24で発生するもの
である。
The pixel signal generated by the pixel signal generator 21 in this way is input to the information processing device 2 through the signal line 20.
2, this input information processing device 22 is for arranging pixel signals suitable for storing in the main memory, and the pixel information arranged in this way is controlled by the main memory controller 25. The address is originally written to a predetermined address in main memory, which address is generated by the input address generator 24.

この様にして主メモリ25に書込まれた画素信
号は32本のインクジエツトノズルを構成要素とし
て成る記録器26に印加する為にノズル配列に応
じた順序で読出される訳であるが、読出すべき画
素信号のアドレスは出力アドレス発生器27によ
り指示し、読出した画素信号は出力データ処理装
置28によりインクジエツトノズルに印加するに
適した画素信号配列となした後、インクジエツト
ノズル駆動回路29に印加してインクジエツトノ
ズルを含む記録器26を駆動するものである。
The pixel signals written in the main memory 25 in this way are read out in an order according to the nozzle arrangement in order to be applied to the recording device 26 which consists of 32 ink jet nozzles. The address of the pixel signal to be output is specified by the output address generator 27, and the read pixel signal is converted into a pixel signal arrangement suitable for application to the inkjet nozzle by the output data processing device 28, and then sent to the inkjet nozzle drive circuit 29. is applied to drive the recording device 26 including the inkjet nozzles.

なお、30で示すのはクロツク発生器であり、
ここで発生したクロツク信号は記録装置の各部に
印加するものである。
Note that 30 is a clock generator,
The clock signal generated here is applied to each part of the recording apparatus.

又31で示すのは外部制御回路であり、必要と
あらば前記入力アドレス発生器24もしくは出力
アドレス発生器27の代りに使用されるものであ
る。例えば他の画像情報処理装置(コンピユー
タ、フアクシミリ装置及びフアイル記録装置等で
構成される)に接続する為に使用される。この場
合第9図のタイミングチヤートは変更され、主メ
モリは3時間分割されて使用される場合もある。
Reference numeral 31 designates an external control circuit, which is used in place of the input address generator 24 or the output address generator 27, if necessary. For example, it is used to connect to another image information processing device (consisting of a computer, facsimile device, file recording device, etc.). In this case, the timing chart in FIG. 9 may be changed, and the main memory may be used in three-hour periods.

第7図は第6図で示した各ブロツクを更に詳細
に説明するものであり、第7図Aは画像信号発生
装置21を更に具体的に示すものである。
FIG. 7 explains each block shown in FIG. 6 in more detail, and FIG. 7A shows the image signal generating device 21 in more detail.

第7図Aにおいて40で示すのは読取るべき情
報41を担持した原稿であり、この原稿40は一
対のローラ42−1,42−2により挾持される
ものである。前記ローラ42−2にはモータ43
の回転軸44が固定されているものであるので、
端子T5に印加される第9図aに示す如きクロツ
ク信号を回転駆動回路45に印加して駆動信号を
形成し、この駆動信号によりモータ43を一定速
度で駆動することにより、原稿40を矢印F方向
に一定速度で移送するものである。
In FIG. 7A, 40 indicates a document carrying information 41 to be read, and this document 40 is held between a pair of rollers 42-1 and 42-2. A motor 43 is attached to the roller 42-2.
Since the rotating shaft 44 of is fixed,
A clock signal as shown in FIG. 9a applied to the terminal T5 is applied to the rotary drive circuit 45 to form a drive signal, and this drive signal drives the motor 43 at a constant speed, thereby moving the document 40 in the direction indicated by the arrow F. It is a device that transports objects at a constant speed in one direction.

46で示すのは原稿40からの受光量を電気信
号に変換する光電変換セルの多数(本実施例にお
いては5040個)を直線状に配列して成る読取器で
ある。
Reference numeral 46 denotes a reader comprising a large number of photoelectric conversion cells (5040 in this embodiment) arranged in a straight line for converting the amount of light received from the original 40 into electrical signals.

かかる読取器46は読出速度を向上させる為に
セルを所定個数の群(以下これをセクタと呼ぶ)
に分け、セクタ内の情報は直列に順次、かつ又各
セクタは同時に読出すものである。
The reader 46 divides cells into groups of a predetermined number (hereinafter referred to as sectors) in order to improve the reading speed.
The information in the sectors is read out serially and sequentially, and each sector is read out simultaneously.

具体的には5040のセルを32のセクタに分けるも
のであるので、1セクタは128のセルより成るも
のであり、光電変換セル46は46−1〜46−
32に分けられているものである。
Specifically, 5040 cells are divided into 32 sectors, so one sector consists of 128 cells, and the photoelectric conversion cells 46 are divided into 46-1 to 46-
It is divided into 32 parts.

47で示すのは走査制御回路であり、端子T1
より印加された第9図Cに示す如きセンサクロツ
ク信号を前記32のセクタに同時に印加し、かつ、
信号線Sl1上に読取器46による原稿の1つの走
査が完了する度に(128のセンサクロツクの印加
が終了する度に)第9図dに示す如き走査終了信
号(ラツチ指令信号)を導出するものである。
Reference numeral 47 indicates a scanning control circuit, and the terminal T1
simultaneously applying a sensor clock signal as shown in FIG. 9C to the 32 sectors, and
A device that derives a scan end signal (latch command signal) as shown in FIG. 9d on the signal line Sl1 each time one scan of the document by the reader 46 is completed (every time the application of 128 sensor clocks is completed). It is.

従つて128個のセンサクロツクが走査制御回路
47により読取器46に印加されるならば、少な
くとも32本の信号線より成る信号線Sl2より1ラ
イン相当分の画素信号が送出され、かつ信号線Sl
1上に走査終了信号が導出されるものである。
Therefore, if 128 sensor clocks are applied to the reader 46 by the scan control circuit 47, pixel signals equivalent to one line are sent out from the signal line Sl2, which is made up of at least 32 signal lines, and the signal line Sl
1 on which a scan end signal is derived.

この実施例においては原稿1ラインの画素信号
を32分割して各セクタを128ビツト構成としてあ
るが、1ライン当りのセクタ数は処理速度の許す
範囲で任意に決定してよいものである。しかしな
がら、この実施例の様にセクタ数を記録器26を
構成するノズルの数と同じと成し、主メモリの語
巾を1セクタ相当ビツト数とすることにより、主
メモリ制御部分の構成が簡単になるものである。
In this embodiment, the pixel signal of one line of the original is divided into 32 parts, each sector having a 128-bit structure, but the number of sectors per line may be arbitrarily determined within the range permitted by the processing speed. However, by making the number of sectors the same as the number of nozzles constituting the recorder 26 and making the word width of the main memory the number of bits equivalent to one sector as in this embodiment, the configuration of the main memory control section is simplified. It is something that becomes.

第7図Bは第6図における入力情報処理装置2
2を更に詳しく示すものであり、32本の信号線l
1〜l32には、夫々第1〜32セクタに属する
128ビツトの画素信号が直列に送られてくるもの
である。
FIG. 7B is the input information processing device 2 in FIG.
2 in more detail, with 32 signal lines l
1 to l32 belong to sectors 1 to 32, respectively.
128-bit pixel signals are sent in series.

50で示すのは直列入力並列出力のシフトレジ
スタであり、夫々のシフトレジスタ50は128ビ
ツトより成り、端子T2からの128個のセンサク
ロツク信号の印加に同期した128ビツトの画素信
号の印加が完了することにより、該シフトレジス
タ50への画素信号の格納が完了するものであ
る。
Reference numeral 50 indicates a serial input/parallel output shift register, and each shift register 50 consists of 128 bits, and the application of the 128-bit pixel signal is completed in synchronization with the application of the 128 sensor clock signals from the terminal T2. This completes the storage of pixel signals into the shift register 50.

52で示すのは夫々128ビツトの記憶容量を有
するラツチ回路であり、端子T3に第9図dに示
す如きラツチ指令信号が印加されることにより、
夫々対応するシフトレジスタ50の内容を同時に
取り込んでラツチするものである。かかるラツチ
指令信号は前記シフトレジスタ50への128ビツ
トの画素信号の格納が完了した後導出されるもの
である。
Reference numerals 52 indicate latch circuits each having a storage capacity of 128 bits, and when a latch command signal as shown in FIG. 9d is applied to terminal T3,
The contents of the corresponding shift registers 50 are taken in and latched at the same time. This latch command signal is derived after the storage of the 128-bit pixel signal into the shift register 50 is completed.

かかるラツチ回路52−1〜52−32の内容
は夫々並列に選択回路53−1〜53−32に印
加されるものであるが、かかる選択回路53はそ
の1つがセクタ選択回路54によつて選択される
ことにより、対応するラツチ回路52の内容を信
号線56上に並列に送出するものである。
The contents of the latch circuits 52-1 to 52-32 are applied in parallel to the selection circuits 53-1 to 53-32, respectively, and one of the selection circuits 53 is selected by the sector selection circuit 54. This causes the contents of the corresponding latch circuits 52 to be sent out in parallel onto the signal line 56.

前記セクタ選択回路54は例えばデコーダより
成るものであり、信号線57より印加されたセク
タ信号(何番目のセクタ情報を読出すべきである
かを指示する信号)をデコードして、信号線58
−1〜58−32の内の1つに選択信号を導出す
る如く構成して成るものである。
The sector selection circuit 54 is composed of, for example, a decoder, and decodes the sector signal (signal indicating which sector information is to be read) applied from the signal line 57 and selects the sector signal from the signal line 58.
-1 to 58-32 to derive a selection signal.

第9図fからも明らかな如く、本実施例におい
ては、主メモリ23への書込みW1〜W32と、
主メモリ23からの読出しR1〜R32はセクタ
単位で交互に行なつているものであるので、選択
回路53によるラツチされた画素信号の選択も、
主メモリからの1セクタの読出しと交互に行なわ
れるものである。
As is clear from FIG. 9f, in this embodiment, writing W1 to W32 to the main memory 23,
Since reading R1 to R32 from the main memory 23 is performed alternately in sector units, the selection of latched pixel signals by the selection circuit 53 also
This is done alternately with reading one sector from the main memory.

第7図Cは第6図における入力アドレス発生回
路24を更に詳しく示すものであり、前記セクタ
選択回路54により読出したセクタ単位の画素信
号を格納すべき主メモリ23のアドレスを指示す
る回路である。
FIG. 7C shows the input address generation circuit 24 in FIG. 6 in more detail, and is a circuit that instructs the address of the main memory 23 where the pixel signal in units of sectors read out by the sector selection circuit 54 is to be stored. .

この第7図Cの説明を行なう前に先づ主メモリ
23内にいかなる順序で読取器46で読取つた画
素信号を格納すべきであるかについて説明する。
Before explaining FIG. 7C, the order in which the pixel signals read by the reader 46 should be stored in the main memory 23 will be explained.

すでに述べた如く、第4図Bに示す如きインク
ジエツトノズルにより記録紙上に記録を行なつて
いる状態は第5図の如くなるものである。
As already mentioned, the state shown in FIG. 5 is when the inkjet nozzle shown in FIG. 4B is performing recording on the recording paper.

即ち、斜線をほどこした領域は走査が完了した
領域であるが、第5図で示した全ての領域が記録
される為には第11列に属するノズルn1.11と
n2.11については区域31aの残余の部分と
区域30a〜1aを今後更に走査しなければなら
ない。(第5図は夫々のノズルnにより区域1C
〜11Cを記録しつつある状態の記録紙の一部を
示すものであるが、この第5図においては区域1
C〜11Cまでの走査が完了した部分のみが図示
されている)。原稿40上の情報を読取る読取器
46の走査位置は区域1Cよりも先行しているの
で、区域31a〜1aをノズルn1.11,n
2.11で走査して記録を行なうだけの画素信号
が記憶されなければならない。同様に第10列に属
するノズルn1.10,n2.10,n3.10
については更に区域28a〜1aを走査して記録
を行なうだけの画素信号が記憶されなければなら
ないものである。
That is, the shaded area is the area where scanning has been completed, but in order to record all the areas shown in FIG. The remaining portion of the area and areas 30a-1a must be further scanned in the future. (Figure 5 shows area 1C by each nozzle n.
This shows a part of the recording paper in the state of recording ~11C, but in this Figure 5, area 1
Only the portion where the scan from C to 11C has been completed is shown). Since the scanning position of the reader 46 that reads the information on the original 40 is ahead of the area 1C, the areas 31a to 1a are scanned by the nozzles n1.11, n.
2.11 pixel signals must be stored for scanning and recording. Similarly, nozzles n1.10, n2.10, n3.10 belonging to the 10th column
In addition, pixel signals sufficient to scan and record the areas 28a to 1a must be stored.

以下同様にして夫々のノズルnに対して、該ノ
ズルnに今後印加すべき画素信号を記憶しておか
なければならないものであるが、かかる画素信号
は各ノズルに対応づけて読出さなければならない
ものである。
Similarly, pixel signals to be applied to each nozzle n in the future must be stored in memory, but such pixel signals must be read out in association with each nozzle. It is something.

第8図はこの様に各ノズルに対応して記憶して
おかなければならない走査線信号の関係を示すも
のであるが、ノズルに対応して記入してある数字
は読取器46により読取つて主メモリに書込んで
いる走査線から何本前の走査線情報かを示すもの
である。例えばノズルn2.11に就ては31、
63、95、………、991本前の計31走査線分の情報
を記憶しておかなければならないことを示し、ノ
ズルn1.10に就ては27、59、91、………、
891本前の計28走査線分の情報を記憶しておかな
ければならないことを示しているものである。
FIG. 8 shows the relationship between the scanning line signals that must be stored in correspondence with each nozzle, and the numbers written in correspondence with the nozzles are read by the reader 46 and are This indicates how many scanning lines before the scanning line written in the memory. For example, 31 for nozzle n2.11,
63, 95, ......, 991 indicates that information for a total of 31 scanning lines must be stored, and for nozzle n1.10, 27, 59, 91, ......
This indicates that information for a total of 28 scanning lines, 891 previous lines, must be stored.

なお、第8図においてある走査線番号は欠落し
ているが、かかる欠落した番号はすでに記録が完
了している走査線である。
Note that although certain scanning line numbers are missing in FIG. 8, these missing numbers are scanning lines that have already been recorded.

従つて主メモリ23の記憶容量は0〜991まで
の走査線情報を記憶出来る容量があれば充分であ
り、新たに読取られた画素情報は主メモリ内で直
前に読出しが完了した個所に格納すればよいもの
である。
Therefore, the storage capacity of the main memory 23 is sufficient if it can store scanning line information from 0 to 991, and newly read pixel information must be stored in the location in the main memory where reading was completed immediately before. It's a good thing.

従つて128ビツトを1語として、この1語に対
し1つの番地を与えるならば、主メモリは992×
32語の記憶容量を有していればよいものである。
Therefore, if 128 bits are one word and one address is assigned to one word, the main memory will be 992×
It is sufficient to have a memory capacity of 32 words.

この様に構成した主メモリ23への読取情報の
格納は以下の如く行なうものである。
Storing the read information in the main memory 23 configured in this manner is performed as follows.

即ち、原稿からの情報の読出しを開始して、第
992走査線の読取りに到るまでは(最初の読取り
サイクル)、第1走査線に属する画素信号は主メ
モリの1×1〜1×32番地へ、第2走査線に属す
る画素信号は主メモリの2×1〜2×32番地へと
言う具合に順次格納している。
That is, start reading information from the original, and
Until reading 992 scanning lines (first reading cycle), pixel signals belonging to the first scanning line are sent to addresses 1x1 to 1x32 in the main memory, and pixel signals belonging to the second scanning line are sent to the main memory. They are sequentially stored in addresses 2x1 to 2x32.

そうして第993〜1984走査線の読取り(第2読
取りサイクル)、第1985〜2976走査線の読取り
(第3読取りサイクル)、………と以後の読取りサ
イクルにおいては以下の如き番地に書込むもので
ある。
Then, in the reading of the 993rd to 1984th scanning lines (second reading cycle), the reading of the 1985th to 2976th scanning lines (third reading cycle), and so on, the following addresses are written. It is something that

即ち、前述の如く読出しと書込みは1セクタ間
隔で交互に行なうものであるが、ある1セクタの
画素信号の書込み番地は、直前の読出し期間にお
いて1セクタの画素信号を読出した番地とするも
のである。
That is, as described above, reading and writing are performed alternately at intervals of one sector, but the writing address of a pixel signal of one sector is the address from which the pixel signal of one sector was read in the immediately previous reading period. be.

この様にしておくならば、992本の走査線信号
を読取る1つの読取りサイクルにおける書込番地
の指定順序を予めROMに格納しておくならば、
読取りサイクルの更新の度に該ROMからの書込
番地の読出しを初期リセツトすることにより、画
素信号の書込番地を指定することが出来るもので
ある。
If you do this, if you store in advance the designation order of write addresses in one read cycle for reading 992 scanning line signals in ROM, then
By initially resetting the reading of the write address from the ROM each time the read cycle is updated, the write address of the pixel signal can be specified.

なお、読出し番地を指定するにも同様にROM
の中に1読取りサイクル分の読取りアドレスを順
次格納しておけばよいものである。
In addition, to specify the read address, the ROM
It is sufficient to sequentially store read addresses for one read cycle in the memory.

第7図Cにおける読出専用メモリ、ROM60
は前記セクタ選択回路53により選択した1つの
セクタ信号を書込むべき主メモリのアドレスを予
め、所定の順序で格納したメモリである。かかる
ROM60には読取りサイクルにおける1〜992の
走査線の内、現在主メモリに書込んでいる走査線
番号(走査線信号)を信号線66により走査線計
数器63から印加すると共に、主メモリに書込む
セクタ番号を信号線63−1によりセクタ信号形
成器66から印加することにより、主メモリへの
書込アドレスを信号線71上に導出するものであ
る。
Read-only memory in FIG. 7C, ROM60
is a memory in which addresses of the main memory into which one sector signal selected by the sector selection circuit 53 is to be written are stored in advance in a predetermined order. It takes
The scanning line number (scanning line signal) currently written in the main memory among the scanning lines 1 to 992 in the read cycle is applied to the ROM 60 from the scanning line counter 63 through the signal line 66, and the scanning line number (scanning line signal) is applied to the ROM 60 from the scanning line counter 63. By applying the sector number to be written from the sector signal generator 66 via the signal line 63-1, a write address to the main memory is derived onto the signal line 71.

なお、前記走査線計数器63は信号線61によ
り印加される走査終了信号を計数しその計数出力
を信号線66上に導出するものであるが、かかる
走査線計数器63は992を計数すると初期状態0
にリセツトし、再び1から計数を開始するもので
ある。
Note that the scanning line counter 63 counts the scanning end signal applied through the signal line 61 and outputs the counting output onto the signal line 66; however, when the scanning line counter 63 counts 992, it state 0
This resets the count to 1 and starts counting again from 1.

又65で示すのは書込タイミング回路であり、
信号線64と64−1より印加されるクロツクと
書込制御信号により書込みセクタ期間の開始毎に
パルス信号を導出するものであり、このパルス信
号をセクタ信号形成器66で計数してその計数値
を信号線63−1上に導出するものである。
Also, 65 is a write timing circuit,
A pulse signal is derived at each start of a write sector period using a clock and a write control signal applied from signal lines 64 and 64-1, and this pulse signal is counted by a sector signal generator 66 to obtain the counted value. is derived onto the signal line 63-1.

第7図Dは第6図における主メモリ制御回路2
5を更に詳細に示すもであり、70で示すのは主
メモリ23のアドレスソースを選択するアドレス
ソースセレクタである。
FIG. 7D is the main memory control circuit 2 in FIG.
5 is shown in more detail, and 70 is an address source selector for selecting the address source of the main memory 23.

前記主メモリ23は前記ROM60による書込
アドレスを入力する信号線71、又は図示しない
外部装置による外部アドレスを入力する信号線7
2、及び後述の読出アドレスを入力するROM8
8によるアドレスを入力する信号線73のいづれ
によつてもアドレスすることが出来るものである
が、このアドレスソースセレクタ70はこれらの
信号線71〜73のいずれかのアドレスを選択す
るものである。この様にして選択された信号線上
のアドレスは信号線74により主メモリ23に印
加するものである。75で示すのは主メモリ23
を書込みモードと読出しモードに1セクタ時間間
隔内で交互に切換える為の時分割制御信号を発生
する制御回路であり、書込制御信号と読出制御信
号を128クロツク間隔内で交互に導出するもので
ある。この制御回路75は信号線76からのクロ
ツク信号もしくは外部装置から印加される信号を
受理して信号線77上にメモリ制御信号を導出す
ると共に、信号線78上に書込みもしくは読出し
た指示する信号を導出するものであり、メモリの
モードを指定した場合、アドレスソースセレクタ
及び書き込みデータ制御回路に現在主メモリへア
クセスしている機器を指定し、これら機器のうち
の主メモリへのアドレス又はデータ線の接続を制
御する。
The main memory 23 has a signal line 71 for inputting a write address by the ROM 60, or a signal line 7 for inputting an external address from an external device (not shown).
2, and ROM8 for inputting the read address described below.
The address source selector 70 selects an address from any one of these signal lines 71-73. The address on the signal line selected in this manner is applied to the main memory 23 via the signal line 74. 75 indicates the main memory 23
This is a control circuit that generates a time-division control signal to alternately switch between write mode and read mode within one sector time interval, and derives the write control signal and read control signal alternately within 128 clock intervals. be. This control circuit 75 receives a clock signal from a signal line 76 or a signal applied from an external device to derive a memory control signal onto a signal line 77, and also outputs a written or read instruction signal onto a signal line 78. When the memory mode is specified, the device currently accessing the main memory is specified in the address source selector and write data control circuit, and the address or data line to the main memory of these devices is Control connections.

79で示すのは、主メモリに格納する為の書込
みデータを選択する書込データ制御回路であり、
信号線80により送られてきた前記書込みデー
タ、信号線80−1により外部装置より印加した
外部書込みデータより主メモリへ書込む為のデー
タを選択する回路である。
79 is a write data control circuit that selects write data to be stored in the main memory;
This circuit selects data to be written into the main memory from the write data sent through the signal line 80 and external write data applied from an external device through the signal line 80-1.

第7図Eは第6図における出力アドレス発生器
27を更に詳細に示すものであるが、主メモリの
読出しアドレスは予め読出アドレスを所定の順序
で格納した読出専用メモリ(ROM)88より導
出して信号線92により主メモリに印加するもの
である。
FIG. 7E shows the output address generator 27 in FIG. 6 in more detail, and the read address of the main memory is derived from a read-only memory (ROM) 88 in which read addresses are stored in a predetermined order in advance. The signal is applied to the main memory via a signal line 92.

かかるROM88には後述のセクタ・アドレス
回路114(第7図Hに示す)から導出されるセ
クタ指示信号(記録器26により現在ヘツドが記
録しつつある。紙面上での位置に関する情報信
号)(信号線91−1によりもたらされる)又は
前記走査線信号(信号線66により印加される)
のどちらか切り替え器91で選択された信号を印
加すると共に主メモリより読出した1セクタのデ
ータを印加すべき後述のラツチ回路95を指示す
るラツチ指示信号を信号線87により印加し、上
記切り替え器の選択する信号は画像の読み出し、
書き出しが同時進行の形で行なわれる場合は、前
記走査線信号を用いる方が望ましいので設けられ
た。85で示すのは読出タイミング発生器であ
り、前述の制御回路75より送出される読出制御
信号と前記クロツクより、主メモリが読出モード
となる度に読出タイミング信号を導出するもので
ある。かかる読出しタイミング信号は後述のラツ
チ回路95の1つを指示する為のラツチ指示信号
を形成する為にラツチ指示信号形成回路86で順
次計数するものである。
The ROM 88 stores a sector instruction signal (information signal regarding the position on the paper surface which is currently being recorded by the head by the recorder 26) (signal) derived from a sector address circuit 114 (shown in FIG. 7H) to be described later. the scan line signal (provided by line 91-1) or the scan line signal (applied by signal line 66)
A latch instruction signal is applied via a signal line 87 to instruct a latch circuit 95, which will be described later, to apply one sector of data read from the main memory. The signal to be selected is image readout,
This is provided because it is desirable to use the scanning line signal when writing is performed simultaneously. Reference numeral 85 denotes a read timing generator, which derives a read timing signal from the read control signal sent from the control circuit 75 and the clock each time the main memory enters the read mode. These read timing signals are sequentially counted by a latch instruction signal forming circuit 86 in order to form a latch instruction signal for instructing one of the latch circuits 95 to be described later.

従つて、主メモリ23から読出された1セクタ
単位の画素信号(読出データ)はラツチ回路95
−1,95−2,………と次々とラツチされ最後
のラツチ回路95−32に読出データがラツチさ
れたならば、信号線102に転送指令信号を印加
して、全てのラツチ回路95内の画素信号を同時
に並直列変換器100に転送する。
Therefore, the pixel signal (read data) read out from the main memory 23 in units of one sector is sent to the latch circuit 95.
-1, 95-2, ...... When the read data is latched in the last latch circuit 95-32, a transfer command signal is applied to the signal line 102, pixel signals are simultaneously transferred to the parallel-to-serial converter 100.

かかる並直列変換器100の夫々には夫々シフ
トパルスとして、クロツク信号が信号線103に
より印加されているものであるので、クロツク信
号が印加される度に信号線101−1〜101−
32上に導出されるものである。従つて128クロ
ツクが印加されることにより、夫々の並直列変換
器100の内容は読出が完了するものであるが、
この様にして並直列変換器100の内容の読出し
が完了する時点においては、前記ラツチ回路95
の夫々には新たな読出データ格納されているもの
である。
Since a clock signal is applied as a shift pulse to each of the parallel-to-serial converters 100 through the signal line 103, the signal lines 101-1 to 101- are applied each time the clock signal is applied.
32. Therefore, by applying 128 clocks, the reading of the contents of each parallel-to-serial converter 100 is completed.
When the reading of the contents of the parallel-to-serial converter 100 is completed in this way, the latch circuit 95
New read data is stored in each of them.

第7図Gは第6図における記録ヘツド駆動回路
29を更に詳細に示すものであり、記録ヘツドが
インクジエツトノズルで構成されているので、イ
ンクジエツトノズルを駆動するに適した駆動信号
を形成する為の回路である。
FIG. 7G shows the recording head drive circuit 29 in FIG. 6 in more detail, and since the recording head is composed of an inkjet nozzle, it forms a drive signal suitable for driving the inkjet nozzle. This is a circuit for

前記信号線101−1〜101−32の夫々を
駆動回路105−1〜105−32に印加し、こ
の様にして得た駆動信号を信号線106により第
7図Hに示す記録ヘツド群107に印加するもの
である。
The signal lines 101-1 to 101-32 are applied to the drive circuits 105-1 to 105-32, respectively, and the drive signals thus obtained are sent to the recording head group 107 shown in FIG. 7H via the signal line 106. It is applied.

第7図Hは第6図における記録部26を更に詳
細に示すものであり、第7図におけるドラム1
1、及びレール13−1,13−2は第1図Bで
説明したのと同様の構成より成る。
FIG. 7H shows the recording section 26 in FIG. 6 in more detail, and the drum 1 in FIG.
1, and rails 13-1 and 13-2 have the same construction as that described in FIG. 1B.

かかるドラム11は回転軸108によりモータ
109と連結しているものであるが、この回転軸
108上には位置信号発生器110が設けられて
いる。この位置信号発生器110はスリツト11
1を設けた円盤112と該スリツトの到来を検出
する検出器113により構成されるものであり、
該スリツト111は記録媒体が1セクタ(128画
素)相当分回転する度に位置信号を発生するもの
である。114で示すのは前記位置信号を計数
し、現在インクジエツトノズル(ノズル)が書き
出しているのが記録紙の端から何セクタ目かを示
す信号及び1−32のセクタアドレス信号を計数
して主メモリアドレス発生順序が1順する間の各
段階を指示する信号とを導出するセクタアドレス
回路である。
The drum 11 is connected to a motor 109 by a rotating shaft 108, and a position signal generator 110 is provided on the rotating shaft 108. This position signal generator 110 is connected to the slit 11
1 and a detector 113 for detecting the arrival of the slit.
The slit 111 generates a position signal each time the recording medium rotates by an amount equivalent to one sector (128 pixels). 114 counts the position signals, counts the signal indicating which sector from the edge of the recording paper the inkjet nozzle is currently writing, and the sector address signals 1-32, and calculates the main This is a sector address circuit that derives signals instructing each stage of the memory address generation order.

セクタアドレス信号と走査線信号とは等価で、
従つて画像を読みとりつつ書き出す場合、一方の
信号だけで良い。外部機器からの画像信号を書き
出す機能を附加する為には2つ必要である。11
5で示すのは端子T4に印加されるクロツク信号
に同期して前記モータ109を駆動する為の制御
回路である。なお、前記回転軸108と前記レー
ル13−2はベルト116により連結されてお
り、ドラム11が1回転する間にノズル群107
は32画素相当分矢印T方向に移送されるもので
あ。
The sector address signal and scanning line signal are equivalent.
Therefore, when writing an image while reading it, only one signal is required. Two items are required to add the function of writing image signals from external equipment. 11
Reference numeral 5 designates a control circuit for driving the motor 109 in synchronization with a clock signal applied to terminal T4. Note that the rotating shaft 108 and the rail 13-2 are connected by a belt 116, and the nozzle group 107 is connected while the drum 11 rotates once.
is transferred in the direction of arrow T by an amount equivalent to 32 pixels.

第9図は以上述べた如き記録装置の各部の動作
タイミングを示すものであるが、以下かかる第9
図を参照しながら、本実施例による記録装置の動
作を第7図と共に説明する。
FIG. 9 shows the operation timing of each part of the recording device as described above.
The operation of the recording apparatus according to this embodiment will be explained with reference to the drawings and FIG. 7.

第7図Aに示す読取器46に第9図bのTn−
1サイクルのストローブ信号STが印加される
と、読取器46を構成するセンサに原稿40上の
画像が画素信号として読取られる。
The reader 46 shown in FIG. 7A has Tn- in FIG. 9b.
When one cycle of the strobe signal ST is applied, the image on the document 40 is read as a pixel signal by a sensor constituting the reader 46.

この様にして読取られた画素信号はTnサイク
ルにおいて読取器46の各セクタに印加される
128個のセンサクロツク(第9図C)によつて並
列に読出される。この様に読出された画像信号は
夫々第7図Bのシフトレジスタ50に格納される
ものであるが、前記128個のセンサクロツク印加
の完了により格納が完了し、第9図dのTnサイ
クルの入力ラツチ指令信号LSにより、ラツチ回
路52にラツチされる。
The pixel signals read in this manner are applied to each sector of the reader 46 in Tn cycles.
They are read out in parallel by 128 sensor clocks (Figure 9C). The image signals read out in this manner are respectively stored in the shift register 50 shown in FIG. 7B, and storage is completed upon completion of the application of the 128 sensor clocks, and the input of the Tn cycle shown in FIG. 9d is completed. It is latched in the latch circuit 52 by the latch command signal LS.

この様にしてラツチ回路52にラツチしたなら
ば、次のTn+1サイクルlの最初の書込みアド
レス形成期間WA1で、第7図Cに示すROM6
0で発生した書込アドレスを第7図Dのアドレス
ソースセレクタ70で選択する。又かかるWA1
期間とにおいて、前記ラツチ回路52−1と対応
した選択回路53−1をセレクタ選択回路54に
より選択すると共に第7図Dの制御回路75によ
り主メモリ23を書込みモードとすることによ
り、ラツチ回路52−1の内容を第9図fのTn
+1サイクル期間の書込み期間W1で前記書き込
みアドレスに従つて主メモリ23に書込む。Tn
+1サイクルの次の期間(読出期間RA1)にお
いては、第7図EのROM88の出力で規定され
るところの読出アドレスを、第7図Dのアドレス
ソースセレクタ70により選択する。
Once the latch circuit 52 is latched in this way, the ROM 6 shown in FIG.
The write address generated at 0 is selected by the address source selector 70 in FIG. 7D. It also takes WA1
During this period, the selection circuit 53-1 corresponding to the latch circuit 52-1 is selected by the selector selection circuit 54, and the control circuit 75 of FIG. -1 contents Tn in Figure 9 f
During the write period W1 of +1 cycle period, data is written into the main memory 23 according to the write address. Tn
In the period following the +1 cycle (read period RA1), the read address defined by the output of the ROM 88 in FIG. 7E is selected by the address source selector 70 in FIG. 7D.

この場合、行を異にするノズル間においては、
画像情報の1ライン分の出発点が異なるので、ア
ドレス発生手段によつて発生されるアドレスは、
行ごとに形態を異にするのはいうまでもない。
In this case, between nozzles in different rows,
Since the starting points for one line of image information are different, the addresses generated by the address generation means are as follows:
Needless to say, each line has a different form.

又かかるRA1期間において、第7図Dの制御
回路75により主メモリ23を読出モードとする
ことにより、主メモリ23の所定番地の1語(1
セクタ)を期間R1において読出し第7図Fに示
すラツチ回路95に印加する。かかる期間R1と
同期して第9図gに示すラツチストローブ信号
OL1がラツチ回路95−1に印加されるので、
上述の如くして読出された1セクタの画素信号は
ラツチ回路95−1にラツチされるものである。
Also, during the RA1 period, by setting the main memory 23 to the read mode by the control circuit 75 in FIG.
sector) is read out during period R1 and applied to the latch circuit 95 shown in FIG. 7F. In synchronization with this period R1, the latch strobe signal shown in FIG.
Since OL1 is applied to the latch circuit 95-1,
The pixel signals of one sector read out as described above are latched by the latch circuit 95-1.

Tn+1サイクルの上述の如き期間RA1が終了
すると再び主メモリ23は書込みモードに制御さ
れて、期間WA2において第7図Bのラツチ回路
52−2の内容がROM60で指定された新たな
アドレスに書込まれるものである。
When the above-mentioned period RA1 of the Tn+1 cycle ends, the main memory 23 is again controlled to the write mode, and in the period WA2, the contents of the latch circuit 52-2 in FIG. It is something that can be done.

Tn+1サイクルの上述の如き期間WA2が終
了すると再び主メモリ23は読出しモードに制御
され、期間RA2において第7図Eにおける演算
回路92で指示した新たなアドレスの情報が主メ
モリより読出され、第7図Fに示すラツチ回路9
5−2にラツチされるものである。
When the above-mentioned period WA2 of the Tn+1 cycle ends, the main memory 23 is again controlled to read mode, and in the period RA2, the information of the new address specified by the arithmetic circuit 92 in FIG. Latch circuit 9 shown in Figure F
5-2.

この様な動作を繰返してTn+1サイクルの最
後の期間RA32となると第7図Bに示すラツチ
回路52−1〜52−32の全ての画素信号は主
メモリ23の所定も番地に格納され、かつ、第7
図Fのラツチ回路95−1〜95−32の全てに
読出した画素信号が格納されるものである。かか
るTn+1サイクルの最後に導出される転送指令
信号(第9図hのOLS)により前記ラツチ回路
95にラツチされた全ての画素信号は一度に並直
列変換器100に転送される。
By repeating such operations and reaching the final period RA32 of the Tn+1 cycle, all the pixel signals of the latch circuits 52-1 to 52-32 shown in FIG. 7B are stored at predetermined addresses in the main memory 23, and 7th
The read pixel signals are stored in all of the latch circuits 95-1 to 95-32 in FIG. All the pixel signals latched in the latch circuit 95 are transferred to the parallel-to-serial converter 100 at once by the transfer command signal (OLS in FIG. 9h) derived at the end of the Tn+1 cycle.

かかる並直列変換器100にはシフトパルスと
して、第9図aに示すクロツク信号が印加されて
いるものであるので、次のTn+2サイクルにお
いて該並直列変換器100の内容は直列信号に変
換されて読出されるものである。
Since the clock signal shown in FIG. 9a is applied as a shift pulse to the parallel to serial converter 100, the contents of the parallel to serial converter 100 are converted into a serial signal in the next Tn+2 cycle. This is what is read out.

上記各サイクルTは128クロツクとなる如く設
定されているものであるのでTn+2サイクルの
完了により並直列変換器100の内容は完全に読
出されるものである。
Since each cycle T is set to be 128 clocks, the contents of the parallel/serial converter 100 are completely read out upon completion of Tn+2 cycles.

なお第9図の説明においては読出した画素信号
を、該画素信号の流れに応じて順次説明したが、
実際は第9図からも明らかとなる如く、原稿情報
の読出し、メモリへの書込読出し、記録器による
記録が同時に進行しているものである。
Note that in the explanation of FIG. 9, the read pixel signals were explained sequentially according to the flow of the pixel signals.
In reality, as is clear from FIG. 9, the reading of the original information, the writing/reading of the information into the memory, and the recording by the recorder are progressing simultaneously.

例えばTnサイクルにおいては(1)Tn+1サイク
ルにおいて主メモリに書込む為の原稿からの画素
信号の読出し、(2)Tn+1サイクルにおいて原稿
から読出した原稿からの画素信号の主メモリへの
書き込み及び、Tn+1サイクルにおいて記録媒
体上へ記録する為の画素信号の主メモリから読出
し、(3)Tn−1サイクルにおいて主メモリより読
出した画素信号の記録媒体への記録が同時に行な
われているものである。
For example, in the Tn cycle, (1) reading pixel signals from the original to be written to the main memory in the Tn+1 cycle, (2) writing pixel signals read from the original into the main memory in the Tn+1 cycle, and In this cycle, pixel signals to be recorded on the recording medium are read out from the main memory, and (3) in the Tn-1 cycle, the pixel signals read out from the main memory are simultaneously recorded on the recording medium.

以上説明したように本発明によれば、記憶手段
に記憶された画像データを読み出すためのアドレ
スを発生する手段が、少なくとも2つの形態を有
するため、記録(再生)画像の品質を向上させる
ことができる。
As explained above, according to the present invention, the means for generating an address for reading out the image data stored in the storage means has at least two forms, so that it is possible to improve the quality of recorded (reproduced) images. can.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図Aは本発明に係わる記録装置の記録器の
斜視図、第1図Bは第1図Aに示す記録器の断面
図、第1図Cは第1図Aに示す記録装置による記
録走査を示す図、第2図は従来の記録器のノズル
の配列図、第3図A,B,C,Dは本発明に係る
記録装置のノズルの配列図、第4図Aは従来の記
録器のノズルの配列図、第4図Bは本発明に係る
記録器のノズルの配列図、第5図A,B,Cは本
発明に係わる記録装置のインタレース走査図、第
6図は本発明に係わる制御ブロツク図、第7図A
は第6図に示す画像信号発生装置の詳細図、第7
図Bは第6図に示す入力情報処理装置の詳細ブロ
ツク図、第7図Cは第6図における入力アドレス
発生回路を示すブロツク図、第7図Dは第6図に
おける主メモリのアドレスソースを選択するアド
レスソースセレクタを示すブロツク図、第7図E
は第6図に示す出力アドレス発生器の詳細ブロツ
ク図、第7図Fは第6図に示す出力データ処理装
置の詳細ブロツク図、第7図Gは第6図に示す記
録ヘツド駆動回路の詳細ブロツク図、第7図Hは
第6図に示す記録部の詳細図、第8図A、第8図
Bは記録部の各ノズルが行なう記録走査の手順を
示す図、第9図は上記装置のタイミングを示す図
である。 P1−P9……記録点、n1〜n9……ノズ
ル、22……入力情報処理装置、24……入力ア
ドレス発生装置、25……主メモリ制御装置、2
7……出力アドレス発生器。
1A is a perspective view of the recording device of the recording device according to the present invention, FIG. 1B is a sectional view of the recording device shown in FIG. 1A, and FIG. 1C is a recording by the recording device shown in FIG. 1A. 2 is a nozzle arrangement diagram of a conventional recording device; FIGS. 3A, B, C, and D are nozzle arrangement diagrams of a recording device according to the present invention; and FIG. 4A is a conventional recording diagram. 4B is a nozzle arrangement diagram of the recording device according to the present invention, FIGS. 5A, B, and C are interlaced scanning diagrams of the recording device according to the present invention, and FIG. Control block diagram according to the invention, FIG. 7A
6 is a detailed diagram of the image signal generating device shown in FIG.
FIG. 7B is a detailed block diagram of the input information processing device shown in FIG. 6, FIG. 7C is a block diagram showing the input address generation circuit in FIG. 6, and FIG. Block diagram showing the address source selector to select, FIG. 7E
is a detailed block diagram of the output address generator shown in FIG. 6, FIG. 7F is a detailed block diagram of the output data processing device shown in FIG. 6, and FIG. 7G is a detailed block diagram of the recording head drive circuit shown in FIG. 6. 7H is a detailed diagram of the recording section shown in FIG. 6; FIGS. 8A and 8B are diagrams showing the recording scanning procedure performed by each nozzle of the recording section; and FIG. 9 is a diagram showing the above-mentioned apparatus. FIG. P1-P9...Recording point, n1-n9...Nozzle, 22...Input information processing device, 24...Input address generation device, 25...Main memory control device, 2
7...Output address generator.

Claims (1)

【特許請求の範囲】 1 画像情報を線状に走査する走査手段、 上記走査手段の走査によつて得られた画像デー
タを記憶する記憶手段、 上記記憶手段に上記画像データを記憶するため
のアドレスを発生する第1アドレス発生手段、 上記記憶手段に記憶された1ライン分の画像デ
ータを読み出すためのアドレスを発生する第2ア
ドレス発生手段、 上記記憶手段に記憶される画像情報の1ライン
分について上記第2アドレス発生手段によつて発
生されるアドレスは、少なくとも2つの形態を有
し、 上記第2アドレス発生手段によつて発生された
アドレスに基づいて読み出された画像データを出
力する出力手段、 必要に応じて上記動作を繰り返す様上記手段を
制御する制御手段とを有したことを特徴とする情
報処理装置。
[Scope of Claims] 1. A scanning means for linearly scanning image information, a storage means for storing image data obtained by scanning by the scanning means, and an address for storing the image data in the storage means. a first address generation means for generating an address for reading one line of image data stored in the storage means; a second address generation means for generating an address for reading one line of image data stored in the storage means; The address generated by the second address generation means has at least two forms, and output means outputs image data read out based on the address generated by the second address generation means. , and control means for controlling the above means so as to repeat the above operation as necessary.
JP16585178A 1978-12-28 1978-12-28 Recording device Granted JPS5591057A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16585178A JPS5591057A (en) 1978-12-28 1978-12-28 Recording device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16585178A JPS5591057A (en) 1978-12-28 1978-12-28 Recording device

Publications (2)

Publication Number Publication Date
JPS5591057A JPS5591057A (en) 1980-07-10
JPS6216596B2 true JPS6216596B2 (en) 1987-04-13

Family

ID=15820193

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16585178A Granted JPS5591057A (en) 1978-12-28 1978-12-28 Recording device

Country Status (1)

Country Link
JP (1) JPS5591057A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6549657B2 (en) 1995-04-06 2003-04-15 Canon Kabushiki Kaisha Image processing apparatus and method

Also Published As

Publication number Publication date
JPS5591057A (en) 1980-07-10

Similar Documents

Publication Publication Date Title
US4009332A (en) Memory management system for an ink jet copier
US4063254A (en) Multiple array printer
US4069486A (en) Single array ink jet printer
JP2704315B2 (en) Image recording device
US4051538A (en) Ink jet copier
US4097873A (en) Ink jet printer for selectively printing different resolutions
US4069485A (en) Bidirectional ink jet printer with moving record receiver
US5408539A (en) Tessellating and quadding pels during image transfer
JPS6216596B2 (en)
JPS6227538B2 (en)
US7950762B2 (en) Recording apparatus
US20050259294A1 (en) Image data rotation apparatus
JPS6216597B2 (en)
JPS59226584A (en) Printer of television receiver
JP2502492B2 (en) Device for storing video data
JPH11306343A (en) Rotational processing device for two-dimensional data
JP3010826B2 (en) Serial dot matrix printer
JPS6021254A (en) Recorder
JP2853743B2 (en) Video printer
JP3248877B2 (en) Video printer
JP3010825B2 (en) Serial dot matrix printer
JP3092579B2 (en) Image data rotation processing method and image data rotation processing apparatus
JP2768001B2 (en) Image input device
JPS6258911B2 (en)
JPS58110254A (en) Multiple recording system