JPS62157946A - Control device - Google Patents

Control device

Info

Publication number
JPS62157946A
JPS62157946A JP29802485A JP29802485A JPS62157946A JP S62157946 A JPS62157946 A JP S62157946A JP 29802485 A JP29802485 A JP 29802485A JP 29802485 A JP29802485 A JP 29802485A JP S62157946 A JPS62157946 A JP S62157946A
Authority
JP
Japan
Prior art keywords
arithmetic
address
calculation
control
output data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29802485A
Other languages
Japanese (ja)
Inventor
Junichi Ueno
上野 潤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP29802485A priority Critical patent/JPS62157946A/en
Publication of JPS62157946A publication Critical patent/JPS62157946A/en
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)
  • Control By Computers (AREA)

Abstract

PURPOSE:To execute the coping easily and in correspondence even when the change and alteration of the control conditions, operation situations, etc., occur by providing plural pieces and plural types of an arithmetic program part, an intermediate file and an executing table and giving and taking output data and input data. CONSTITUTION:Based upon the contents of an executing table C, the arithmetic sequence by an arithmetic program part A is specified, by the address designation of the table C, the input data are read from the address of the memory in accordance with the address designation by an intermediate file B, the parameter is read from the intermediate file B and used for arithmetic. The result is stored as the output data to the address of the intermediate file B designated by the executing table C and the output data and input data at the mutual division of respective arithmetic program parts A is given and taken, and therefore, generally, the control arithmetic is executed. Thus, since the situations of the control arithmetic can be easily changed by the input operation, the coping can be executed easily and in correspondence even when the change or the alteration of the control conditions, operation situations, etc., occurs.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各種基本演算機能の組み合せによる制御演算
により、空調設備、ビル管理設備等の制御を行なう制御
装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a control device that controls air conditioning equipment, building management equipment, etc. through control calculations based on a combination of various basic calculation functions.

〔従来の技術〕[Conventional technology]

か\る制御装置においては、近来マイクロプロセッサ等
のプロセッサ(以下、CPU)を主体とするものが用い
られており、設置現場の条件に応じて制御演算の状況が
異なるため、加算、減算。
Recently, control devices such as microprocessors (hereinafter referred to as CPUs) have been used as main components, and since the control calculations differ depending on the conditions at the installation site, addition and subtraction are required.

乗算、除算、各積論理処理等の基本演算機能毎に標準化
したプログラムを作成し、これによって枚数の演算プロ
グラム部をソフトウェア的に用意のうえ、これらの組み
合せを設置現場の条件にしたがって行ない、全体として
所定の制御演算を実行するものとし、標準化したプログ
ラムおよび絹み合せを指定するプログラムを固定メモリ
(以下、ROM)へ格納して装置へ装着するものとなっ
ていゐ。
A standardized program is created for each basic calculation function such as multiplication, division, and each product logic process, and a program section for calculating the number of sheets is prepared in software, and these combinations are performed according to the conditions at the installation site. A standardized program and a program specifying silk stitching are stored in a fixed memory (hereinafter referred to as ROM) and installed in the apparatus.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、設置現場へ実際に装置を搬入し運用を開始する
と、当初の設計条件と現実の条件との差異、運用者側の
要求変更等が生じ易く、更に、運用開始後の制御状況変
更も発生するため、プログラムを再構成のうえROMの
内容を更新し、ROMの交換を行々わねばならず、メー
カ側の所要工数および経費が増大すると共に、ROMの
内容更新に要する期間が長く、各種の変更要求に対し迅
速に対処することができない等の問題を生じている。
However, once the equipment is actually delivered to the installation site and put into operation, there are likely to be differences between the original design conditions and the actual conditions, changes in the operator's requirements, etc., and furthermore, control conditions may change after the start of operation. Therefore, it is necessary to reconfigure the program, update the contents of the ROM, and replace the ROM, which increases the man-hours and expenses required on the manufacturer's side, takes a long time to update the contents of the ROM, and causes various problems. This has resulted in problems such as the inability to respond quickly to requests for changes.

〔問題点を解決するための手段〕[Means for solving problems]

前述の問題を解決するため、本発明はつぎの手段によね
構成するものと寿っている。
In order to solve the above-mentioned problem, the present invention is constructed by the following means.

すなわち、各々が基本演算機能を有する複数個かつ複数
種類の演算プログラム部と、この各演算プログラム部の
演算に用いる入力データが格納されるメモリのアドレス
を各個に指定すると共にn11記演算に用いるパラメー
タおよびこの演算結果の出力データを各個に格納する仲
介ファイルと、前記各演算プログラム部を各個に指定し
こねら各演算プログラム部による制御演算の実行1i1
遼位を升めると共に前iに各演算プログラム部と対応す
る前記仲介ファイルのアドレスを指定する実行テーブル
と、この実行テーブルに基づき前記各演算プログラム部
を逐次選択すると共に前記仲介ファイルの指定によるア
ドレスの入力データおよび前記仲介ファイルのパラメー
タを用いる演算を行なわせかつ前記仲介ファイるへの出
力データ格在λによりRtl記各演算プログラム部相互
間の出力データと入力データとの授受を行なわせ前記制
御演幻を管丹1する手段と、前記仲介ファイルの内容を
必要に応じ入力操作によう変更し前記制糾演釣の状況を
変更する手段とを備えブζものである。
That is, a plurality of arithmetic program sections each having a basic arithmetic function and a plurality of types, a memory address in which input data used for the operation of each of the arithmetic program sections is stored are specified, and parameters used for the n11 operations are specified. and an intermediary file for storing the output data of the calculation results in each unit, and execution of control calculations by each calculation program unit by specifying each of the calculation program units individually.
an execution table for specifying the address of the intermediary file corresponding to each arithmetic program section in front of i, and sequentially selecting each arithmetic program section based on this execution table and specifying the intermediary file. An operation is performed using the input data of the address and the parameters of the intermediate file, and the output data and input data are exchanged between each operation program section in Rtl using the output data storage λ to the intermediate file. The system comprises means for controlling the control performance, and means for changing the contents of the intermediary file by input operation as necessary to change the situation of the control performance.

〔作用〕[Effect]

したがって、実行テーブルの内容にスl−づいて各演算
プログラム部による演算順位が定められると共に、同テ
ーブルのアドレス指定により、仲介ファイルの使用すべ
きアドレスが指定でれ、更に、仲介ファイルによるアド
レス指定に応じたメモリのアドレスから入力データが読
み出されると共に、仲介ファイルからパラメータが読み
出されて演算プログラム部の演算に用いられるものとな
υ、この結果が実行テーブルにより指定きれた仲介ファ
イルのアドレスへ出力データとして格納され、これによ
って各演算プログラム部相互間の出力データと入力デー
タとの授受が行なわれるため、総合的に制御演算が実行
される。
Therefore, the order of calculation by each calculation program section is determined based on the contents of the execution table, the address to be used in the intermediate file is specified by the address specification in the same table, and the address to be used is specified by the intermediate file. The input data is read from the memory address corresponding to υ, and the parameters are read from the intermediary file and used for calculations in the arithmetic program section, and this result is sent to the address of the intermediary file specified by the execution table. The output data is stored as output data, and the output data and input data are exchanged between the calculation program units, so that the control calculation is executed comprehensively.

壕だ、仲介ファイルの内容を入力操作によυ変更し、入
力データのアドレスを更新すれば、各演算プログラム部
相互間のデータ授受状況が異なるものとなシ、同様にパ
ラメータの値を更新しても制御演算の状況が異なるもの
となる。
Well, if you change the contents of the intermediary file by input operation and update the address of the input data, the data transfer status between each calculation program section will be different, and you can update the parameter values in the same way. However, the situation of control calculations will be different depending on the case.

〔実施例〕〔Example〕

以下、実施例を示す図によって本発明の詳細な説明する
Hereinafter, the present invention will be explained in detail with reference to figures showing examples.

第2図は、構成を示すブロック図であJ、CPU1を中
心とし、II(、OM、2および可変メモリ(以下、R
AM)3、インターフェイス(以下、I/F)4〜7、
ならびに、カレンダー機能を有する時1’回路(以下、
C1,、K)8を周速に配し、とわらを丹心9により接
続しておシ、I/F4は通信機能を備え、伝送路10を
介し上位計算機等の主制往1装置とデータ偶奇の送受信
を行なうものとなっている一方、I/)’5にはブラウ
ン管表示器(以下、CRT)11、および、キーボード
(以下、KB)12が接続され、I/li’6には各監
視部位に設けたセンサからの入力信号Si1〜Sinが
与えられていると共に、I/FTからは制御対象機器の
各制御部位に対し出力(g号5O1−8Onが送出さね
、これによって、入力信号8i1〜Sinに対して各種
の制御演算を行ガつだ結果が出カイ5;号5ol−8o
nとして送出され制御が行なわれるものとなっている。
FIG. 2 is a block diagram showing the configuration, centered on CPU 1, II (, OM, 2, and variable memory (hereinafter referred to as R).
AM) 3, interface (hereinafter referred to as I/F) 4 to 7,
In addition, the time 1' circuit (hereinafter referred to as
C1, K) 8 are arranged at the peripheral speed, and the wires are connected by Tanshin 9. I/F 4 has a communication function and communicates data with main control 1 equipment such as a host computer via a transmission line 10. On the other hand, I/li'5 is connected to a cathode ray tube display (hereinafter referred to as CRT) 11 and a keyboard (hereinafter referred to as KB) 12, and I/li'6 is connected to each Input signals Si1 to Sin are given from sensors installed in the monitored parts, and outputs (g5O1 to 8On are sent out from the I/FT to each control part of the controlled equipment. Various control calculations are performed on the signals 8i1 to Sin, and the results are output.
It is transmitted as n and controlled.

ことにおいて、CPU1は、ROMZ中のプログラムを
実行し、必要とするデータをRAM 3に対してアクセ
スしながら制御動作を行なうが、I/F4を介して与え
られた基礎データ、パラメータ等、および、I/F6を
介する入力信号Six〜S1nに応じて制御演算を行な
うと共に、CLK8の時刻および曜日等に基づいて制御
上の判断を行ない、この結果にしたがって出力信号So
l〜Sonの送出を行なう。
In particular, the CPU 1 executes the program in the ROMZ and performs control operations while accessing the necessary data from the RAM 3, but the CPU 1 performs control operations while accessing the necessary data from the RAM 3. Control calculations are performed according to the input signals Six to S1n via I/F6, and control decisions are made based on the time of CLK8, day of the week, etc., and the output signal So
l~Son is transmitted.

また、これらの制御状況は、I/F5を介してCRTl
lにより表示されると共に、KB12による入力操作に
CPtJjが応動し、RAM S中のデータ、パラメー
タ等の更新、追加等が自在となっており、これらの状況
もCRTllにより表示されるものとなっている。
In addition, these control statuses are communicated via the I/F5 to the CRTl
At the same time, the CPtJj responds to input operations from the KB12, making it possible to update and add data and parameters in the RAM S, and these situations are also displayed on the CRTll. There is.

第1図は、ROM2またはRAMa中へ格納づれるプロ
グラム、仲介ファイル、実行テーブルの各内容を示1〜
、(A)はROM2中へあらかじめ格納されている演算
部用プログラムであシ、各基本演算機能を実現する演算
部としての基本プログラム(以下、BPR) BPi〜
BPnは、各々がプログラムエリア(以下、PR,B)
 211〜21n、およびこれらの演算入力数、演算出
力数、演算中間値数。
Figure 1 shows the contents of programs, intermediary files, and execution tables stored in ROM2 or RAMa.
, (A) is a program for the arithmetic unit stored in the ROM2 in advance, and is a basic program (hereinafter referred to as BPR) BPi~ as the arithmetic unit that realizes each basic arithmetic function.
Each BPn is a program area (hereinafter referred to as PR, B)
211 to 21n, and the number of calculation inputs, number of calculation outputs, and number of calculation intermediate values.

演算に用いるパラメータ数、および演算内容等の演算条
件を示すヘッダエリア(以下、I]DE)221〜22
nにより構成されている。
Header areas (hereinafter referred to as I]DE) 221 to 22 that indicate calculation conditions such as the number of parameters used in calculations and calculation contents;
It is composed of n.

(B)は1つの演博ニブログラム部のシステムの中で1
制御同期当り1回の実行に対するRAM3へ格納される
仲介ファイルであシ、各BPR−BPx〜BPnと対応
して各々に用いる入力データか格納されるRAM3のア
ドレスを指定する入力指定アドレス(以下、IDA、)
311〜31W1各BPR・BPI〜BPnと対応して
各々に用いるパラメータを格納しであるパラメータアド
レス(以下、PMA)321〜32x、BPR・BPx
〜BPnと対応して各々の演算中間値を格納する中間値
アドレス(以下、INA)331〜33y1同様に対応
して各々の演算結果を示す出力データを格納する出力デ
ータアドレス(以下、01)A)341〜34zが設け
られ、これらの各データ数を示す1−unv35が(;
4加さi、、*うえ構成されている。
(B) is 1 in the system of one performance program section.
This is an intermediary file stored in RAM 3 for one execution per control synchronization, and an input designation address (hereinafter referred to as IDA,)
311 to 31W1 Parameter addresses (hereinafter referred to as PMA) 321 to 32x, BPR and BPx, which store parameters used for each BPR and BPI to BPn.
Intermediate value addresses (hereinafter referred to as INA) 331 to 33y1 corresponding to ~BPn and storing respective calculation intermediate values 331 to 33y1 Output data addresses (hereinafter referred to as 01)A storing output data indicating the respective calculation results corresponding to ~BPn )341 to 34z are provided, and 1-unv35 indicating the number of each of these data is (;
It is composed of 4 additions i,,*.

(C)は、例えばRA、M、3へ格納婆れる実行テーブ
ルであり、制御演算の機能別等により演博グループ(以
下、0PG)01〜0mへ分割され、各々がBPReB
Px−BPn中の必要とするもののROMz中のアドレ
スを指定するプログラムアドレス(以下、PRA、)4
11〜4111これらと対応してRAM3中の仲介ファ
イルのアドレスを指定する仲介ファイルアドレス(以下
、IFA)421〜4211および、これらのアドレス
数と演算機能の内容等を示すHDE431〜43mによ
り構成されておシ、これらが制御演算の実行順位にした
がって格納されている0 たマし、P RA411〜417.IFA421〜42
1は、例えば各々が2バイトにより構成され、合計4バ
イトにより一つのBRP−BPが選択のうえ実行される
ものと寿っておυ、これらへ格納するコードを16進数
のr FFF OJ未満として定めるとき、rFFFO
J以上により特定条件に応する演算の省略を指定するも
のとし、直前の演算結果に応じて所定の演算へ演算状況
をジャンプ略せることができる。
(C) is an execution table stored in, for example, RA, M, and 3, and is divided into performance groups (hereinafter referred to as 0PG) 01 to 0m depending on the function of control calculation, etc., and each
Program address (hereinafter referred to as PRA) 4 that specifies the address in ROMz of the required item in Px-BPn
11 to 4111 Corresponding to these, it is composed of intermediary file addresses (hereinafter referred to as IFA) 421 to 4211 that specify the address of the intermediary file in the RAM 3, and HDEs 431 to 43m that indicate the number of these addresses and the contents of the calculation function. However, these are stored according to the order of execution of control operations.PRA411-417. IFA421-42
1, for example, each consists of 2 bytes, and one BRP-BP is selected and executed using 4 bytes in total, and the code stored in these is less than r FFF OJ in hexadecimal. When determining, rFFFO
J or more specifies the omission of a calculation corresponding to a specific condition, and the calculation status can be skipped to a predetermined calculation depending on the immediately previous calculation result.

すなわち、CPU 1に対して管理プログラム(以下、
O8)が備えてあり、こねに基づいてCPU1が実行テ
ーブルからHDE43を除きIF5次に6光み出し、こ
れらのPTLA、41]〜411より指ガ”されたアド
レスのBPR,BPのPR・Eを逐次実行すると共に、
IFA421〜421により指定された仲介ファーイル
の指定されたIDA31により更に指定されたRA、M
3のアドレスから入力データをに’J’Cみ出し、かつ
、仲介ファイルの指定はれたPMA、32からパラメー
タを読み出しで演錯−に用い、演算の中間値を仲介ファ
イルの指定されたINA、33へ格納し、各BPR−B
l’毎の演算結果を指%”、された0T)A34へ格納
し、これらの動作な′実行テーブルに基づいて反復する
ため、IDA31により自己以外または以前の演算結果
が格納された0DA34を指定することにより、各B 
P R,・BP相互間の出力データと入力データとの授
受がなさね、実行テーブルおよび仲介ファイルの設定に
応じた制御演算が遂行される。
In other words, the management program (hereinafter referred to as
Based on this, CPU1 removes HDE43 from the execution table, outputs IF5 and then 6 lights, and prints the BPR, BP PR and E of the addresses fingered from these PTLA, 41] to 411. Along with sequentially executing
RA, M further specified by the specified IDA31 of the intermediary file specified by IFA421-421
Extract the input data from address 3 to 'J'C, and read the parameters from PMA specified in the intermediate file and use them for calculation, and use the intermediate value of the calculation as INA specified in the intermediate file. , 33, and each BPR-B
In order to store the operation results for each l' in the specified 0T) A34 and repeat these operations based on the execution table, the IDA31 specifies the 0DA34 in which the operation results other than the self or the previous operation results are stored. By doing so, each B
There is no exchange of output data and input data between PR, BP, and control calculations are performed according to the settings of the execution table and the intermediary file.

これに対し、実行テーブルのPRA41へ例えば次表の
とおりに定めた命令を格納し、かつ、対応スるIP”A
42ヘジヤンプ先のアドレスを格納しておくことにより
、直前の演算結果に応じて所定の演算へジャンプがなさ
れ、演算時間の短縮、または、演算状況の変更を行なう
ことができる。
On the other hand, store the command defined as shown in the following table in PRA41 of the execution table, and
By storing the address of the jump destination in 42, a jump is made to a predetermined calculation according to the immediately previous calculation result, and the calculation time can be shortened or the calculation status can be changed.

第3図は、CPU 1 カ08に基ツキBPR−BPt
〜BPnを実行する状況の70−チャートであり、まず
、「イニシャライズ」1o1にょシ初期状態を設定する
と、テーブルポインタにより0PG−OxのPRA41
1およびIFA421が指示されるため、これの内容に
応する1DA31 、PMA32 、lNA33を用い
て同様のrBPRを実行」111を行左い、IFA42
1により指定これたODA、34へllilデカタを格
納し、rBPR終了? J t12かY(YES)とな
わば、opoの同−G中の「最終P 11A ? J 
121を判断し、これがN(No)であれば「テーブル
ポインタをつぎへ進める」122を行々うのに対し、ス
テップ121がYとなt]ば「つきの0PG−G→テー
ブルポインタ」123により、OPG@Glから0PG
−02へテーブルポインタをコ旬めいずれかてよって指
示されたPR・A41の内容がj FFI”F Jのr
 NOP ? j 131を判断1〜、これのNによっ
ては同様にrFFI”Oj〜[FF’FEJのいずれか
に該当するかを「ジャンプ? J 132い二より判断
し、これのYに応じてrFFFOJの「無条件ジャンプ
?J134を判断のうえ、この結果がNのときはその他
の「条件対ジャンプ?J135を判断し、これのYにし
たがい「ジャンプアドレス→テーブルポインタ」141
によりジャンプ先へテーブルポインタを進め、ステップ
121以降を反復する。
Figure 3 shows the BPR-BPt based on CPU 1/08.
This is a 70-chart of the situation in which ~BPn is executed. First, when the initial state of "Initialize" 1o1 is set, PRA41 of 0PG-Ox is set by the table pointer.
1 and IFA421 are specified, execute the same rBPR using 1DA31, PMA32, and INA33 corresponding to the contents of this.
ODA specified by 1 stores llil dekata to 34 and rBPR ends? J t12 or Y (YES) means "Final P 11A? J
If step 121 is N (No), "advance the table pointer to the next" step 122 is performed, whereas if step 121 is Y, "0PG-G → table pointer" 123 is executed. , OPG@Gl to 0PG
-02, and the contents of PR・A41 indicated by
NOP? J 131 is judged from 1~, and depending on the N of this, it is similarly judged whether it corresponds to any of rFFI''Oj~[FF'FEJ, ``jump? After determining unconditional jump? J134, if the result is N, determine other "condition vs. jump? J135" and following Y of this, "jump address → table pointer" 141
The table pointer is advanced to the jump destination, and steps 121 and subsequent steps are repeated.

なお、ステップ134がYであれば、同様にステップ1
41へ移行するのに対し、ステップ131のYまたはス
テップ135のNによっては、直ちにステップ121へ
戻る。
Note that if step 134 is Y, step 1
On the other hand, depending on Y in step 131 or N in step 135, the process immediately returns to step 121.

また、ステップ132のNによっては、「ファイルポイ
ンタ・セット」151により、ステップ122またけ1
23により指示されたIFA42のアドレスへ仲介ファ
イル用のポインタをセットし、ステップ111以降を反
復する。
Also, depending on N in step 132, the "file pointer set" 151 causes the step 122 to be
The pointer for the intermediate file is set to the address of the IFA 42 specified by 23, and steps 111 and subsequent steps are repeated.

したがって、O8の管理に基づき実行テーブルの順位に
より各BPR@BP l〜BPnが逐次実行されると共
に、IDA31において0DA34のいずれかを指定す
れば、以前の演算による出力データを現在の演算におけ
る入力データとして用いるものとな9、各BPR−BP
l−BPn相互間の出力データと入力データとの授受が
行なわれ、一連の制御演算が遂行される。
Therefore, each BPR@BP l to BPn is executed sequentially according to the order of the execution table based on the management of O8, and if any one of 0DA34 is specified in IDA31, the output data of the previous operation is used as the input data of the current operation. 9, each BPR-BP
Output data and input data are exchanged between l-BPn, and a series of control operations are performed.

たゾし、一つのBPR・BPは、1回のみ実行されると
は限らず、各OP G −G z−Gmの内容に応じて
複数回実行される場合もある。
However, one BPR/BP is not necessarily executed only once, but may be executed multiple times depending on the contents of each OPG-Gz-Gm.

また、制御演算に際しては、HDE22.35゜43等
を除いて実行される。
Further, control calculations are executed except for HDE22.35°43, etc.

第4図は、以上の制御演算状況を示す等測的なブロック
図であシ、例えば、BPR・BPtにより演算プログラ
ム部PAが構成され、BPR−BPgにより演算プログ
ラム部PBが構成きれていると共に、演算プログラム部
PA、PBは各々演算入力AI。
FIG. 4 is an isometric block diagram showing the above-mentioned control calculation situation. , arithmetic program sections PA and PB each have an arithmetic input AI.

A2.Bl、B2および演算出力As、Beを備えてお
シ、同時に各入力が仲介ファイルのIDAllAl 。
A2. It has Bl, B2 and calculation outputs As, Be, and at the same time, each input is an intermediate file IDAllAl.

A、s、Bl、Bzを示し、各出力が同様の0DA−A
s、Bsを示すものとなっている。
A, s, Bl, Bz, each output is similar 0DA-A
s, Bs.

また、入力信号Si1〜8 i 11等の入力データD
Il〜D1.sは、入力端子01〜C8へ与えられてい
るか、これらはR,A、M3中の特定アドレスC1〜C
8を同時に示すものとなっている。
In addition, input data D such as input signals Si1 to Si8 i11
Il~D1. s is given to input terminals 01-C8, or are they given to specific addresses C1-C in R, A, M3?
8 at the same time.

したがって、入力データDII、DI2は演算プログラ
ム部PAにおいて例えば加算がなされ、これの出力デー
タDOIが入力データDI4として演算プログラム部P
Bへ与えられ、例えば、入力データDIsとの乗算が行
なわれたうえ出力データTX)sとなるが、O8に基づ
(CPU1の制御によれば、実行テーブルのPRA41
1.1.FA421によυBPR−BP1および仲介フ
ァイルのI DA @A 1 、 A 2と0DA−A
8とが選定され、IDA−AI、A2の内容としてアド
レスC1、C2が格納されているため、BPR−BPl
の実行において、アドレスC1,C2の入力データDI
N、DIRが用いられ、かつ演算結果の出力データDO
+が0DA−Asへ格納されるものとなる。
Therefore, the input data DII and DI2 are added, for example, in the arithmetic program section PA, and the output data DOI is used as the input data DI4 in the arithmetic program section P.
For example, after being multiplied with the input data DIs, the output data TX)s is obtained, but based on O8 (under the control of the CPU 1)
1.1. FA421 υBPR-BP1 and intermediary file IDA @A 1 , A 2 and 0DA-A
8 is selected, and addresses C1 and C2 are stored as the contents of IDA-AI and A2, so BPR-BPl
In the execution of , input data DI at addresses C1 and C2
N, DIR are used, and the output data DO of the operation result is
+ will be stored in 0DA-As.

ついで、実行テーブルにより同様にBPR−BP Zお
よび仲介ファイルのIDA@Bl、B2ならびに0DA
−B11が選定され、IDA−B1の内容により0DA
−Asが指定されると共に、IDA−B2の内容により
アドレスCBが指定きれるため、BPR−BP2の実行
において0DA−Asの出力データIX)】およびアド
レスCBの入力データDIaが用いらね、演算結果の出
力データ01)2が0DA−Bsへ格納づれる。
Then, BPR-BP Z and the intermediary files IDA@Bl, B2 and 0DA are similarly set by the execution table.
-B11 is selected and 0DA is selected according to the contents of IDA-B1.
-As is specified and the address CB can be specified by the contents of IDA-B2, so the output data IX) of 0DA-As and the input data DIa of address CB are not used in the execution of BPR-BP2. The output data 01)2 of is stored in 0DA-Bs.

々お、積分、微分演算、係数剰算等の演算においては、
積分係数、微分係数2乗算係数等のパラメータが仲介フ
ァイルのPMA32へ格納されており、これらが用いら
れると共に、今回の演算値を次回に使用する必要のある
場合に1INA33へ一旦格納される。
In operations such as integration, differential operations, and coefficient multiplication,
Parameters such as an integral coefficient and a differential coefficient squared multiplication coefficient are stored in the PMA 32 of the intermediary file, and are used, and are temporarily stored in the 1INA 33 when the current calculated value needs to be used next time.

以上に対し、制御演算の状況を変更し、第4図において
点線により示す状態とする場合に、KBl2の入力操作
により仲介ファイルの内容変更を指示し、IDAノB2
の内容をアドレスC8からBPR@BPiと対応する0
DA−A3へ更新すれば、演算プログラム部Piの出力
データDO1を入力データDIsに代える入力データと
することができる。
Regarding the above, when changing the control calculation situation to the state shown by the dotted line in Fig. 4, instructing to change the contents of the intermediary file by inputting KBl2,
0 corresponding to BPR@BPi from address C8
By updating to DA-A3, the output data DO1 of the calculation program section Pi can be used as input data in place of the input data DIs.

すなわち、仲介ファイルのIDA31を変更条件に応じ
て更新することによυ、入力データの疑:定を任意に行
なうことができる。
That is, by updating the IDA 31 of the intermediary file according to the change conditions, input data can be arbitrarily determined.

また、PMA32の内容を更新すねは、演算係数の変更
が自在となる。
Furthermore, when updating the contents of the PMA 32, the calculation coefficients can be changed freely.

第5図は仲介ファイルの変更操作を行なう検索手順を示
し、まず、KBl2の入力操作によりメインディレクト
リ51よシサブディレクトリを経由してから、所望のO
PGの中よシ変更すべきPR・A41と対応するIFA
42を発見し、KBl2によって几AM3の当該アドレ
スを指定してCRTl2により表示させたうえ、クリア
操作および設定操作を行ない、当該アドレスの内容を更
新する。
FIG. 5 shows a search procedure for changing an intermediary file. First, by inputting KBl2, the main directory 51 and subdirectories are accessed, and then the desired O
PR/A41 that should be changed in PG and corresponding IFA
42, the address of the AM3 is specified using the KBl2, the address is displayed on the CRTl2, and the content of the address is updated by performing a clearing operation and a setting operation.

したがって、制御演算の状況をKBl2による入力操作
により簡単かつ容易に変更することが自在となp、RO
M 2の内容を変更する必要性が排除され、設置現場に
おいて運用条件、制御状況等の変化に対する処置を直ち
に行なうととができるため、制御演算の状況変更に要す
る時間が灼縮されると共に、所要経費が不要となる。
Therefore, it is possible to easily and easily change the status of control calculations by inputting operations using KBl2.
Since the need to change the contents of M2 is eliminated, and it is possible to immediately take measures for changes in operating conditions, control conditions, etc. at the installation site, the time required to change the control calculation situation is shortened, and Required expenses become unnecessary.

たゾl−1第2図の構成は選定が任意であシ、CRTl
 1 、KBl 2を設けず、必要に応じて携帯形のK
Bおよび液晶表示器等を備える操作器を接続1.、同様
の操作を行なうものとしてもよく、伝送路10を介し遠
隔操作により同等の操作を行なっても同様であり、伝送
路10としては、条件に応じて有線回線才たけ無線回線
を用いればよい。
The configuration shown in Figure 2 of Figure 2 can be selected arbitrarily.
1, KBl 2 is not provided, and a portable K is installed as necessary.
Connect B and an operating device equipped with a liquid crystal display, etc. 1. , the same operation may be performed, and the same operation may be performed by remote control via the transmission line 10. As the transmission line 10, a wired line or a wireless line may be used depending on the conditions. .

また、実行テーブルをRAM 3へ格納すれば、これの
変更も任意となるが、BPRIIBPI〜BPnと同じ
く標準化し、R,0M2へ格納してもよく、これらのス
テップ数および内容は状況に応じて定めればよいと共に
、各演算部をプログラムにより構成せず、バー ドウエ
アにより構成し7、これらをCPU1が統制するものと
しても同様である等、種々の変形が自在である。
Also, if the execution table is stored in RAM 3, it can be changed at will, but it can also be standardized like BPRIIBPI to BPn and stored in R, 0M2, and the number and contents of these steps can be changed depending on the situation. In addition, various modifications are possible, such as configuring each calculation unit not by a program but by hardware7 and controlling these by the CPU 1.

〔発明の効果〕〔Effect of the invention〕

以上の説明により明らかなとおり本発明によれば、制御
演賀の状況を入力操作により容易に変更できるため、制
御条件、運用状況等の変化捷たけ変更が生じても簡単に
かつ即応して対処できるものとなり、各種の制御装置、
において顕著な効果が得られる。
As is clear from the above explanation, according to the present invention, the control condition can be easily changed by input operation, so even if changes in control conditions, operational conditions, etc. occur, it can be easily and immediately dealt with. Various control devices,
Remarkable effects can be obtained.

【図面の簡単な説明】[Brief explanation of drawings]

図は本発明の実施例を示し、第1図はプログラム、仲介
ファイルおよび実行テーブルの内容を示す図、第2図は
構成を示すブロック図、第3図ゆCPUによる実行状況
のフローチャート、第4図は等測的なブロック図、第5
図は実行テーブルの検索状況を示す図である。 1、、−−CPU(プロセッサ)、2会@1111RO
M(固定メモリ)、3・・・・R・AM(可変メモリ)
、4〜7・・・・I/F (インターフェイス)、11
・・・、CRT (ブラウン管表示器)、12−−−−
KB(キーボード)、211〜21fl−−−−PR,
E(プログラムエリア)、221〜2211135 +
 431〜43rne @ 11 e HDE (ヘッ
ダエリア)、311〜31W・―・・IDA(入力指定
アドレス)、321〜32 x 11e 拳@ PMA
 (パラメータアドレス)、33〕〜33y・ψ・・I
NA(中間値アドレス)、341〜34z @ 拳11
−0DA (出力データアトレス)、411〜4111
・−・PRA(プログラムアドレス)、421〜421
* S @ e IFA(仲介ファイルアドレス)、B
Pt〜BPn −−拳−BPR(基本プログラム)、0
1〜Gma 會a eOPG(演算グループ)、PA 
、 FB 、 P i・・・・演算グー−vi−p→−
ム部、At 、A、、2 、 By、 、 B2 * 
* e 拳 入力データアドレス、A ’ + 88+
 ’ 8φψ・・出力データアビ1/ス、C1〜CB 
* @ @−アドレス、■)■1〜DI411−111
1人カチータ、DOi 、I)02 、DOi Il−
・・出力データ。
The figures show an embodiment of the present invention, in which Fig. 1 is a diagram showing the contents of a program, an intermediary file, and an execution table, Fig. 2 is a block diagram showing the configuration, Fig. 3 is a flowchart of the execution status by the CPU, and Fig. 4 is a diagram showing the contents of a program, an intermediary file, and an execution table. The figure is an isometric block diagram, 5th
The figure shows the search status of the execution table. 1,, --CPU (processor), 2 meeting @1111RO
M (fixed memory), 3...R・AM (variable memory)
, 4-7...I/F (interface), 11
..., CRT (cathode ray tube display), 12---
KB (keyboard), 211~21fl---PR,
E (program area), 221-2211135 +
431~43rne @ 11e HDE (header area), 311~31W --- IDA (input specified address), 321~32 x 11e fist @ PMA
(parameter address), 33] ~ 33y・ψ・・I
NA (median value address), 341-34z @ fist 11
-0DA (output data address), 411 to 4111
・-・PRA (program address), 421 to 421
* S @ e IFA (intermediary file address), B
Pt~BPn --Fist-BPR (basic program), 0
1~Gma meeting a eOPG (operation group), PA
, FB, P i... operation goo-vi-p→-
M part, At , A, , 2 , By, , B2 *
* e fist input data address, A' + 88+
'8φψ...Output data abyss 1/s, C1~CB
* @@-address, ■)■1~DI411-111
1 person Cachita, DOi, I)02, DOi Il-
··output data.

Claims (1)

【特許請求の範囲】[Claims] 各々が基本演算機能を有する複数個かつ複数種類の演算
プログラム部と、該各演算プログラム部の演算に用いる
入力データが格納されるメモリのアドレスを各個に指定
すると共に前記演算に用いるパラメータおよび該演算結
果の出力データを各個に格納する仲介ファイルと、前記
各演算プログラム部を各個に指定しこれら各演算プログ
ラム部による制御演算の実行順位を定めると共に前記各
演算プログラム部と対応する前記仲介ファイルのアドレ
スを指定する実行テーブルと、該実行テーブルに基づき
前記各演算プログラム部を逐次選択すると共に前記仲介
ファイルの指定によるアドレスの入力データおよび前記
仲介ファイルのパラメータを用いる演算を行なわせかつ
前記仲介ファイるへの出力データ格納により前記各演算
プログラム部相互間の出力データと入力データとの授受
を行なわせ前記制御演算を管理する手段と、前記仲介フ
ァイルの内容を必要に応じ入力操作により変更し前記制
御演算の状況を変更する手段とを備えたことを特徴とす
る制御装置。
A plurality of arithmetic program sections each having a basic arithmetic function, and a plurality of types of arithmetic program sections, each specifying a memory address in which input data used for the operation of each arithmetic program section is stored, and parameters used for the operation and the operation. An intermediary file for storing the output data of the results, an address of the intermediary file corresponding to each of the arithmetic program sections, which specifies each of the arithmetic program sections and determines the execution order of control operations by each of the arithmetic program sections. an execution table that specifies the above, and sequentially selects each of the arithmetic program sections based on the execution table, causes the computation to be performed using address input data specified by the intermediary file, and parameters of the intermediary file, and returns the intermediary file to the intermediary file. means for managing the control calculation by storing output data of the calculation program units to exchange output data and input data between the calculation program units; A control device characterized by comprising: means for changing the status of the control device.
JP29802485A 1985-12-28 1985-12-28 Control device Pending JPS62157946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29802485A JPS62157946A (en) 1985-12-28 1985-12-28 Control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29802485A JPS62157946A (en) 1985-12-28 1985-12-28 Control device

Publications (1)

Publication Number Publication Date
JPS62157946A true JPS62157946A (en) 1987-07-13

Family

ID=17854127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29802485A Pending JPS62157946A (en) 1985-12-28 1985-12-28 Control device

Country Status (1)

Country Link
JP (1) JPS62157946A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60150102A (en) * 1984-01-13 1985-08-07 Hitachi Ltd Controller

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60150102A (en) * 1984-01-13 1985-08-07 Hitachi Ltd Controller

Similar Documents

Publication Publication Date Title
JPH0387930A (en) Emulator asist unit and coprocessor emulator using the same
JP3115237B2 (en) Control program creation device and control program creation method
EP2128778A1 (en) Simulation control program, recording medium, simulator and simulation control method
JPS62157946A (en) Control device
JP3549709B2 (en) Unit allocation system for wire harness manufacturing apparatus, and recording medium recording unit allocation program
US5159674A (en) Method for supplying microcommands to multiple independent functional units having a next microcommand available during execution of a current microcommand
JP2001325010A (en) Programmable controller system
JPS62157949A (en) Controller
TWI582555B (en) A programmable controller system, a programmable display, a support device, a program
JPS62157947A (en) Control device
JPS5826567B2 (en) electronic computer system
JPS62157948A (en) Controller
WO2006051902A1 (en) Calculation processing system, calculation processing method, user program system, library program system, program, and recording medium containing the program
JP2003036103A (en) Process control system
JPH03103978A (en) Hardware resource allocating supporting system
JPS63245522A (en) Microprocessor
JP3698125B2 (en) Data processing system, data processing apparatus, and data processing method
JP2884601B2 (en) Vector processor
JPS62157906A (en) Controller
JP2831721B2 (en) Arithmetic unit assignment device
JP2575936B2 (en) Content search device
JPH07219608A (en) Process controller
JP3399709B2 (en) Data extraction method in programmable controller and programmable controller
JPH0614330B2 (en) Microprocessor device
JPH02118870A (en) Constitution control system for arithmetic unit