JPS62157377A - 異なる時間で入力信号をサンプリングするための装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の背景］ この発明はサーボシステムの分野に関するものであって
、特にディスク駆動ヘッド制御サーボシステムのための
サーボデータ復調器回路の分野に関するものである。

ディスク駆動ヘッド制御サーボシステムはシークモード
で読出／書込ヘッドを適当なトラックに動かし、かつデ
ータを読出したりまたは書込むためにトラッキングモー
ドの間適当なトラック上にヘッドを維持する働きをする
。この機能を行なうために、サーボシステムは、シーク
モードでのトラックの交差およびトラッキングモードで
の選択されたトラック上のヘッドの位置エラーの信号を
送る、成る制御信号を発生し、かつ処理する必要がある
。

位置エラー信号はデータをサーボトラックから読出すサ
ーボヘッドからの信号をサンプリングすることによって
発生される。それからピークの大きさが比較され、選択
されたトラック上での実際のヘッド位置と所望のヘッド
位置の間のエラーの量および方向を示す位置エラー信号
を発生する。

先行技術では、サーボデータ復調器はマルチプレクサを
介して単一の入力信号ラインに結合された４個のピーク
検出器からなっていた。ピーク検出器は各々が異なる時
間で入力信号に接続され、そしてその時間で信号のピー
ク振幅を検出した。

ピーク検出器の出力はそれから差動増幅器の入力にそれ
らを与えることによって比較され、その出力が選択され
たピーク間の差を示した。これらの出力の差は位置エラ
ー信号を発生するために用いられ得た。そのような配置
は第１図に示される。

閉ループヘッド位置決めを用いる大部分の現在のディス
ク駆動製造者はこの多重ピーク検出器アークテクチャを
用いる。

この先行技術の試みにはいくつの問題があった。

それらのうちの主なものは不正確さであった。不正確さ
はいくつかの原因から生まれる。第１に、マルチプレク
サスイッチは測定されるべき信号と直列に置かれ、かつ
集積される切換トランジスタでなくてはならない。これ
は、切換トランジスタのオフセット電圧のために、すな
わちもし飽和しているバイポーラトランジスタが用いら
れるなら、コレクタからエミッタへの飽和電圧が、測定
されるべき電圧源と電荷蓄積コンデンサの間に課される
ので、不正確さを引き起こす。これはスイッチのオフセ
ット電圧によって検出されたピークを変化させる。もし
スイッチが一致しなかったり、またはピーク検出器が一
致しなかったなら、検出されたピークはそれらの真の大
きさではない大きさを示したであろう。ピークが差動増
幅器によって比較されたとき結果は間違った位置エラー
信号であろう。

先行技術の試みでのさらに他の問題はピーク検出器内の
コンデンサの放電の問題である。ピーク検出器のコンデ
ンサの電圧は人力信号が上昇するにつれてそれに従う。

入力信号の振幅が下降し始めるとき、ピーク検出器はコ
ンデンサの電圧をピーク電圧で「凍結する」。これが一
旦起こると、コンデンサはゆっくりと放電し始める。不
完全なスイッチにかかり、かつ以下の段階の入力インピ
ーダンスを介した漏洩と、次のフレームサンプルウィン
ドウでピークを検出することができるほど充分低い値ま
でコンデンサが放電することを可能にするように企画さ
れた漏洩とのためにこの放電は起こる。同様のことが４
個のチャネルの各々にあてはまる。

正確な位置エラー信号を得るために、隣接するチャンネ
ルのピーク電圧の間の差が検出されなくてはならない。

しかし各コンデンサ上にストアされたピーク電圧は時間
で減衰し、かつＡとＢの比較は、Ａがサンプルされたし
ばらく後にＢチャネルがサンプルされるまで発生するこ
とができないので、Ａチャネルのピーク検出器のコンデ
ンサの電圧はＢサンプルがとられるときまでに一部が減
衰されてしまうであろう。もし減衰の速度が線形である
かまたは周知および予測可能であり、かつ相対的なサン
プリング時間が周知であったなら、この差は補償され得
るであろう。しかしながら、コンデンサの減衰速度は、
コンデンサの電圧が検出されるべき次のピークよりも低
いように、充分に低い値にまで減衰するよう、充分速く
なくてはならない。効果的には、これはその減衰がピー
ク検出器による１つのサンブノにおよびピーク検出器に
よる次のサンプルの時間から予期される入力電圧の範囲
で予想される最も低い値にまでなることを必要とする。

もしそうでなかったならば、すなわちもしコンデンサの
初期電圧がサンプルのときに存在するピーク入力信号の
大きさよりも既に高かったならば、次のピークは検出さ
れないであろう。すべてのピークが検出されることを確
実にするために、先行技術は迅速に減少する入力信号で
は放電速度を増し、または迅速に減少しない入力信号に
は放電の速度を下げて各ピーク検出器のコンデンサの放
電速度を変化させて放電の適応速度を用いる。

この型の先行技術の試みはいくつかの問題を作り出す。

第１に、放電速度は変化するので、Ｂチャンネルによる
サンプリングの前のＡチャネルでの放電の量によって作
り出されるエラーは変化し、かつ複雑な回路が各フレー
ム間の各チャネルの放電速度を覚えるように設計され、
そして隣接した後にサンプリングされるチャネルのピー
クとサンプリングしたピークとを比較する前にその特定
の放電量を修正するように設計されていない限り、修正
され得ない。さらに、入力信号の減少速度を感知し、か
つ１つのフレームから次のフレームまでの入力信号の減
少速度にそれを適合させるために各チャネルの放電速度
を変化させるために複雑な回路が存在しなくてはならな
い。

上で注目された先行技術のサーボデータ復調器アーキテ
クチャおよび方法の別の問題はエラースパイク（ｓｐｉ
ｋｅ）であって、これらはヘッドが実際にトラック上に
あるとき位置エラー信号内で各フレームごとに発生され
る。この概念は第２図および第３図を参照することによ
って最善に理解されるであろう。

第２図は出力、すなわちサーボヘッドがトラック上にあ
るときの１フレームのピーク検出器ＡおよびＢ上の電圧
を示し、−力筒３図はＡ出力からＢ出力を減算すること
によって得られる結果として生じる位置エラー信号を示
す。ヘッドがトラック上にあるとき、位置エラー信号は
Ｏであると想定される。しかしながら、先行技術の構造
では、間違った位置エラーを表わす小さなエラースパイ
クが構成要素の配置および用いられたサンプリングの方
法のために各フレームで発生される。これらのエラース
パイクが発生される理由は、ピーク検出器出力の連続し
た比較がなされる一方で隣接したチャネルのピーク検出
器出力は時間的に後でサンプリングするピーク検出器に
よるサンプリングのときのみ有効に比較され得るからで
ある。

ピーク検出器１がＡチャネル上のピークを検出すると、
その出力は時間ｔｏで出力差動増幅器ＤＩＦＦ　　ＡＭ
Ｐ　　１によってＢチャネルのピーク検出器２の出力と
即座に比較される。Ｂチャネルビーク検出器はそのサン
プルをまだ取っていないので、コンデンサＣ２電圧は最
後のデータフレームの間に検出されたいかなるピークか
らも減衰されているであろう。時間１０の位置エラー信
号ＰＥ５Ｉは、Ａチャネルビーク検出器によって検出さ
れたピーク値と等しいエラーの正の値ｖ１が、時間ｔＱ
でのＢチャネルピーク検出器のコンデンサＣ２上のその
ときのいかなる電圧よりも少ないと仮定する。これは第
３図に時間１０で示される電圧Ｖ１である。時間ｔｏに
先立って（ｔＯでの電圧までの立上がり時間は除いて）
、位置エラー信号ＰＥ３１は成る偽の負の値ｖＯであり
、これはそれらが最後のデータフレームの量検出された
いかなるピークからも揃って減衰するので、ＡおよびＢ
チャネルビーク検出器コンデンサＣ１と０２の電圧間の
差に等しい。

Ａチャネル蓄積コンデンサＣ１上の電圧は時間１０の後
減衰するので、Ｂチャネルピーク検出器コンデンサＣ２
上の電圧は同じ速度で減衰し続ける。この期間の位置エ
ラー信号ＰＥＳ　１は時間ｔｏで仮定された偽の正の値
でほぼ一定であろう。

時間ｔ１でマルチプレクサはＢチャネルピーク検出器を
入力信号に接続させ、そしてＢチャネルピーク検出器は
第２図の遷移２０によって示されるように充電され始め
る。時間ｔ３で、Ｂチャネルピーク検出器は完全にピー
ク値まで充電される。

コンデンサＣ２上の電圧が上昇するにつれて、位置エラ
ー信号ＰＥＳ　１は減少する。時間ｔ２でＡおよびＢチ
ャネルビーク検出器コンデンサＣ１およびＣ２上の電圧
が互いに等しくなると、位置エラー信号ＰＥＳ　１は０
になる。時間ｔ２からｔ３まで信号ＰＥＳ　１は、コン
デンサＣ２上の電圧とコンデンサＣ１上の電圧の差に等
しい成る偽の負、の値ｖ２、すなわち第３図の電圧ｖ２
まで減少し続ける。時間ｔ３の後、位置信号は、コンデ
ンサＣ１およびＣ２が同じ速度で放電するので一定のま
まであり、かつ電圧Ｖ２に等しい。

ヘッドがトラック上にあるとき正しい位置エラー信号は
０であるとされているので、時間ｔ３での位置エラー信
号の値ｖ２はＡチャネルサンプルの時間からＢチャンネ
ルサンプルの時間までの間のＡチャネルピーク検出器コ
ンデンサＣ１上の指数の減衰によって引き起こされるエ
ラーの量である。

さらに、もしチャネルＡないしＤのピーク検出器がうま
く一致しないなら、ＡおよびＢのサンプルのピークは等
しくあるはずのときに等しくないかもしれない。推定上
等しいが実際には等しくない２つのピークを減算するこ
とは、エラーがないときに位置エラーの誤りの表示につ
ながる。これは位置決め機構が、始めるためにそれらが
正しく中心に置かれているとき、サーボおよびデータヘ
ッドをトラックの中心から移動させることにつながる。

位置エラー信号内の、結果として生じるスパイクはフレ
ームの部分でそれを無効にする。さらに、それはかなり
狭いパルスなので、広いノイズスペクトルを有し、これ
は電磁気混信を作り出し得、かつノイズとしてシステム
のいかなる線形の回路内にも結合され得る。

上で述べられた欠点のない簡単でしかも正確なサーボデ
ータ復調器の必要性が起こってきた。

［発明の要約］ この発明は、単一の蓄積コンデンサと４つのサンプルお
１よび保持回路を有する１つのピーク検出器のみを使用
する改良されたサーボデータ復調器である。各サンプル
および保持回路はスイッチを有し、これはそれを接続さ
せて予め定められた時間でピーク検出器蓄積コンデンサ
上の電圧をサンプリングする。各サンプルおよび保持回
路は異なる時間でピーク検出器コンデンサをサンプリン
グする。ピーク検出器の蓄積コンデンサはタイミング論
理によって制御されるスイッチによってバイパスされ、
これはまた各サンプルおよび保持回路をピーク検出器蓄
積コンデンサに結合させるスイッチを制御する。タイミ
ング論理はピーク検出器の蓄積コンデンサをバイパスす
るスイッチが、それがピークをサンプリングすることを
望まれるとき開くことを引き起こす。ピーク検出器蓄積
コンデンサをバイパスするスイッチは、ピークが捕捉さ
れることを確実にするに充分な期間間いたままである。

ウィンドウ期間の最後で、サンプルおよび保持回路の１
つをピーク検出器の蓄積コンデンサに結合させるスイッ
チは、サンプルおよび保持回路がコンデンサ上の電圧を
得ることを可能にするのに充分な時間閉じられている。

その後、第１のサンプルおよび保持回路をピーク検出器
コンデンサに接続させるスイッチは開かれ、そして第１
のサンプルおよび保持回路は保持モードに行く。

次に、ピーク検出器コンデンサにかかるスイッチはコン
デンサを放電するのに充分な時間閉じられ、そしてそれ
から別のサンプルウィンドウのために開かれる。この第
２のサンプルウィンドウの間、ピーク検出器蓄積コンデ
ンサはこのサンプルウィンドウの間起こるピークを得る
。次に第２のサンプルおよび保持回路は第１のサンプル
および保持回路のときと同じ態様でピーク検出器蓄積コ
ンデンサに結合される。この処理は残っている２つのサ
ンプルおよび保持回路で繰返され、かつ全体の過程はフ
レームごとに繰返される。

この発明の構造および方法はいくつかの理由で先行技術
の問題をなくす。第１に、次のチャネルピーク検出器が
サンプリングするのを待つ間ピーク検出器蓄積コンデン
サ上の電圧の減衰によって引き起こされる不正確さがな
くされる。これはこの発明ではピーク検出器蓄積コンデ
ンサに減衰の計画された速度を引き起こす必要がないか
らである。各サンプルウィンドウの間、ピーク検出器は
ピークを検出し、かつこのピークは別々の回路によって
サンプルリングされ、そして保持される。

その後は、ピーク検出器蓄積コンデンサは次のサンプル
ウィンドウの間のサンプル取りに備えてすべて放電され
、一方サンプルおよび保持回路は第１のウィンドウの間
に検出されンニピークを一定値で保持し１、サンプルお
よび保持回路の動作に固有のわずかな「垂下」のみをう
けるだけである。

このアーキテクチャはまた、入力信号の減少速度を検出
し、それに応じてピーク検出器蓄積コンデンサ上の電圧
の減衰速度を調整し、コンデンサ上の電圧が次のサンプ
ルウィンドウの前に次のピークを検出するのに充分低く
あることを確実にするための複雑な回路の必要をなくす
。

さらに、サンプルおよび保持回路の蓄積コンデンサ上に
は減衰がないので、この発明はヘッドがトラック上にあ
るとき位置エラー信号のエラースパイクをなくす。すな
わち、ヘッドがトラック上にあるとき、隣接したチャネ
ル上の検出されたピークは等しく、そしてこれらの検出
されたピークは大きさの損失があるとしても非常にわず
かで１つのフレームから次へとサンプルおよび保持回路
内にストアされる。こうして、たとえ差動増幅器が隣接
したチャネルのサンプルおよび保持回路の出力に結合さ
れたとしても、「トラックの中央上の」状況ではエラー
スパイクは発生しないであろう。これはたとえＡチャネ
ルのサンプルおよび保持回路の出力がＢチャネルのサン
プルおよび保持回路の出力から、Ａチャネルサンプルの
ウィンドウが終わった後に即座に差し引かれるとしても
、Ｂチャネルのサンプルおよび保持回路は依然として以
前のフレームから同じ大きさのピークをストアするので
、これは当て嵌まる。こうして、この減算の結果は零で
、正しいオン・トラック位置エラー信号である。

さらに、この発明の信号経路のスイッチにかかるオフセ
ット電圧によって引き起こされるエラーの原因は、この
発明ではなくされる。これはスイッチを制御するサーボ
データ復調器が信号経路で直列になっていないからであ
る。以下の論議から分かるように、ピーク検出器のため
のスイッチはピーク検出器蓄積コンデンサにかかってお
り、入ってくる信号と直列ではない。さらに、サンプル
および保持回路のためのスイッチは信号経路内にはない
が、ダイオードの橋絡の外で、信号経路内にない２つの
角に結合されている。

［好ましい実施例の詳細な説明］ 第４図を参照すると、この発明のブロック図が示されて
いる。サーボデータヘッドまたはその他の信号ソースか
らの入力信号は入力ノード３０に与えられる。蓄積コン
デンサ３４を有する単一のピーク検出器３２はコンデン
サ３４を充電し、ノード３０上の入力電圧をその最も高
いレベルにまで追跡し、かつサンプルウィンドウが依然
として「開いている」間に、たとえ入力電圧が減少して
もサンプルウィンドウの間最も高いレベルで「ラッチす
る」。サンプルウィンドウの持続期間はスイッチ３６に
よって決定され、これはスイッチ３６が閉じるときそれ
を放電させるように蓄積コンデンサ３４にかかって接続
される。スイッチ３６が開いているとき、サンプルウィ
ンドウは「開いており」そしてピーク検出が起こる。ス
イッチ３６が閉じているとき、サンプルウィンドウは「
閉じており」、そしてピーク検出器は入力ノード３０上
の電圧を追跡しない。

ピーク検出器３２は興味のある入力信号内のピークを検
出するのに充分な獲得時間を有するいかなる従来の設計
であってもよい。すなわち、入力信号の変化の速度はそ
れがピーク検出器によって追随され得る変化の最大速度
を超えてはならない。

スイッチ３６はいかなる型の電子スイッチであってもよ
いが、好ましくは集積されたトランジスタスイッチであ
る。

ライン３８上のピーク検出器３２の出力は４つのサンプ
ルおよび保持回路４０ないし４３の入力に結合される。

各サンプルおよび保持回路は蓄積コンデンサ、すなわち
蓄積コンデンサ４４ないし４７を有し、そして各サンプ
ルおよび保持回路は電圧源、すなわちり、　Ｃ，電圧源
４８ないし５１、を有し、これらは以下に明らかとなる
であろう態様で蓄積コンデンサを充電する助けとなるよ
うに用いられる。各電圧源はスイッチ５２ないし５５の
１つによってその対応するサンプルおよび保持回路に接
続されたりまたはそこから結合を外されたりできる。サ
ンプルおよび保持回路４０ないし４３はシステムの精度
を高くするためにそれらの電気特性が密接に一致してい
なくてはならない。

すべてのトランジスタ、ダイオードおよび抵抗器は同じ
工程でかつ同じダイス上で近接して形成さｔ” れるの桝一致したサンプルおよび保持回路を集積によっ
て得ることはより簡単および便利である。

これは、もしディスクリートな素子が用いられたなら素
子の同じ型の異なるバッチの間で起こり得る処理の相違
点や、素子の電気性能における変形を引き起こし得る、
異なるドーピングモードまたはプロファイルのような処
理の相違点の多くをなくす。サンプルおよび保持回路を
作るために用いられる構成要素のこれらの相違は、最終
のサンプルおよび保持回路が一致しないことを引き起こ
し得、それによってそれらの性能の特性が密接に一致す
る４つの回路を見つけるために同じ設計の多くのサンプ
ルおよび保持回路を分類する必要が出てくる。この問題
は集積構造で本質的になくされるので、そして単一の集
積回路ダイス上に第４図の全体の回路を作ることがより
容易で安価であるので、構成のこの形状が好ましい。し
かしながら、この発明はまた上で述べられた制限を条件
とするならディスクリートの構成要素を一緒に配線する
ことなどによって同様に他の型の構成で実践されてもよ
い。スイッチ５２ないし５５およびスイッチ３６は、下
に説明されるであろうタイミング発生器５８によって制
御される。

位置エラー信号を発生するための第４図の好ましい実施
例の動作の態様を理解するために、読者は第５図および
第６図を参照すべきである。これらの図はディスク制御
器のための一般に用いられる２つのサーボシステムのサ
ーボトラック上に記録される固定された、標準の磁束の
遷移を示す。

そのようなディスク制御器はいくつかの迅速にスピンす
るディスクの磁気粒子で覆われた表面上の空気の層上で
「飛ぶ」１組の磁気ヘッドの半径方向の位置を制御する
。その上に固定サーボデータトラックが記録されている
磁気ディスク表面上を飛ぶサーボヘッドがあり、そして
その上に実際のデータのトラックが記録されている１個
または２個以上のデータディスクの表面上を飛ぶデータ
ヘッドがある。ディスクは一緒に接続され、かつ同じ軸
のまわりを一緒にスピンする。サーボデータは変化せず
、かつヘッドを正しい「トラック上の」位置に維持する
目的または新しいトラックを発見する目的のためにのみ
用いられる。データトラック上のデータは変化可能であ
り、そしてそれは随意に読取られるかまたは新しいデー
タがデータトラック上に書込まれる。いくつかの磁気ヘ
ッドは機械的に一緒に結合され、かつサーボトラックは
データトラックの幅の半分だけデータを持っているディ
スク表面上のデータトラックの半径の位置からずらされ
る。こうして、各２つのサーボトラック間の境界はデー
タトラックの中心の位置と正確に垂直に整列されている
。サーボ制御器はサーボヘッドを動かすが、その処理に
おいてもまた、データヘッドも動かす。トラック追随モ
ードにおけるディスク制御器のサーボシステムの目的は
、追随されるべきデータトラックの中心上に、れらの境
界が垂直に整列された、２つのサーボデータトラックの
間の境界上にきちんと中心を定められたサーボヘッドを
維持することである。データヘッドが第５図のデータト
ラック２（示されていない）上の中心に置かれるための
サーボヘッドの正しい位置は第５Ａ図（こ示される通り
である。第５Ａ図は磁束パターンのみの変化の位置を示
す。磁気領域はすべてが示されているわけではない。第
６Ａ図はすべての磁気領域を示し、そして矢印の方向が
変化するところで磁束遷移が示されている。

第５Ｂ図および第６Ｂ図は信号のためのタイミング図を
示し、これらはサーボヘッドが種々のウィンドウ、すな
わちサーボデータのフレームの間の時間スロットの間の
種々のトラック上で飛ぶ時、それの出力で存在している
。

第５図をまず参照すると、上部部分の第５Ａ図は直角シ
ステムと呼ばれる最も一般に用いられるシステム内の４
つのサーボトラック上の磁束遷移の単一のフレームを示
す。このシステムでは４つの隣接したトラックの各々に
は異なる磁束遷移パターンが記録されている。矢印は特
定の遷移の方向を示す。下のタイミング図はサーボデー
タヘッドが各２つの隣接したサーボトラックの間の境界
上を飛ぶとき、サーボデータヘッドの出力でパルスの大
きさと極性を示す。たとえば、第５Ｂ図の（１）の時間
ラインはデータトラック３の中心、すなわちサーボトラ
ックＥおよびＦの間の境界上に整列されたサーボヘッド
のための２つの正のパルス６０および６２を示す。パル
ス６０および６２はサーボヘッドが飛ぶとき、サーボト
ラックＥ上の磁気媒体内の磁束遷移６４および６６によ
って、およびサーボトラックＦ上の磁気媒体内の磁束遷
移６８および７０によって発生される。データトラック
３の中心はサーボトラックＥとＦの間の境界を示すライ
ン７２によって示される。２つの負のパルス７４および
７６はサーボトラックＥ上の遷移７８および８０とサー
ボトラックＦ上の遷移８２および８４によって飛んでい
るサーボヘッドに対応する。パルス６０，６２．７４お
よび７６はフレームの同期部分のパルスである。データ
の各フレームは直角システムでＡないしＤと呼ばれる４
つの時間スロットに分けられる。これらのウィンドウの
中心は第５図のＡないしＤで示された点線によって記さ
れている。

サーボヘッドがデータトラック３上の中心に置かれてい
ると仮定する。ディスクがサーボヘッドと関連して動く
と、正のパルス８６および負のパルス８８はそれぞれサ
ーボヘッド上の磁束遷移９Ｇおよび９２の影響ならびに
遷移９４および９６の影響によって発生される。ディス
クがウィンドウＢを通って動くとき、このウィンドウで
は磁束の遷移がないので、時間ライン１上にパルスはな
い。トラック３上のウィンドウＣは一組の磁束遷移９８
および１００のみを有し、これらはそれぞれパルス１０
２および１０４を発生する。どんな風にパルス１０２お
よび１０４がパルス８６および８８の振幅の約半分しか
ないかに注目されたい。

これはサーボトラックＥ上の１つとサーボトラックＦ上
の１つの２つの遷移がパルス８６および８８の各々を引
き起こした一方で、トラックＥ上の単一の磁束遷移がパ
ルス１０２および１０４の各々を引き起こしたからであ
る。２つの遷移パルスは、変化す−る磁束の強さが、１
つの遷移パルスに対するよりも２つの遷移パルスに対す
る方が大きさが２倍であるので、より大きな振幅を有す
る。

トラック３上のウィンドウＤは時間ライン１上でパルス
１１０および１１２を発生する単一の遷移１０６および
１０８のみを有する。同様の分析が時間ライン２ないし
４の各々で行なわれ得、各トラックで示される信号に到
着する。４つのトラックの各々で時間ラインエないし４
の信号の各々がフレームの同期部分の後でどれほど独特
であるかに注目されたい。すなわち、サーボヘッド信号
のパルスの位置および振幅は各トラックで独特である。

時間スロットの各々クサーボヘッドの出力を測定し、検
出されたパルスの振幅を比較することによって、当業者
によって認められるであろうように位置エラー信号が発
生され得る。

第６Ａ図は３ビツトシステムと呼ばれる、ディスク制御
器内で用いられる別の一般のシステムのサーボトラック
上の磁束の遷移を示す。時間ラインエないし５の信号は
サーボヘッドが「トラック上の」すなわち境界上の中心
に置かれ位置に関して種々の位置で／サーボトラックの
間の境界上を飛ぶときの、サーボヘッドからの信号を示
す。１１４での磁束の遷移は、奇数のサーボトラック上
に記録された磁束遷移のパターンを示し、一方１１６で
の磁束遷移は偶数のサーボトラック上に予め記録された
磁束遷移を示す。直角システムの場合のように、これら
の予め記録された磁束遷移は変化するいかなるデータも
含まない。サーボデータは予め規定された磁束遷移パタ
ーンで記録されたデータであり、これらのパターンは現
在のヘッドの位置を維持し、かつ新しいトラックを探索
するときトラックの交差を観測するために、サーボヘッ
ドおよび位置決めシステムによって用いられる。

第６図の時間ライン１は１１４のような奇数のサーボト
ラックの中心上をヘッドが飛んでいるときのサーボヘッ
ドの出力を示し、一方時間ライン２は１１６のような偶
数のサーボトラックの中心上をヘッドが飛んでいるとき
のサーボヘッドの出力を示す。ヘッドがトラック上にあ
るとき、すなわち奇数と偶数のトラックの間の境界線１
１８に沿って飛んでいるとき、サーボヘッドは時間ライ
ン３上で示される信号を出力する。この信号はチャネル
ＡおよびＢで２つのパルス１２０および１２２を有し、
これらはそれぞれＡおよびＢチャネルの奇数および偶数
トラック上のそれぞれパルス１２４および１２６の振幅
の約半分であることに注目されたい。この理由はサーボ
ヘッドがライン１１８上の「トラック上を」飛んでいる
ときよりも、奇数のトラック１１４の中心のすぐ上を飛
んでいるときの方が、サーボヘッドが１２８の磁束遷移
に近いからである。奇数のトラック上の位置１２８に対
応する偶数のトラック上の位置で、偶数のトラック１１
６上に対応する磁束遷移がないので、偶数のトラックか
らは何の補強も発生しない。磁束の強さが距離の関数で
あるので、それがより近い距離で遷移のすぐ上を飛ぶと
きよりも、遷移からより離れた距離で遷移上を飛ぶとき
の方がサーボヘッドに流れる電流は少ない。奇数のトラ
ック上に対応する遷移のない、偶数のトラック上の磁束
遷移１３０に対応するパルス１２２とパルス１２６の振
幅の間の比較で同じことが言える。

時間ライン４および５は「トラック上の」位置に関して
サーボヘッドの位置の位置エラーの効果を例示する。時
間ライン４はサーボヘッドが偶数トラックに向かうトラ
ック位置上で位置される場合の位置エラーの効果を例示
する。その効果はパルス１２０の振幅を減らし、かつパ
ルス１２２の振幅を増加させることである。その理由は
サーボヘッドは遷移１２８からより離れて、そして遷移
１３２に近づいて飛ぶからであり、それによってそれが
遷移１２８および１３０によって飛ぶときサーボヘッド
によって経験される磁束の変化の相射的な強さを変え、
それによって各遷移がサーボヘッドの巻線で発生する電
流の量を変化させるからである。時間ライン５は奇数の
トラックに向かう位置エラーのサーボヘッド出力の信号
上の影響を示す。この場合はサーボヘッドは遷移１２８
に近く、かつ遷移１３０から離れて飛ぶ。

遷移１２８および１３０の時間、すなわちウィンドウま
たは時間スロットＡおよびＢで、サーボヘッド出力をサ
ンプリングすることによって、そしてこれらの時間スロ
ットの間存在するパルスのピークの大きさを比較するこ
とによって、位置エラー信号は得られる。この発明の目
的は、位置エラー信号が３ビツトまたは直角システムの
いずれかで発生されることを可能にするために、時間ス
ロットＡおよびＢまたはＡないしＤの間発生するパルス
のピークの大きさのサンプリングおよび記憶を可能にす
ることである。

このサンプリングおよび記憶が行なわれる態様は、第４
図および第７図の検討から明らかである。

第７図はこの発明の方法を実現させるために第４図のタ
イミング発生器５８によって発生される信号のタイミン
グと、システム内の他のタイミング関係を例示する。時
間ライン１は直角システムのデータトラック３上の中心
に置かれたサーボヘッドのためにサーボヘッドからの典
型的なアナログ出力信号のタイミングを示す。時間ライ
ン２は各同期パルスの対、たとえば第７図に例示される
第１のデータフレームの同期パルス１４９の、第２のパ
ルスから発生される５ＹＮＣＬＫ信号を例示する。５Ｙ
ＮＣＬＫ信号は周知の様式で従来のどの同期分離器によ
っても発生される。同期分離器１５１のシステムの他の
要素およびタイミング発生器５８への結合は第１４図に
例示される。そのような同期分離器の設計はその技術分
野では周知であるが、一般にそのような回路は一方の比
較入力に接続されるしきい価基準電圧と、他方の比較入
力に接続されるサーボヘッド１５３からのアナログ信号
を有する比較器からなる。基準電圧は同期パルスの５０
％の振幅点でまたはその近くで設定される。比較器はパ
ルスに同期パルスの５０％の振幅点とほぼ一致した前縁
および端縁を持たせて、同期パルスの対の各パルスに１
つのパルスを発生する。比較器の出力は単安定マルチバ
イブレータ（これ以降はワンショット）に結合され、こ
れは対の第１のパルスでトリガされ、かつ対の第２のパ
ルスの発生の時間を含むように設定された遅延を有する
。比較器の出力およびワンショットの出力はそれからＡ
ＮＤ処理され、そしてその出力信号は５ＹＮＣＬＫ信号
である。第１４図の回路の動作についての詳細は第４図
のタイミング発生器５８の詳細の論議と関連して後に与
えられるであろう。５ＹＮＣＬＫ信号の目的はデータフ
レームのスタートの信号を送ることである。

データの１フレームは４つのデータウィンドウを含み、
これらは第７図でＡ、Ｂ、ＣおよびＤで示されている。

各ウィンドウの中心はウィンドウの文字で表わされた点
線で印が付けられており、かつ第５図の４つのウィンド
ウで示される対応するデータパルスのピーク振幅と時間
が対応している。時間ライン４はＣＬＥＡＲパルスを例
示し、これはピーク検出器の蓄積コンデンサをバイパス
するスイッチ３６の開成または開成状態を制御する第４
図のライン１３６上の制御信号を表わす。

各ウィンドウは、このスイッチ３６が開いていてそして
ピーク検出器３２は時間ライン１上で例示される入力ア
ナログ信号のピークを検出しているときの時間を表わす
。時間ライン４上の各クリアパルスはスイッチ３６が閉
じられ、それによってコンデンサ３４を放電するときの
時間を表わす。

こうしてＡウィンドウはこうしてクリアパルス１３２と
クリアパルス１３５の間の時間である。Ｂウィンドウは
パルス１３５とクリアパルス１３７の間の時間である。

Ｃウィンドウはクリアパルス１３７とクリアパルス１３
９の間の時間である。

Ｄウィンドウはクリアパルス１３９とクリアパルス１４
１の間の時間である。クリアパルス１４３は５ＹＮＣＬ
Ｋパルス１４５に続く次のデータフレームのためのＡウ
ィンドウのスタートを示す。

各ピーク検出器ウィンドウのはじめに、スイッチ３６は
時間ライン４上のクリアパルスの１つによって短い期間
閉じられる。これはコンデンサ３４を放電し、かつコン
デンサ３６が、いくら小さくともいかなるパルスの大き
さも検出するのに充分低い初期電圧を有することを確実
にする。たとえば、クリアパルス１３２はパルス１３４
で表わされるＡウィンドウデータパルスのピークの大き
さの検出に備えてコンデンサ３４をクリアする。

時間ライン５はコンデンサ３４にかかる電圧と比例して
いるピーク検出器の出力ライン３８上の電圧出力を例示
する。この出力電圧はデータパルス１３４のピークの大
きさまで上昇し、そして次のクリアパルス１３５までそ
こに留まる。そのときピーク検出器の出力は基準レベル
に戻る。

Ａウィンドウデータパルス１３４のピークが検出された
後、それはＢウィンドウの間に検出されたパルスピーク
と比較するためにサンプリングされ、かつ保持されなく
てはならない。これを行なうために、時間ライン６上で
例示されるようにサンプルＡパルス１４０が発生され、
これはライン１４２によって、Ａチャネルのサンプルお
よび保持回路４３を制御するスイッチ５５に結合される
。

この短いパルスはサンプルおよび保持回路４３がコンデ
ンサ４７をピーク検出器蓄積コンデンサ３４上にストア
された電圧のレベルまで充電または放電することを引き
起こし、かつ時間ライン７上で例示されるように、その
値を保持することを引き起こす。次に、クリアパルス１
３５はスイッチ３６が閉じ、モしてＢウィンドウの間の
ピーク検出に備えてピーク検出器蓄積コンデンサ３４を
クリアすることを引き起こす。上の処理のシーケンスは
それからすべてのチャネルがピークを検出され、かつピ
ークの大きさがサンプルおよび保持回路にストアされる
まで各チャネルで繰返される。

ＢＳＣおよびＤウィンドウサンプル信号はそれぞれ時間
ライン８．１０および１２上で例示される。

これらのウィンドウの各々の間のピーク検出器出力は時
間ライン５上で例示される。第４図のそれぞれＢ、Ｃお
よびＤチャネルのサンプルおよび保持回路４２．４１お
よび４０の結果として生じる出力は、それぞれ時間ライ
ン９．１１および１３上で例示される。位置エラー信号
は当業者によって理解される態様で各チャネルのサンプ
ルおよび保持回路の出力を比較することで得られる。

サンプルおよび保持コンデンサ４４ないし４７は決して
クリアされないことに注目されたい。これらのコンデン
サはスイッチ５２ないし５５がＳＡＭＰＬＥ　　Ａない
しＳＡＭＰＬＥ　　Ｄ信号によって閉じられているとき
のそれらのその時の現在のレベルからライン３８上のレ
ベルまで充電または放電のいずれかがなされる。これは
タイミング発生器の構造を簡単にする。サンプルおよび
保持回路が機能する態様は以下の論議から明らかとなる
゛であろう。第７図の残余の時間ラインはタイミング発
生器の詳細の論議と関連して論じられるであろう。

第８図を参照すると、この発明のサンプルおよび保持囲
路の概略図が示されている。ダイオード橋絡２２４はり
、　　Ｃ，電圧源２２６および電流源２３８を蓄積コン
デンサ２３０に選択的に結合させるように働く。電圧源
２２６は第４図の電圧源４８ないし５１に対応する。ダ
イオード橋絡は４つのノード２３１ないし２３４を有し
、ダイオードＤ、およびＤ２はそれらのアノードがノー
ド２３１に結合され、そしてそれらのカソードがそれぞ
れノード２３２および２３４に結合される。ダイオード
Ｄ、およびり、はそれらのカソードがノード２３３に結
合され、そしてそれらのアノードがそれぞれノード２３
２および２３４に結合される。電圧源はスイッチ２３６
と抵抗器２３８を介してノード２３１に結合される。ス
イッチ２３６は第４図のスイッチ５２ないし５５に対応
する。

電流源２２８はスイッチ２４０を介してノード２３３に
結合される。このスイッチ２４０はまた第４図のスイッ
チ５２ないし５５の記号で表わされている。蓄積コンデ
ンサはノード２３４と接地の間に結合され、そしてサン
プリングされるべき電圧はノード２３２への入力である
。電圧Ｖ、を与え、かつソース抵抗２４４を有する電圧
源２４２はサンプリングされるべき電圧を与えているの
が示される。この場合電圧源２４２はピーク検出器３２
のコンデンサ３４上の電圧に対応する。

第８図のサンプルおよび保持回路はノード２３４の電圧
がノード２３２に存在する電圧に等しくなるまで、コン
デンサ２３０を充電するように設計されている。この工
程はスイッチ２３６および２４０が閉じるときに始まる
。スイッチが閉じるとき、電圧源２２６と電流源２２８
の、選択的な結合が、それぞれノード２３４の電圧Ｖ、
およびノード２３２の電圧Ｖ、の相対的な大きさに依存
してノード２３２および２３４に対して起こる。

もしＶ３がＶ、より大きいなら、ダイオードＤ４および
り、は本質的に短絡するように順方向にバイアスされ、
そしてダイオードＤ、およびＤ２は本質的に開き回路で
あるように逆方向にバイアスされるであろう。この理由
は、ｖ４がｖ３より１つの順方向にバイアスされたダイ
オード降下分低い電圧より大きくなり得ず、モしてＶ、
はＶ、より大きいからである。こうして■４はＶ、が■
３の１つの順方向にバイアスされたダイオード降下以内
にない限りＶ、より大きく、これは後に考慮される特別
の場合である。ダイオードＤ３はそれゆえ逆方向にバイ
アスされ、一方Ｄ４は順方向にバイアスされる。同様に
、電圧Ｖ２はＶ、より１つの順方向にバイアスされたダ
イオード降下分上より大きくなく、かつＶ、はＶ、より
少なく、そのためダイオードＤ２は逆方向にバイアスさ
れ、一方ダイオードＤ、は順方向にバイアスされる。

ｖ３がＶ、より大きい状況での結果として生じる電流の
流れは、ダイオードＤ２およびり、が回路から取り除か
れている第９図で例示されている。

この状況ではコンデンサ２３０は選択的に電流源２２８
に結合され、これはダイオードＤ４を介して固定された
電流Ｉｏをコンデンサ２３０から引出し、コンデンサに
かかる電圧を減じ、その結果電圧ｖ８を電圧Ｖ、のレベ
ルにまで減じる。電流１、の値は電流源２２８を実現す
るために用いられるバイアスおよび回路要素によって確
立される。

同様に、電圧源２２６は入力端子２３２に選択的に結合
され、そして電流ＩｖをダイオードＤ、を介して、サン
プリングされるべき電圧の電圧源２４２に供給する。電
流Ｉｖは（”−Ｖｓ　）　／　（Ｒ＋Ｒ８）と等しい。

理想的な電圧源は零ソース抵抗２４４を有するので、ソ
ース抵抗２４４を介して流れる電流１ｖは電圧Ｖ、を変
えないであろう。

ソース抵抗２４４が高いと電圧Ｖ、をわずかに変化させ
るので、■、とＶ、の間の電圧差を最少にするためにソ
ース抵抗２４４を最少にすることが最善である。

獲得時間とは、サンプルおよび保持回路が、出力電圧が
サンプリングされるべき電圧と等しくなるようにそのコ
ンデンサを充電または放電するのにかかる時間である。

第９図の場合、獲得時間は、コンデンサが所望の獲得時
間内でノード２３２上の電圧の最大または最少の期待さ
れる値に充電または放電され得るように、コンデンサ２
３０の容量Ｃ３に関連してＩｏの値を確立することで調
整され得る。スイッチ２３６および２４０は好ましくは
ともに閉じ、かつ少なくとも獲得時間の間は閉じていな
ければならないことに注目されたい。

もし電圧Ｖ、がスイッチが閉じているとき電圧■、より
少なかったなら、またはもしコンデンサ２３０がＶ、が
Ｖ、より少ない点にまで放電されるなら、第１０図に示
される状況が発生する。この状況ではダイオードＤ、お
よびＤ４が逆方向にバイアスされ、かつ回路から消える
、すなわちそれらは開成回路として働く。逆に、ダイオ
ードＤ３およびＤ２は順方向にバイアスされ、そして電
流源２２８を入力端子２３２およびサンプリングされる
べき電圧の電圧源２４２に選択的に結合し、そして電圧
源２２６を抵抗器２３８とダイオードＤ２を介してコン
デンサ２３０に結合させるように働く。コンデンサ２３
０は電流Ｉｖがそれに流れると充電し始め、電圧Ｖ、が
電圧Ｖ１に近づくことを引き起こす。電圧源２２６から
の電圧Ｖおよび抵抗器２３８の値Ｒは、電流Ｉｖが電流
ＩＯの値とほぼ一致するように選択される。特定の時間
の電流Ｉｖの実際の値は（ＶＶ２）／Ｒと等しい。ｖ２
はＶ、およびＶ、の電圧の変動に関連した電圧の範囲に
わたって変動するので、電流Ｉ■もまた成る範囲にわた
って変動する。しかしながら、ＲおよびＶの値はＶがい
かなる予想されるＶ、よりも大きく、かつ電流１ｖがそ
の範囲の中間で１０と等しいように取られる。

第１０図では、ダイオードＤ、は電圧源２４２から電流
源２２８によって引出された電流ＩＯを導伝する。もし
ソース抵抗２４４が充分に小さいなら、電圧Ｖ、はソー
ス抵抗２４４を通るこの電流の流れＩｏの結果、認めら
れるほどの変化をしない。

■、が■、に近づくと電流の流れＩｖの量は（Ｖ−Ｖ２
）／Ｈによって規定される。ｖ２はＶ、に従うので電圧
ｖ２が増加するにつれて電流■Ｖは減少する。Ｖがｖ２
よりずっと大きいと、コンデンサ２３０の充電とＶ、の
上昇はほとんじ時間とともに線形である。コンデンサの
電圧の上昇は充電の時間にわたり電流の積分の１／Ｃ倍
である。

Ｖ、−Ｖ、　の時、ｖ２は電圧Ｖ、およびＶ、より１ダ
イオ一ド降下分上であり、一方でｖ４はＶ、およびｖ３
より１ダイオ一ド降下分下である。

この状況では、すべてのダイオードは順方向にバイアス
され、そして第８図の状況が存在する。理想的なダイオ
ードを仮定すると、ダイオード橋絡はこの場合ノードと
して動作し、そして電流（ＶＶ２）／Ｒは抵抗器を介し
て橋絡２２４に流れ、橋絡の２つの半分の間で分割され
、一方電流１゜は電流源２２８によって引出されて橋絡
２２４から流れる。Ｉｏと抵抗器２３８を介して流れる
電流の間のいかなる不整合も電圧源２４２へと流れるか
またはそこから流れ出す。コンデンサ２３０を介した、
およびノード２３４からの外部への漏洩のために失った
電荷を元に戻すために必要な電流を除けば、電流はコン
デンサに、またはコンデンサから、流れることはない。

もしコンデンサ２３０にまたはそこから流れる認められ
るほどの大きさの電流があったなら、電圧Ｖ、は電圧Ｖ
、から離れて上昇または下降し、そしてその状況は第９
図または第１０図に示されたバランスのとれていない橋
絡状態に戻るので、これが真実であることは自明である
。コンデンサはそれからｖ３が再びＶｌと等しくなるま
で充電または放電されるであろう。

ノード２３４から外部へのおよびコンデンサ２３０にか
かる漏洩電流は、スイッチ２３６および２４０が開いた
後の保持時間のドリフトの原因を表わし、これはこれら
のスイッチが開いた後には失った電荷をさらに取り戻す
ことは電圧源２２６からは起こり得ないからである。ノ
ード２３４からの漏洩は、ダイオードを介した逆バイア
ス接合の漏洩と、スイッチ２３６および２４０に関連し
た寄生容量を介した漏洩と、電圧Ｖ、を読取りかつなさ
れるべきことをなんとか処理するためのノード２３４に
結合させた次に続く段階の入力インピーダンスを介した
漏洩からなる。コンデンサ２３０の値の選択は、その値
が充分大きくて保持時間の間のこれらの漏洩が絶えられ
ないエラーを示さないようにされ得る。しかしながらコ
ンデンサ２３０の値が大きすぎると、大量の電流が電流
源２２８および電圧源２２６から供給されない限り獲得
時間が増加するであろう。抵抗器２３８の値は獲得時間
を最少にするためにできる限り低く保たれるべきことが
当業者によって理解されるであろう。しかしながら、抵
抗器２３８はＶ、およびＶ、の範囲に関連した範囲で電
圧ｖ２が浮動することを可能にするために存在しなくて
はならない。

もし抵抗器２３８が存在せずに、かつ電圧源２２６（図
示されていない）のソース抵抗が充分に高くないなら（
理想的にはそれは零である）、ノード２３１の電圧は強
制的に電圧Ｖにされ、これは、ダイオードＤ、およびＤ
２が常にオンでそれによって選択的な結合作用が発生す
ることを妨げているので、ダイオードの橋絡が適切に働
くのを妨げるであろう。

第９図または第１０図に呈示された場合のいずれにおい
ても、別の電流源ではなく電流源２２８が電圧源からの
電流を引出す。電圧源は固定された電圧で実質的にいか
なる電流も供給することができるので、先行技術の場合
のように２つの電流源の電流を一致させる必要はない。

こうして人工の電圧が橋絡上に強制される困難さや、ま
たは不整合の電流によって引き起こされる橋絡のアンバ
ランスが、サンプリング処理にエラーを引き起こすこと
はない。

第１１図を参照すると、サンプルおよび保持回路の最も
一般的な形状が示されている。第１１図に示される実施
例はノード２３４上に出力電圧を作り出す機能を果たし
、これは電荷蓄積素子２４６にストアされた電荷に関連
しており、そのためより大きなストアされた電荷はより
高い出力電圧になる。電荷蓄積手段２４６は、スイッチ
２３６および２４０が閉じている間、サンプル期間にわ
たって電荷蓄積素子２４６にまたはそれから流れた電流
の量に関連している出力電圧を発生するいかなる回路で
もあり得る。スイッチ２３６および２４０はいかなる素
子であってもよくこれはライン２５２上でサンプル信号
を受取ると電圧源２２６および電流源２２８を選択カブ
ラ２４８との電流の交信に切換えることができる。スイ
ッチの切換速度は獲得時間より大いに速くなくてはなら
ない。

インピーダンス２５０はライン２５４上の選択カブラ２
４８に流れる電流の量を制御し、かつライン２５４に結
合される選択カブラのノード上の電圧が電圧Ｖに強制的
にされないことを可能するように働く。インピーダンス
のいかなる誘導性または容量性部分も不所望な切換えの
過渡現象につながるので、インピーダンスは抵抗である
べきである。

選択カブラ２４８は電圧源２２６または電流源２２８の
いずれかを電荷ストア２４６に結合させ、ストアされた
電荷を増加または減少させて出力電圧が入力端子２５６
上の電圧と一致することを引き起こすように、機能する
。選択カブラはノード２３４上の出力電圧が入力ノード
２５６上の電圧より少ないとき、電圧源２２６を電荷蓄
積素子２４６に結合し、そして出力電圧がサンプル期間
のスタートでの入力電圧より高いとき電流源２２８を電
荷蓄積素子２４６に結合するいかなる回路でも可能であ
る。分岐２５４に接続されるノードの電圧が上の機能を
実行するのに何の問題にもならないような選択カブラの
いくつかの実施例では、インピーダンス２５０はなくさ
れてもよい。

第１２図を参照すると、サンプルおよび保持回路の好ま
しい実施例が示されている。ダイオード橋絡２２４は他
の実施例と同じ構造であり、かつ同じように機能を果た
す。抵抗器２３８は同じであり、同じ機能を果たす。電
圧源２２６およびスイッチ２３６は単一のＮＰＮ　トラ
ンジスタ２３６に組合わされる。トランジスタ２３６の
ベース駆動のためのバイアスレベルは抵抗器２６０およ
び２６２によって確立され、そしてコレクタ負荷は抵抗
器２６４によって確立される。サンプルパルス人力２６
６はサンプルパルスを受取り、これは正方向のパルスで
、トランジスタ２３６を駆動するのに充分大きく、その
エミッタ２７０はノード２３１での電圧ｖ２よりずっと
高い電圧である。

スイッチ２４０および電流源２２８は第１０図でＮＰＮ
）ランジスタ２４０とその関連した回路によって置き換
えられる。トランジスタ２４０は抵抗器２６８および２
７０１ダイオードＤ５およびり８、およびエミッタフィ
ードバック抵抗器２７２の存在によって電流源としてバ
イアスされる。

抵抗器２６８および２７０はサンプルパルス電圧を分割
してトランジスタ２４０のベース２７４上のベース駆動
電圧を確立し、そしてこのベース駆動電圧はダイオード
Ｄ、およびＤ６によって２つ順方向にバイアスされたダ
イオード降下と等しい温度補償ベース駆動基準電圧に調
整される。このベース駆動はノード２３３から引出され
る固定されたコレクタ電流を確立し、この一定電流は抵
抗器２７２の存在によって引き起こされるトランジスタ
２４０のベースエミッタ電圧への負のフィードバックに
よって一定に保たれる。

サンプルおよび保持回路の好ましい実施例では、トラン
ジスタ２４０および２３６はショットキークランプバイ
ポーラトランジスタであるが、他の実施例ではそれらは
ＦＥＴ、ガリウム砒化物素子、ジョセフソン接合、衝撃
効果素子、または他の切換素子であり得る。ダイオード
Ｄ、ないしり、は好ましい実施例では最大の切換速度の
ために、シヨツトキーダイオードか、またはせ桑勝央拳
呻衡−速老し〉大神９ａ低少数キャリア蓄積ダイオード
である。１．が１θミリアンペアの値でそしてコンデン
サ３０が２０ピコフアラツドの値であるなら、１ナノセ
カンドあたりの０．５ボルトのコンデンサ２３０の電圧
の変化が得られ、これはプラスまたはマイナス１ボルト
の入力電圧エクスカーション（ｅｘｃｕｒｓｉｏｎ）に
１ナノセカンドの獲得時間を生み出す。

第４図のタイミング発生器５８の設計はそれが第７図の
信号を発生することができる限り、発明にとって決定的
なものではない。ピーク検出器３２の設計もまた、それ
が起こりうる入力信号の領域に期待される立上がり時間
を有するピークを検出できる限り、この発明にとって決
定的なものではない。この発明を実施するために働くピ
ーク検出器の１つの設計は第１３図に示される。この実
施例では、差動増幅器３００はその非反転入力が入力ノ
ード３０に結合され、そしてその反転入力はライン３０
２によって蓄積コンデンサ３４に結合される。増幅器３
００の出力はダイオード３０４を介してコンデンサ３４
に結合される。コンデンサ３４およびスイッチ３６の両
方は、入力ノード３０で検出されるべきいかなる予期さ
れるピークよりも低い基準電圧源に結合される。ピーク
検出器はコンデンサ３４にかかる電圧とノード３０上の
入力電圧の間の差を増幅させることによって、そしてダ
イオード３０４を介して出力信号をコンデンサ３４に与
えることによって動作する。その差が正である限り、増
幅器３００の出力の電圧はノードＮ１上の電圧より大き
く、そしてダイオード３０４は順方向にバイアスされ、
それによってコンデンサ３４を充電し続ける。ノード３
０上の電圧がノードＮ１での電圧と等しいとき、その差
は０となり、増幅器３００の出力はＯになり、そしてダ
イオード３０４は逆方向にバイアスされるであろう。コ
ンデンサ３４はその時スイッチ３６が開いたままである
限り入力によって達成された最も高い電圧に充電された
ままであろう。スイッチ３６が閉じると、コンデンサ３
４は放電される。

第２の差動増幅器３０６は、コンデンサを低い分路イン
ピーダンスで負荷することなしに、コンデンサ上の電圧
を遷移させるバッファとしての役割を果たす。適切であ
るピーク検出器の他の設計は技術分野で周知である。

第７図に例示される信号をそこに示されるシーケンスで
送るタイミング発生器のいかなる設計もこの発明を実施
する目的に充分である。タイミング発生器５８の１つの
実施例は、異なるサーボデータ構造に調整するためにユ
ーザによってプログラムが可能であるといった有利な点
を有する。その実施例は第１４図ないし第１６図に示さ
れている。第１４図はユーザがフレームの始まりと第１
のサンプル可能化信号の間の遅延をプログラムすること
を可能にする論理と、ユーザがサンプルおよび保持回路
４０ないし４３へのサンプル可能化信号の間の時間をプ
ログラムすることを可能にする論理とを示す。タイミン
グ発生器は第７図に例示されるデータフレームをそこに
示される信号を形成するのに充分である３２のセグメン
トに分割することによって働く。１データフレームあた
り３２パルスを有するクロック信号ＶＣＯＵＴは位相ロ
ックループの電圧制御発振器２５５によってタイミング
発生器で発生される。そのような位相ロックループの設
計は当業者にとって周知である。

位相ロックループの電圧制御発振器はフレーム速度の３
２倍で発振するようにセットされ、かつ位相検出器２５
３からのＰＨＡＳＥ　　ＥＲＲＯＲ信号出力に結合され
るエラー電圧入力を有する。位相検出器はその２つの比
較人力として同期分離器１５１の出力からの５ＹＮＣＬ
Ｋ信号と３２で除算のカウンタ２５７の出力からの／３
２３２倍有する。３２で除算のカウンタ２５７への入力
はＶＣＯＵＴ信号に結合され、そうして出力信号／３２
は１フレームあたりに一度発生する。位相検出器２５３
の目的は／３２３２倍５ＹＮＣＬＫ信号の位相を比較し
、そして／３２と５ＹＮＣＬＫ信号の間の位相エラーの
量と比例する大きさを有するＰＨＡＳＥ　　ＥＲＲＯＲ
信号を発生することである。そのような位相検出器の設
計は技術分野で周知である。このＰＨＡＳＥ　　ＥＲＲ
ＯＲ信号は、電圧制御発振器２５５がＰＨＡＳＥ　　Ｅ
ＲＲＯＲ信号をＯに減じる傾向にするようにＶＣＯＵＴ
信号の周波数を調整することを引き起こす。ＶＣＯＵＴ
信号パルスの列は第７図の時間ライン１４上に例示され
ている。

ユーザはたとえば、第７図の時間ライン２上の５ＹＮＣ
ＬＫパルス２５９によって表わされる第１のデータフレ
ームの同期パルス１４９などの同期パルスと、第１のサ
ンプルパルスとの間で必要とされる遅延の量をプログラ
ムできる。このプログラム可能な遅延は第７図の時間ラ
イン３上の遅延ｔ１として例示され、そしてフレームの
スタートと時間ライン４の第１のＣＬＥＡＲパルスの間
の時間の量を表わす。下でわかるように、ＤＥＬＡＹパ
ルスおよびＣＬＥＡＲパルスはＣＬＥＡＲパルス１３２
と時間が一致している。時間遅延ｔ１のプログラムが可
能なことでユーザが異なるサーボデータ構造にシステム
を合わせることが可能　。

になる。

第７図の時間ライン３は第１４図のダウンカウンタ３１
０によって発生された出力パルスＤＥＬＡＹを示す。ユ
ーザは適切な２進レベルで５ＥＴＤＬＥＯないし３人力
信号をセットすることによって時間遅延ｔｌ（時間ライ
ン１４上で示されるＶＣＯＵＴ信号のｖＣＯサイクルの
数で測定される）をセットし、ＤＥＬＡＹ信号を発生す
る前にカウントするため２進のカウントの数を表わす。

カウンタ３１０はライン３１３上のＶＣＯＵＴサイクル
の数をカウントし、そしてカウントが０に達するときバ
ス３１５上に２進の０を出す。バス３１５のライン上の
これらの論理０レベルはＮＯＲゲートへの入力であり、
これは５ＥＴＤＥＬＯないし３信号でコード化されたＶ
ＣＯサイクルの数がカウントされたとき、１つのｖＣＯ
サイクルに対して論理１を出す。

ユーザはまた各ＣＬＥＡＲ信号とウィンドウに対するサ
ンプル信号の間の遅延の量をプログラムしてもよい。こ
の遅延はｔ２で示され、そして第７図の時間ライン６上
に例示される。遅延ｔ２はまたＶＣＯサイクルで測定さ
れる。ユーザは次のサンプル信号が発生される前にカウ
ントされるべきＶＣＯＵＴ信号内のＶＣＯサイクルの数
をそこでコード化することによって、第１４図の信号５
ＴＥＷＴＨＯないし３をプログラムすることによって遅
延ｔ２の長さを制御する。第１４図のカウンタ３１２は
ライン３１９のＤＥＬＡＹパルスの時間でユーザが規定
した５ＥＴＷＴＨＯないし３の信号がロードされる。こ
のＤＥＬＡＹパルスはゲート３２８を介してカウンタ３
１２のロード入力に結合され、ユーザの規定した５ＥＴ
ＷＴＨＯないし３信号のローディングを引き起こす。そ
れからダウンカウンタ３１２はライン３１３のＶＣＯＵ
Ｔサイクルをカウントすることによって５ＥＴＷＴ）Ｉ
Ｏないし３ラインからロードされる数がらカウントダウ
ンする。カウンタ３１２が０に達するとき、それはバス
３２３上にすべての２進の０を出力しそれは、ＮＯＲゲ
ート３２５によって１つのｖＣＯサイクルに対して論理
１に変換される。ゲート３２５の出力は第１５図に示さ
れるシフトレジスタをクロック動作させるために用いら
れるＷＩＤＴＨ信号であり、そしてこれは第７図の時間
ライン１５上に例示されている。この信号は直角データ
ではデータの１フレームあたり４回発生し、しかしそれ
は他のサーボデータ構造では１フレームあたりより少な
いかまたはより多く発生するかもしれない。

第１５図を参照すると、ライン３１９上でそれらのクリ
ア入力がＤＥＬＡＹ信号に結合され、その してライン３２７上’；５ＷＩＤＴＨ信号によってクロ
ック動作される多数のＤフリップフロップからなるシフ
トレジスタが示されている。ＤＥＬＡＹパルスはフリッ
プフロップ３１４の出力Ｑで論理１をプレセットする。

この論理１はライン３２７上７ＷＩＤＴＨ信号によって
一連のフリップフロップにクロックダウンされる。ＷＩ
ＤＴＨパルスは第７図の時間ライン６．８．１０および
１２のＳＡＭＰＬＥ　　ＡないしＳＡＭＰＬＥ　　Ｄ信
号と時間が一致する。シフトレジスタのＱ出力は中間の
信号Ａ　　５ＨＩＦＴ、Ｂ　　５ＨＩＦＴＳＣＳＨＩＦ
ＴおよびＤ　　５ＨＩＦＴとして用いられ、Ｃ５ＨＩＦ
ＴおよびＤ　　５ＨＩＦＴ信号はＱＵＡＤＳＥＬ信号に
よってゲートされ、ＱＵＡＤＳＥＬ信号は直角フォーマ
ットデータがサーボトラック上で用いられているときの
み後者の２つの信号を通過するためにユーザによってセ
ットされる。

第１５図のシフトレジスタからのＡ　　５ＨＩＦＴない
しＤ　　５ＨＩＦＴ出力信号は、ＳＩＭＰＬＥＡないし
ＳＩＭＰＬＥ　　Ｄ信号を発生する第６図の論理に結合
される。第１６図のＤフリップフロップ３３１．３３３
．３３５および３３７はＡ　　５ＨＩＦＴＳＢ　　５Ｈ
ＩＦＴ％Ｃ５ＨＩＦＴお・よびＤ　　５ＨＩＦＴ信号に
よってクロック動作され、かつそれらのＤ入力は一定の
論理１につながれている。こうしてＡ　　５ＨＩＦＴな
いしＤＳＨＩ　ＦＴ倍信号各々が到着すると、これらの
信号の各々が接続されるフリップフロップのＱ出力は論
理１にセットされる。これらのＱ出力は第７図に例示さ
れるＳＡＭＰＬＥ　　ＡないしＤ　信号である。

フリップフロップ３３１．３３５．３３５および３３７
のＱ出力はＶＣＯＵＴ信号によってクロック動作される
フリップフロップ３３９．３４１．３４３および３４５
のＤ入力に結合される。フリップフロップ３３９．３４
１．３４３および３４５のＱ出力はフリップフロップ３
３１．３３３．３３５および３３７のクリア入力に戻っ
て結合され、そのためＳＡＭＰＬＥ　　ＡないしＤ信号
の各々が発生した後にフリップフロップ３３９．３４１
．３４３および３４５はＶＣＯＵＴの次の立上がり端縁
上でセットされ、それによってフリップフロップ３３１
．３３３．３３５および３３７をリセットする。

すべてのサンプル信号ＳＡＭＰＬＥ　　ＡないしＳＡＭ
ＰＬＥ　　ＤはＮＯＲゲートを介してゲートされ、その
出力はそのＤ入力が一定の論理１に結合されているＤフ
リップフロップ３１８をクロック動作させる。バス３４
７上のＮＯＲゲート３１６への入力は、ＳＡＭＰＬＥ　
　ＡないしＳＡＭＰＬＥ　　Ｄ信号の各々がわずかの間
論理１になるとき以外はすべて論理Ｏである。これらの
回数の各々で、すなわち１フレームにつき４回、ＮＯＲ
ゲート３１６の出力は短い間論理０になる。ライン３４
９上のこれらの負方向のパルスは、フリップフロップ３
１８をそれらの立上がり端縁上でクロック動作させ、そ
れによってＱ出力を論理１にセットする。ＶＣＯＵＴ信
号の次の論理０への遷移で、フリップフロップ３１８は
リセットされる。

こうしてパルスＳＡＭＰＬＥ　　ＡないしＳＡＭＰＬＥ
　　Ｄの各々はフリップフロップ３１８のＱ出力ライン
３５１上で個々のＣＬＥＡＲパルスを発生する。これら
のパルスはＯＲゲート３５３を通過し、第７図の時間ラ
イン４上に例示されるＣＥＬＡＲパルスになる。ＯＲゲ
ート３５３はまたライン３１９上でＤＥＬＡＹ信号に結
合され、そうして各ＤＥＬＡＹ信号もまた第７図の時間
ライン３および４の検討から明らかになるＣＬＥＡＲ信
号になる。

各サンプル信号はＩＶＣＯサイクルの長さであり、そし
てＣＬＥＡＲパルスはＶＣＯサイクルの長さの半分であ
る。シフトレジスタＡ　　５ＨＩＦＴ、Ｂ　　５ＨＩＦ
Ｔ、Ｃ５ＨＩＦＴおよびＤＳＨＩＦＴからの出力信号の
立上がり端縁は、それぞれＳＡＭＰＬＥ　　Ａ、ＳＡＭ
ＰＬＥ　　Ｂ、、ＳＡＭＰＬＥ　　ＣおよびＳＡＭＰＬ
Ｅ　　Ｄ信号が論理１に遷移することを引き起こす。各
ＳＡＭＰＬＥ　ｒＸＪ信号はｖＣＯ出力信号５ＹＮＣＬ
Ｋ（７）次の立上がり端縁でリセットされる。このＳＡ
ＭＰＬＥｒＸＪのリセット動作もまた５ＹＮＣＬＫ信号
の立下がり端縁でリセットするＣＬＥＡＲ信号をトリガ
する。第１４図のＨＯＬＤ信号はＤＥＬ。

ＡＹ倍信号転送を阻止し、それによってすべてのサンプ
ルおよび保持回路がそれらの現在の状態を維持すること
を引き起こす。このＨＯＬＤ回路は埋設されたサーボデ
ータシステム内の無効なサーボデータの間、サンプリン
グを阻止するために用いられ得る。ＨＯＬＤがハイに行
くとき、シフトレジスタの出力は次のＤＥＬＡＹパルス
まで影響されない。これはＨＯＬＤ信号が、ＨＬＯＤが
表わされたときのフレームの間に発生されるデータの有
効性に影響を及ぼすことなく、非対称的に表わされ得る
ことを意味する。ＨＯＬＤがローに行くとき、シフトレ
ジスタは次のＤＥＬＡＹパルスまでスタートしないであ
ろう。これはタイミング発生器の出力が信号の完全なセ
ットのサンプリングを引き起こすことを確実にする。

第１の位置エラー信号はＡおよびＢチャネルサンプルお
よび保持出力をお互いから差し引くことで得られ、そし
て第２の位置エラー信号はＣおよびｐチャネルサンプル
および保持出力をお互いから差し引くことによって得る
ことができる。

先行技術に優る上で説明された機構の有利な点はエラー
の原因がなくされるということである。

第１に、サンプリングされるべき信号と直列の信号がな
いので、スイッチのオフセット電圧エラーは発生しない
。スイッチ３６および５２ないし５５がどんな風に信号
経路にないかに注目されたい。

第２に、１つのピーク検出器しかないのでピーク検出器
サンプルコンデンサが、メモリまたは蓄積コンデンサと
して用いられないので、コンデンサの減衰エラーがない
。メモリ機能はサンプルおよび保持回路によって与えら
れ、これは非常に低い減衰または「垂下」機能を有し、
それによってこのエラーの原因を最少にする。第３に、
サンプルおよび保持回路が常に、少なくともそれらの最
後にストアされた値をストアしているので先行技術の構
造でのエラースパイクがなくされる。こうして、サンプ
ルおよび保持回路が絶えず差動増幅器内で減算される場
合でさえ、たとえチャンネルＢサンプルがとられた後で
のみ第１の位置エラー信号が有効で、かつＤチャンネル
サンプルが取られた後でのみ第２の位置エラー信号が有
効であっても、先行技術で発生されるようなスパイクは
ない。

すなわち、位置エラー信号はＢチャネルおよびＤチャネ
ルサンプルが取られた後には有効であろうが、それらが
次の有効値にジャンプする次のフレームまでそれは無効
でかつ一定であろう。

この発明は上の好ましい実施例で説明されてきたが、当
業者はこの発明の真の精神および範囲から逸脱すること
なしにこの発明に対する修正がなされ得ることを認める
であろう。そのようなすべての修正は添付の特許請求の
範囲内に含まれることが意図される。

【図面の簡単な説明】

第１図は先行技術のサーボデータ復調器のブロック図で
ある。 第２図はトラック上の位置でのＡおよびＢチャネルの検
出されたピーク電圧のタイミング図である。 第３図は第２図の検出されたピークから結果として得ら
れる位置エラー信号のタイミング図である。 第４図はこの発明の好ましい実施例のブロック図である
。 第５図は直角位相サーボデータシステムのサーボトラッ
ク上に記録された磁束遷移の図およびチャネルの各々で
、すなわちサーボヘッドが各トラック上を動くときの時
間スロットで発生するサーボデータ信号のタイミング図
である。 第６図は３ビツトサーボデータシステムのサーボトラッ
ク上に記録された磁束遷移の図および、チャネルの各々
で、すなわちサーボヘッドが各トラック上を動くときの
時間スロットで発生するサーボデータ信号のタイミング
図である。 第７図はこの発明がこの発明の装置上で発明の処理を実
現することを引き起こす制御信号のタイミング図である
。 第８図はこの発明のサンプルおよび保持回路の概略図で
ある。 第９図はＶ、がＶ、より大きい場合の電流の流れの図で
ある。 第１０図はＶＩがＶ、より大きい場合の電流の流れの図
である。 第１１図は各要素の機能的な関係および要素間の関係を
例示するためのこの発明のサンプルおよび保持回路の最
も一般的な概略図である。 第１２図はこの発明に用いられるサンプルおよび保持回
路の好ましい実施例の概略図である。 第１３図はこの発明に用いられ得るピーク検出器の１つ
の実施例を示す。 第１４図ないし第１６図はこの発明で用いられ得るユー
ザのプログラム可能なタイミング発生器の実施例の論理
を示す。 図において、３０は入力ノード、３２はピーク検出器、
３４は蓄積コンデンサ、３６はスイッチ、３８はライン
、４０．４１．４２および４３はサンプルおよび保持回
路、４４．４５．４６および°４７は蓄積コンデンサ、
４８．４９．５０および５１は電圧源、５２．５３．５
４および５５はスイッチ、５８はタイミング発生器、６
０および６２はパルス、６４．６６．６８および７０は
磁束遷移、７４および７６は負のパルス、７８．８０゜
８２および８４は遷移、８６は正のパルス、８８は負の
パルス、９０．９２．９４．９６．９８および１００は
磁束遷移、１０２．１０４．１１０および１１２はパル
ス、１０６および１０８は遷移、１１４は奇数のサーボ
トラック、１１６は偶数のサーボトラック、１１８は境
界、１２０．１２２．１２４および１２６はパルス、１
２８および１３０は遷移、１３２はクリアパルス、１３
４ＮＣＬＫパルス、１４９は同期パルス、１５１は同期
分離器、１５３はサーボヘッド、２２４はダイオード橋
絡、２２６は電圧源、２２８は電流源、２３０は蓄積コ
ンデンサ、２３１．２３２．２３３および２３４はノー
ド、２３６はスイッチ、２３８は抵抗器、２４０はスイ
ッチ、２４２は電圧源、２４４はソース抵抗、２４６は
電荷蓄積素子、２４８は選択カブラ、２５０はインピー
ダンス、２５２はライン、２５３は位相検出器、２５４
は分岐、２５５は電圧制御発振器、２５６は入力ノード
、２５７は除算カウンタ、２５９は５ＹＮＣＬＫパルス
、２６０．２６２および２６４は抵抗器、２６６はサン
プルパルス入力、２６８．２７０および２７２は抵抗器
、２７４はベース、３００は差動増幅器、３０２はライ
ン、３０４はダイオード、３１０はダウンカウンタ、３
１２はダウンカウンタ、３１３はライン、３１５はバス
、３１９はライン、３２３はバス、３２５はＮＯＲゲー
ト、３２８はゲート、３３１．３３５．３３７．３３９
．３４１．３４３および３４５はフリップフロップ、３
４７はバス、３４９はライン、３５１はＱ出力ライン、
３５３はＯＲゲートである。 特許出願人　アドバンスト・マイクロ・ディバ呻／１１
　Ｚ’ｌ包、・７ 昭和６１年１２月２７日 ２、発明の名称 異なる時間で入力信号をサンプリングするための装置３
、補正をする名 事件との関係　特許出願人 住　所　アメリカ合衆国、カリフォルニア州、サニイベ
イルビイ・オウ・ボックス・３４５３、トンプソン・ブ
レイス、９０１名　称　アドバンスト・マイクロ・ディ
バイシズ・インコーホレーテッド代表化　トーマス・ダ
ブリュ・アームストロング４、代理人 住　所　大阪市東区平野町２丁目８番地の１　平野町八
千代ビル電話　大阪（０６）２２２−０３８１　（代）
６、補Ｉ「の対蒙 明１１１１占の３、発明の詳細な説明の欄。 ７、補正の内容 明細用の２２頁１２行目ないし１３行目［正しいΔン・
トラック位置エラー信ｆ′ｉである。Ｉとあるを、［こ
れは追随されている正しいアークトラック上でデータヘ
ッドが中心に置かれる時のＩＦシい位置エラー信号であ
る。Ｉ　ＩＺ補正する。 以−１

Claims (19)

【特許請求の範囲】
1. （１）異なる時間で信号の大きさを比較するために異な
   る時間で入力信号をサンプリングするための装置であっ
   て： 複数個の時間の各々で前記信号のピークの振幅を検出す
   るための手段と； 比較のために前記異なる時間で検出されたピーク電圧を
   サンプリングし、かつ保持するための手段とを含む、装
   置。
2. （２）検出するための前記手段が１つのピーク検出器を
   含む、特許請求の範囲第１項に記載の装置。
3. （３）サンプリングおよび保持するための前記手段が複
   数個のサンプルおよび保持回路を含み、各々がピークを
   検出するための前記手段の出力に絶えず接続される、特
   許請求の範囲第１項に記載の装置。
4. （４）前記サンプルおよび保持回路が： コンデンサと； 電圧源と； 電流源と； 未知の信号を受取るための入力端子と； 前記電圧源または前記電流源を選択的に結合し、前記未
   知信号の電圧と前記コンデンサにかかる電圧の相対的な
   大きさに依存して前記未知の信号の値にまで前記コンデ
   ンサを充電または放電するための手段とを含む、特許請
   求の範囲第３項に記載の装置。
5. （５）ピークを検出するための前記手段が、検出された
   ピークの蓄積のためのコンデンサを有する単一のピーク
   検出器を含み、そしてクリア信号を受取るとそれを放電
   するために前記コンデンサをバイパスするスイッチを有
   する、特許請求の範囲第４項に記載の装置。
6. （６）各サンプルおよび保持回路が前記サンプルおよび
   保持回路の動作を可能化および不能化するためのスイッ
   チ手段をさらに含む、特許請求の範囲第５項に記載の装
   置。
7. （７）前記ピーク検出器の切換えおよび前記サンプルお
   よび保持切換手段が予め定められたシーケンスで開成お
   よび閉成することを引き起こすためのタイミング手段を
   さらに含む、特許請求の範囲第５項に記載の装置。
8. （８）前記タイミング手段内にデータフレームのスター
   トとサンプルサイクルの始まりの間の遅延をユーザがプ
   ログラムすることを可能にするための手段をさらに含む
   、特許請求の範囲第７項に記載の装置。
9. （９）前記タイミング手段内にサンプルウィンドウの大
   きさをユーザがプログラムすることを可能にするため手
   段をさらに含む、特許請求の範囲第８項に記載の装置。
10. （１０）前記タイミング手段内に、ＨＯＬＤ信号入力を
    有し、前記保持信号が表わされたときのフレームの間、
    前記装置によって発生されるデータに影響することなく
    サーボデータの復調器が所望されないときに非対称にＨ
    ＯＬＤ信号をユーザが表わすことを可能にするための手
    段をさらに含む、特許請求の範囲第７項に記載の装置。
11. （１１）前記タイミング発生器が前記ピーク検出器コン
    デンサ上の電圧が各データフレームの間予め定められた
    回数でサンプリングされることを引き起こし、そして前
    記ピーク検出器蓄積コンデンサが各サンプリングの後に
    予め定められた電圧に充電されることを引き起こす、特
    許請求の範囲第７項に記載の装置。
12. （１２）前記タイミング手段が予め定められた数の前記
    サンプルおよび保持回路が１データフレーム当り一度前
    記ピーク検出器の蓄積コンデンサ上の電圧をサンプリン
    グすることを引き起こす、特許請求の範囲第１１項に記
    載の装置。
13. （１３）異なる時間で入力信号内のピーク電圧をサンプ
    リングおよび保持するための装置であって： 蓄積コンデンサを有し、そしてその中のピークを検出す
    るために前記入力信号に結合されているピーク検出器と
    ； 前記コンデンサの電圧が、クリア信号を受取ると予め定
    められた固定値に変化することを引き起こすためのクリ
    アスイッチと； 前記ピーク検出機に結合され、サンプル信号によって制
    御された種々の時間に検出されたピーク電圧をサンプリ
    ングおよび保持するための複数個のサンプルおよび保持
    回路と；さらに 予め定められたシーケンスで前記クリアおよびサンプル
    信号を発生するための手段とを含む、装置。
14. （１４）発生するための前記手段が、予め定められた数
    の前記サンプルおよび保持回路の各々が各データフレー
    ムの間予め定められた回数で前記ピーク検出機蓄積コン
    デンサの電圧をサンプリングすることを引き起こし、１
    つのサンプルおよび保持回路による各サンプルの後でか
    つ次のサンプルおよび保持回路によるサンプリングの前
    で前記蓄積コンデンサが予め定められた電圧に充電され
    ることを引き起こすための手段を含む、特許請求の範囲
    第１３項に記載の装置。
15. （１５）発生するための前記手段が、前記シーケンスで
    ユーザが予め定められた回数をプログラムすることを可
    能にするための手段と、保持信号が表われたときにフレ
    ームの間に発生されるデータの有効性に影響を及ぼすこ
    となくＨＯＬＤ信号を表わすことによってユーザが前記
    装置の動作を非対称に停止することを可能にするための
    手段とを含む、特許請求の範囲第１３項に記載の装置。
16. （１６）前記サンプルおよび保持回路が： サンプリングされるべき入力信号を受取るための入力端
    子と； そこにストアされた電荷の量に比例して出力端子で出力
    信号を作り出すための電荷蓄積手段と；電流源と； 電圧源と； 実部を有し、かつ一方の端子が前記電圧源に結合されて
    いるインピーダンスと； 前記入力端子と前記充電蓄積手段の間に結合され、前記
    入力信号と前記出力信号の相対的な大きさに依存して前
    記電流源または前記インピーダンスの他方の端子のいず
    れかを前記電荷蓄積手段に選択的に結合し、それによっ
    てそれが実質的に前記入力信号と一致するまで前記出力
    信号を変化させる橋絡手段とを含む、特許請求の範囲第
    １３項に記載の装置。
17. （１７）異なる時間で信号のピークの大きさをサンプリ
    ングする方法であって： 前記入力信号内の選択された期間電荷蓄積素子を充電し
    、そして前記選択された期間前記電荷蓄積素子にかかる
    電圧がほぼ前記入力信号のピーク電圧に等しくなるよう
    にする段階と； 各前記期間に少なくとも一度前記電荷蓄積素子にかかる
    電圧をサンプリングおよび保持する段階と； さらに 各前記サンプリングの後かつ次のサンプリングの前に少
    なくとも部分的に前記電荷蓄積手段を放電する段階とを
    含む、方法。
18. （１８）サンプリングおよび保持回路の段階が： コンデンサにかかる電圧がサンプリングされるべき電圧
    より低いとき電圧源からコンデンサを充電する段階と； コンデンサにかかる電圧がサンプリングされるべき電圧
    より高いとき電流源でコンデンサを放電する段階とを含
    む、特許請求の範囲第１７項に記載の方法。
19. （１９）各コンデンサが予め定められた時間で前記充電
    蓄積手段にかかる電圧を帯びることを引き起こされる場
    合、複数個の前記コンデンサの各々が前記電荷蓄積素子
    にかかる電圧を帯びることを引き起こす段階をさらに含
    む、特許請求の範囲第１８項に記載の方法。