JPS62154054A - Electronic calculator - Google Patents

Electronic calculator

Info

Publication number
JPS62154054A
JPS62154054A JP29501985A JP29501985A JPS62154054A JP S62154054 A JPS62154054 A JP S62154054A JP 29501985 A JP29501985 A JP 29501985A JP 29501985 A JP29501985 A JP 29501985A JP S62154054 A JPS62154054 A JP S62154054A
Authority
JP
Japan
Prior art keywords
register
data
factorization
stored
key
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP29501985A
Other languages
Japanese (ja)
Other versions
JP2985965B2 (en
Inventor
Yuko Kato
祐幸 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP60295019A priority Critical patent/JP2985965B2/en
Publication of JPS62154054A publication Critical patent/JPS62154054A/en
Application granted granted Critical
Publication of JP2985965B2 publication Critical patent/JP2985965B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Calculators And Similar Devices (AREA)
  • Complex Calculations (AREA)

Abstract

PURPOSE:To execute the factorization in a short time by obtaining the degree of respective items of an inputted polynomial, executing the factorization with a factor coincident to the obtained degree and inputting the algebraic expression. CONSTITUTION:The degree of respective items of an inputted polynomial is obtained, and by using the factor coincident to the obtained degree, factorization is executed. A data memory part 15 is composed of fine registers to store the data at the time of the factorization action, namely, an A register 15a, a B register 15b, a C register 15c, a D register 15d, an E register 15e, an F register 15f, a G register 15g, an H register 15h and an I register 15i, an address latch circuit 19 executes the address designation of a factorizing table part 22 in accordance with the data sent through a data bus 20 by a latch signal from a control part 12, and the data stored in a factorizing table part 22 are read.

Description

【発明の詳細な説明】 [発明の技術分野] この発明は、因数分解の機能を備えた小型電子式計算機
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a small electronic calculator having a factorization function.

[従来技術とその問題点] 従来より簡易なプログラムを用いて数式を記憶し、その
後に記憶させた数式の変数に対応する数値を代入するこ
とによって数式の演算を実行する小型電子式計算機はあ
った。
[Prior art and its problems] There is no small electronic calculator that memorizes mathematical formulas using a simpler program than before, and then performs calculations on the mathematical formulas by substituting corresponding numerical values into the variables of the stored formula. Ta.

しかしながら上記のような小型電子式計算機は、あくま
でも数値データを用いて数式を処理するものであり、変
数のままで数式の処理、例えば多項式の代数式の展開や
因数分解など、を行なうものはなかった。したがって、
例えば、因数分解を行なう場合、使用者は自ら、2次方
程式の解の公式等を用いて計算を行ない、因数分解を行
なわなければならず、大変面倒であった。
However, the above-mentioned small electronic calculators only process mathematical expressions using numerical data, and there is no one that processes mathematical expressions with variables intact, such as expanding or factorizing polynomial algebraic expressions. . therefore,
For example, when performing factorization, the user must perform calculations by himself using formulas for solving quadratic equations, etc., and then perform the factorization, which is very troublesome.

[発明の目的] この発明は上記のような実情に鑑みてなされたもので、
代数式を入力することによって、より矧時間のうちに因
数分解を実行することのできる小型電子式計算機を提供
することを目的とする。
[Object of the invention] This invention was made in view of the above-mentioned circumstances.
It is an object of the present invention to provide a small electronic calculator that can perform factorization in a shorter time by inputting algebraic expressions.

[発明の要点] この発明は、入力された多項式の各項の次数を求め、求
めた次数と一致する因子を用いて因数分解を行なうよう
にしたものである。
[Summary of the Invention] In the present invention, the degree of each term of an input polynomial is determined, and factorization is performed using a factor that matches the determined degree.

[発明の実施例1 以下変数A、Bを用いた2次多項式を因数分解する本発
明の一実施例について図面を参照して説明する。
[Embodiment 1 of the Invention] An embodiment of the present invention for factorizing a quadratic polynomial using variables A and B will be described below with reference to the drawings.

まず第1図によりその回路構成を説明する。First, the circuit configuration will be explained with reference to FIG.

同図において、11はキー人力部である。このキー人力
部11には、通常の数値キー(図ではrNKjと表わす
)11aやファンクションキー(図ではrFllと表わ
す)11bの他に、方程式を入力するためのrAJキー
tic、rBJキーlid、次数を入力するためのrA
(べき乗)]キー11e及びファクターキー(図ではr
FcTRJと表わす)11fが備えられる。こ机らキー
人力部11のキー操作に伴うキー人力信号は、制御部1
2に送られる。
In the figure, 11 is a key human power section. In addition to normal numerical keys (represented as rNKj in the figure) 11a and function keys (represented as rFll in the figure) 11b, this key manual section 11 has rAJ key tic, rBJ key lid, and order key for inputting equations. rA to input
(Power)] key 11e and factor key (r in the figure)
FcTRJ) 11f is provided. The key human power signal accompanying the key operation of the key human power section 11 from this machine is sent to the control section 1.
Sent to 2.

この制御部12は、キー人力部11からのキー人力信号
により、他の各回路の!1lII御動作を行なうもので
、アドレスバス13を介してレジスタ部14、データメ
モリ部15、スタックポインタ(図ではrsPJと表わ
す)16、素数テーブル部17及びアドレスポインタ1
8にアドレス指定信号を出力する一方、アドレスラッチ
回路19にラッチ信号を送出する。上記レジスタ部14
は、Xレジスタ14aとYレジスタ14bからなるもの
で、データバス20に接続される。
This control section 12 controls each of the other circuits according to the key human power signal from the key human power section 11! It performs the 1lII control operation, and connects the register section 14, data memory section 15, stack pointer (represented as rsPJ in the figure) 16, prime number table section 17, and address pointer 1 via the address bus 13.
While outputting an address designation signal to the address latch circuit 8, a latch signal is sent to the address latch circuit 19. The register section 14
consists of an X register 14a and a Y register 14b, and is connected to the data bus 20.

このデータバス20は、上記データメモリ部15、スタ
ックメモリ部21、素数テーブル部17、アドレスラッ
チ回路19、因数分解テーブル部22、入力バッファ2
3、演算部24及び表示バッファ25と接続される。上
記スタックポインタ16は、制御部12からアドレスバ
ス13を介して送られてくるアドレス指定信号に応じて
記憶内容を増減させ、その記憶内容をアドレス指定デー
タとして上記スタックメモリ部21に送出する。上記デ
ータメモリ部15は、第2図に示すように因数分解動作
時のデータを記憶する9個のレジスタ、すなわち、Aレ
ジスタ15a、Bレジスタ15b、Cレジスタ15c、
Dレジスタ15d、Eレジスタ15e、Fレジスタ15
f、Qレジスタ15Q、Hレジスタ15h及び1.レジ
スタ151から構成される。上記アドレスラッチ回路1
9は、制御部12からのラッチ信号により、データバス
20を介して送られてくるデータに従って因数分解テー
ブル部22のアドレス指定を行ない、因数分解テーブル
部22に記憶されているデータを読出させる。
This data bus 20 includes the data memory section 15, stack memory section 21, prime number table section 17, address latch circuit 19, factorization table section 22, and input buffer 2.
3. Connected to the calculation section 24 and display buffer 25. The stack pointer 16 increases or decreases the stored content in accordance with an address designation signal sent from the control unit 12 via the address bus 13, and sends the stored content to the stack memory unit 21 as address designation data. As shown in FIG. 2, the data memory section 15 includes nine registers for storing data during the factorization operation, namely, an A register 15a, a B register 15b, a C register 15c,
D register 15d, E register 15e, F register 15
f, Q register 15Q, H register 15h and 1. It consists of a register 151. Address latch circuit 1 above
9 specifies the address of the factorization table section 22 in accordance with the data sent via the data bus 20 by the latch signal from the control section 12, and reads out the data stored in the factorization table section 22.

上記アドレスポインタ18は、アドレスバス13からの
アドレス指定信号により、順次キー人力データを記憶さ
せるべく入力バッファ23のアドレス指定を行なう。上
記表示バッファ25は、データバス20を介して送られ
てくるデータを表示データとして保持すると共に、その
保持データを表示部26に送出して表示を行なわせる。
The address pointer 18 uses an address designation signal from the address bus 13 to designate the address of the input buffer 23 in order to sequentially store key manual data. The display buffer 25 holds the data sent via the data bus 20 as display data, and also sends the held data to the display section 26 for display.

次に上記実施例の動作について説明する。Next, the operation of the above embodiment will be explained.

ここでは、2次の多項式 %式% を因数分解するものとする。Here, the second-order polynomial %formula% Let us factorize.

まず、第3図(1)に示すように多項式の入力を行なう
ために、キー人力部11の数値キー11a1フアンクシ
ヨンキー11b、rAJキー11c 、  r B J
キー11d及び「八」キー11eによって、「A」[△
J r2J r+J r2J rxJ rAJrxJ 
rBJ r+J r9J  rxJ rAJ r+JN
J rBJ rxj rBJ とキー人力すると、そのキー人力信号に応じて制御部1
2がアドレスポインタ18に順次アドレス指定データを
送り、入力バッファ23に式データを記憶させる。この
入力バッファ23の記憶データは、表示データとしてデ
ータバス20を介して表示バッファ25に送られ、表示
部26に第3図(1)に示すように 「A」 「ΔJ r2J  r+J r2J r木」 
「A」「木J  rBJ  r+J  r9J r木」
「A」 「+」「1」 「8」 「*」 「B」 なる表示がなされる。なお、記号「木」は乗算記号「×
」を示すものであり、アルファベットの第24字rXJ
と区別するためのものである。この時点で入力バッファ
23には、表示部26に表示されたデータ 「A」 「△J r2J r+J r2J r木J r
AJ「木J rBJ r+J r9J r木J rAJ
 r+JNJ  rBJ  r木」 「B」 と、これに続くエンドコード「/」とが記憶される。
First, as shown in FIG. 3(1), in order to input a polynomial, the numerical keys 11a1, the function keys 11b, the rAJ keys 11c, rBJ
"A" [△] key 11d and "8" key 11e
J r2J r+J r2J rxJ rAJrxJ
rBJ r+J r9J rxJ rAJ r+JN
When you manually press the key J rBJ rxj rBJ, the control unit 1
2 sequentially sends addressing data to the address pointer 18 and causes the input buffer 23 to store the formula data. The data stored in the input buffer 23 is sent as display data to the display buffer 25 via the data bus 20, and displayed on the display section 26 as "A""ΔJ r2J r+J r2J r tree" as shown in FIG. 3 (1).
“A” “Tree J rBJ r+J r9J rTree”
``A''``+''``1''``8''``*''``B'' are displayed. Note that the symbol "tree" is replaced by the multiplication symbol "×
”, the 24th letter of the alphabet rXJ
This is to distinguish between At this point, the input buffer 23 contains the data "A" displayed on the display section 26.
AJ "Tree J rBJ r+J r9J rTree J rAJ
r+JNJ rBJ r tree""B" and the end code "/" following this are stored.

次いで第3図(2)に示すように因数分解の実行を指定
するファクターキー11fを操作すると、第4図に示す
処理がなされる。
Next, as shown in FIG. 3(2), when the factor key 11f for specifying execution of factorization is operated, the process shown in FIG. 4 is performed.

同図においては、まず初めにステップ801に示すよう
に入力バッファ23に記憶されている式データにおける
「A2」の係数データ「1」、「A1」の係数データ「
2木B士9」、「AO」の係数データ「18木B」がそ
れぞれデータメモリ部15のAレジスタ15a、Bレジ
スタ15b、Cレジスタ15Gに記憶される。次いでス
テップ302に進み、Cレジスタ15Gに記憶されるr
Ao Jの係数データ「18木8」の数値部「18」が
読出され、素数テーブル部11に記憶されている素数デ
ータによって素数分解されてr2X32 Jとなる。こ
のr2x32Jから得られる数値「18」の約数データ
として、「1」、「2」、「3」、「6」、「9」及び
「18」が、順次スタックポインタ16のアドレス指定
に従って、スタックメモリ部21の先頭アドレス「0」
から「5」に書込まれる。この時点でスタックポインタ
16の値はr6Jとなる。
In the figure, first, as shown in step 801, the coefficient data "1" of "A2" and the coefficient data "1" of "A1" in the formula data stored in the input buffer 23 are shown.
The coefficient data "18 trees B" of "2 trees B 9" and "AO" are stored in the A register 15a, the B register 15b, and the C register 15G of the data memory section 15, respectively. Next, the process proceeds to step 302, where r is stored in the C register 15G.
The numerical value part "18" of the coefficient data "18 tree 8" of Ao J is read out and decomposed into prime numbers using the prime number data stored in the prime number table section 11 to become r2X32 J. As the divisor data of the numerical value "18" obtained from this r2x32J, "1", "2", "3", "6", "9" and "18" are sequentially stacked according to the address specification of the stack pointer 16. Start address of memory section 21 “0”
is written to "5". At this point, the value of the stack pointer 16 becomes r6J.

次にステップ303において、Bレジスタ15bの記憶
する「A1」の係数データ「2木B+9」がXレジスタ
14aに転送される。そして、続くステップSO4でX
レジスタ14aに新たに記憶されたデータ「2木B+9
」の変数「8」についての次数「1」が同しジスタ部1
4内のYレジスタ14bに記憶される。その後、ステッ
プSO5に進み、Yレジスタ14bの記憶データ「1」
が今度はデータメモリ部15のDレジスタ15dに転送
される。次のステップ806では、Cレジスタ15cの
記憶するrAo Jの係数データ「18木B」がXレジ
スタ14aに転送される。その後にステップSO7でX
レジスタt4aに新たに記憶されたデータrl 8*8
Jの変数rBJについての次数「1」が同しジスタ部1
4内のYレジスタ14bに記憶される。その後、ステッ
プ308に進み、Yレジスタ14bの記憶データ「1」
が今度はデータメモリ部15のEレジスタ15eに転送
される。そして、次のステップ809において、Dレジ
スタ15dの数値データ「1」とEレジスタ15eの数
値データ「1」とに従って、図中に示すように因数分解
テーブル部22の座標「1゜1」位置に記憶されている
次数データrOJを読出し、Fレジスタ15fG:I定
する。次いでこの次数データが「15」であるか否かを
次のステップ810で判断する。この場合、Fレジスタ
15fの数値データは「0」であるので、判断結果はN
Oとなり、次にステップS11に進む。なお、ここで判
断結果がYESとなった場合は、因数分解を行なうこと
が不可とされるものである。続くステップS11では、
Fレジスタ15fの数値データが「0」であるか、ある
いは、「1」であるか判断される。
Next, in step 303, the coefficient data "2 tree B+9" of "A1" stored in the B register 15b is transferred to the X register 14a. Then, in the following step SO4,
The data newly stored in the register 14a is ``2 tree B + 9''.
”, the order “1” for the variable “8” is the same jister part 1.
4 is stored in the Y register 14b. After that, the process proceeds to step SO5, and the stored data in the Y register 14b is "1".
is then transferred to the D register 15d of the data memory section 15. In the next step 806, the rAo J coefficient data "18 tree B" stored in the C register 15c is transferred to the X register 14a. Then in step SO7
Data rl newly stored in register t4a 8*8
The order "1" for the variable rBJ of J is the same jister part 1
4 is stored in the Y register 14b. After that, the process advances to step 308, and the stored data "1" in the Y register 14b
is then transferred to the E register 15e of the data memory section 15. Then, in the next step 809, according to the numerical data "1" of the D register 15d and the numerical data "1" of the E register 15e, the position is set at the coordinate "1°1" of the factorization table section 22 as shown in the figure. The stored order data rOJ is read out and F register 15fG:I is determined. Then, in the next step 810, it is determined whether this order data is "15". In this case, the numerical data of the F register 15f is "0", so the judgment result is N
0, and the process then proceeds to step S11. Note that if the determination result here is YES, it is determined that factorization is not possible. In the following step S11,
It is determined whether the numerical data of the F register 15f is "0" or "1".

ここではFレジスタ15fは「0」であるので、次にス
テップS12に進み、Hレジスタ151−1に数値デー
タ「1」を設定する。また、Fレジスタ15fが「1」
であると判断された場合は、次にステップ313に進み
、Hレジスタ15hに8レジスタ15bの記憶データを
転送する。ステップ812あるいはステップ813でH
レジスタ15hへのデータ設定が終わると、次にステッ
プ314に進み、スタックポインタ16の値を「−1」
更新設定して「5」とすると共に、この値r5Jに従っ
てスタックメモリ部21に書込まれている数値データ「
18」を読出し、Iレジスタ15iに設定する。次いで
ステップ815に進み、■レジスター5iの数値データ
「18」とHレジスター5hの数値データ「1」とによ
って、乗算 18*1 を行ない、その積「18」を新たにXレジスタ14aに
設定する。その後、ステップ816において、このXレ
ジスター4aの数値データ「18」、Bレジスタ15b
の記憶するrAI Jの係数データ[2木B+9J 、
Cレジスター5Gの記憶する「AO」の係数データ「1
8木B」を用いて、演算 182+(2木B+9)木18+18木Bが行なわれ、
その演算結果が「0」となるか否か判断される。この場
合、演算結果はr54B+486」となるので、判断結
果はNoとなり、次にステップ817に進んで、上記ス
テップS16と同データを用いて、演算 182− (2*B+9)木18+18木Bが行なわれ
、その演算結果がrOJとなるか否か判断される。この
場合、演算結果はr18B+162」となるので、ここ
でも判断結果はNoとなり、次にステップ818に進ん
で、スタックポインタ16の値が「o」であるか否か判
断する。もし、「0」であると判断されると、因数分解
を行なうことが不可であることになるが、ここではスタ
ックポインタ16の値は「5」であるので、「O」では
ないと判断され、再び上記ステップ814に進む。
Since the F register 15f is "0" here, the process proceeds to step S12, and numerical data "1" is set in the H register 151-1. Also, the F register 15f is “1”
If it is determined that this is the case, the process proceeds to step 313, and the data stored in the 8 register 15b is transferred to the H register 15h. H in step 812 or step 813
Once the data has been set to the register 15h, the process proceeds to step 314, where the value of the stack pointer 16 is set to "-1".
In addition to updating the value to "5", the numerical data written in the stack memory section 21 according to this value r5J is
18'' and set it in the I register 15i. Next, the process proceeds to step 815, where 18*1 is multiplied by the numerical data "18" in the register 5i and the numerical data "1" in the H register 5h, and the product "18" is newly set in the X register 14a. After that, in step 816, the numerical data "18" of this X register 4a, the B register 15b
Coefficient data of rAI J stored in [2 trees B + 9 J,
Coefficient data “1” of “AO” stored in C register 5G
8 tree B", the operation 182 + (2 tree B + 9) tree 18 + 18 tree B is performed,
It is determined whether the calculation result is "0" or not. In this case, the calculation result is ``r54B+486'', so the judgment result is No, and the process proceeds to step 817, where the calculation 182-(2*B+9) tree 18+18 tree B is performed using the same data as in step S16. Then, it is determined whether the calculation result is rOJ. In this case, the calculation result is "r18B+162", so the determination result here is also No, and the process then proceeds to step 818, where it is determined whether the value of the stack pointer 16 is "o". If it is determined to be "0", it will be impossible to perform factorization, but here the value of stack pointer 16 is "5", so it is determined that it is not "O". , the process returns to step 814 above.

そして、ステップ814でスタックポインタ16の値を
「−1」更新設定して「4」とすると共に、この値「4
」に従ってスタックメモリ部21に書込まれている数値
データ「9」を読出し、Iレジスタ15iに設定する。
Then, in step 814, the value of the stack pointer 16 is updated by "-1" to "4", and this value "4" is updated.
”, the numerical data “9” written in the stack memory section 21 is read out and set in the I register 15i.

次いでステップ815に進み、Iレジスタ15iの数値
データ「9」とHレジスタ15hの数値データ「1」と
によって、乗算9木1 を行ない、その積「9」を新たにXレジスタ14aに設
定する。その後、ステップ816において、このXレジ
スタ14aの数値データr9J 、Bレジスタ15bの
記憶する「A1」の係数データ「2木B+9j、Cレジ
スタ15Cの記憶するrAo Jの係数データ「18木
B」を用いて、演算 92 + (2木B+9)木9+18木Bが行なわれ、
その演算結果がrOJとなるが否が判断される。この場
合、演算結果はr36B+162」となるので、判断結
果はNoとなり、次にステップ817に進んで、上記ス
テップ816と同データを用いて、演算 92− (2木B+9)木9+18木Bが行なわれ、そ
の演算結果がrOJとなるか否が判断される。この場合
、演算結果はrOJとなるので、判断結果はYESとな
り、次にステップS19に進む。ステップ819では、
Cレジスタ15cの記憶する「AO」の係数データ「1
8木B」とXレジスタ14aのデータ「9」によって、
除算(18木B)÷9 が行なわれ、その商データ「2木B」がCレジスタ15
Cに設定される。そして、最後にステップ$20におい
て、Xレジスタ14aの記憶するデータ「9」とCレジ
スタ15Cの記憶するデータ「2木8」とを用いて表示
バッファ25にr (A+9)(A+28)J なる表示データを送出し、表示部26に第3図(2)に
示すような表示を行なわせて、動作を終了する。
Next, the process proceeds to step 815, where a multiplication 9 tree 1 is performed using the numerical data "9" in the I register 15i and the numerical data "1" in the H register 15h, and the product "9" is newly set in the X register 14a. Thereafter, in step 816, the numerical data r9J of the X register 14a, the coefficient data "2 tree B+9j" of "A1" stored in the B register 15b, and the coefficient data "18 tree B" of rAo J stored in the C register 15C are used. Then, the operation 92 + (2 trees B + 9) trees 9 + 18 trees B is performed,
It is determined whether the calculation result is rOJ or not. In this case, the calculation result is "r36B+162", so the judgment result is No, and the process proceeds to step 817, where the calculation 92- (2 tree B + 9) tree 9 + 18 tree B is performed using the same data as in step 816. Then, it is determined whether the calculation result is rOJ. In this case, since the calculation result is rOJ, the judgment result is YES, and the process proceeds to step S19. In step 819,
Coefficient data “1” of “AO” stored in the C register 15c
8 tree B” and the data “9” in the X register 14a,
Division (18 trees B) ÷ 9 is performed, and the quotient data “2 trees B” is stored in C register 15.
It is set to C. Finally, in step $20, the display buffer 25 displays r (A+9)(A+28)J using the data "9" stored in the X register 14a and the data "2 tree 8" stored in the C register 15C. The data is sent out, the display unit 26 displays a display as shown in FIG. 3(2), and the operation ends.

なお、この場合、Cレジスタ15Cの記憶するデータ「
2木B」における乗算記号「木jは、その表示を省略す
るように処理される。
In this case, the data stored in the C register 15C is
The multiplication symbol "tree j" in "2 tree B" is processed so as to omit its display.

また、ここでは具体的なデータを用いた説明は行なわな
いが、上記ステップ816で、Xレジスタ14aの数値
データとBレジスタ15bの記憶する「A!」の係数デ
ータ及びCレジスタ15cの記憶する「AO」の係数デ
ータを用いて、演算X2 +BX+C が行なわれ、その演算結果がrOJであると判断された
場合は、次にステップ321に進み、上記ステップ31
9と同じくCレジスタ15cの記憶するrAo Jの係
数データとXレジスタ14aのデータによって、除算 C÷X が行なわれ、その商データがCレジスタ15Cに設定さ
れる。そして、最後にステップ822において、Xレジ
スター4aの記憶するデータとGレジスター5Gの記憶
するデータとを用いて表示バッファ25に r(A−X)  (A−G)J なる表示データを送出し、表示部26に表示をさせて、
この動作を終了する。
Further, although an explanation using specific data will not be given here, in step 816, the numerical data of the X register 14a, the coefficient data of "A!" stored in the B register 15b, and the "A!" stored in the C register 15c are obtained. The calculation X2 +BX+C is performed using the coefficient data of "AO", and if it is determined that the calculation result is rOJ, the process proceeds to step 321, and the step 31 described above is performed.
Similarly to 9, the division C÷X is performed using the coefficient data of rAoJ stored in the C register 15c and the data in the X register 14a, and the quotient data is set in the C register 15C. Finally, in step 822, display data r(A-X) (A-G)J is sent to the display buffer 25 using the data stored in the X register 4a and the data stored in the G register 5G. Display on the display unit 26,
This operation ends.

[発明の効果] 以上詳記したようにこの発明によれば、入力された多項
式の各項の次数を求め、求めた次数と一致する因子を用
いて因数分解を行なうようにしたので、代数式を入力す
ることによって、より短時間のうちに因数分解を実行す
ることのできる小型電子式計算機を提供することができ
る。
[Effects of the Invention] As detailed above, according to the present invention, the degree of each term of the input polynomial is determined and factorization is performed using a factor that matches the determined degree, so that algebraic expressions can be By inputting the information, it is possible to provide a small electronic calculator that can perform factorization in a shorter time.

【図面の簡単な説明】[Brief explanation of drawings]

図面はこの発明の一実施例を示すもので、第1図は回路
構成を示すブロック図、第2図は第1図はデータメモリ
部の詳細な構成を示す図、第3図はキー操作とそれに対
応する表示状態を示す図、第4図はファクターキー操作
に応じた動作の処理内容を示すフローチャートである。 11・・・キー人力部、11a・・・数値キー、11b
・・・ファンクションキー、11c・・・rAJキー、
11d・・・rBJキー、11e・・・「ハJキー、1
1f・・・ファクターキー(FCTR)、12・・・I
IJ Z部、13・・・アドレスバス、14・・・レジ
スタ部、14a・・・Xレジスタ、14b・・・Yレジ
スタ、15・・・データメモリ部、15a・・・Aレジ
スタ、15b・・・Bレジスタ、15c・・・Cレジス
タ、15d・・・Dレジスタ、15e・・・Eレジスタ
、15f・・・Fレジスタ、15g・・・Cレジスタ、
15h・・・Hレジスタ、15i・・・Iレジスタ、1
6・・・スタックポインタ、17・・・素数テーブル部
、18・・・アドレスポインタ、19・・・アドレスラ
ッチ回路、20・・・データバス、21・・・スタック
メモリ部、22・・・因数分解テーブル部、23・・・
入力バッファ、24・・・演算部、25・・・表示バッ
ファ、26・・・表示部。
The drawings show one embodiment of the present invention, and FIG. 1 is a block diagram showing the circuit configuration, FIG. 2 is a diagram showing the detailed configuration of the data memory section, and FIG. 3 is a diagram showing the key operation. FIG. 4, which is a diagram showing the display state corresponding to this, is a flowchart showing the processing contents of the operation in response to the factor key operation. 11...Key human power department, 11a...Numeric key, 11b
...Function key, 11c...rAJ key,
11d...rBJ key, 11e..."HJ key, 1
1f...factor key (FCTR), 12...I
IJ Z section, 13...Address bus, 14...Register section, 14a...X register, 14b...Y register, 15...Data memory section, 15a...A register, 15b...・B register, 15c...C register, 15d...D register, 15e...E register, 15f...F register, 15g...C register,
15h...H register, 15i...I register, 1
6... Stack pointer, 17... Prime number table section, 18... Address pointer, 19... Address latch circuit, 20... Data bus, 21... Stack memory section, 22... Factor Disassembly table part, 23...
Input buffer, 24... calculation section, 25... display buffer, 26... display section.

Claims (1)

【特許請求の範囲】[Claims] 多項式データをキー入力する式入力手段と、この式入力
手段による多項式データを記憶する記憶手段と、この記
憶手段で記憶された上記多項式データの各項の次数を求
める次数判断手段と、この次数判断手段の判断結果に基
づいた因数を用いて因数分解を実行する因数分解処理手
段とを具備したことを特徴とする小型電子式計算機。
an expression input means for key-inputting polynomial data; a storage means for storing the polynomial data obtained by the expression input means; an order determination means for determining the degree of each term of the polynomial data stored in the storage means; 1. A small electronic calculator comprising: factorization processing means for performing factorization using factors based on a determination result of the means.
JP60295019A 1985-12-26 1985-12-26 Factorization device Expired - Lifetime JP2985965B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60295019A JP2985965B2 (en) 1985-12-26 1985-12-26 Factorization device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60295019A JP2985965B2 (en) 1985-12-26 1985-12-26 Factorization device

Publications (2)

Publication Number Publication Date
JPS62154054A true JPS62154054A (en) 1987-07-09
JP2985965B2 JP2985965B2 (en) 1999-12-06

Family

ID=17815277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60295019A Expired - Lifetime JP2985965B2 (en) 1985-12-26 1985-12-26 Factorization device

Country Status (1)

Country Link
JP (1) JP2985965B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011022913A (en) * 2009-07-17 2011-02-03 Casio Computer Co Ltd Electronic equipment and program

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102282126B1 (en) * 2018-07-20 2021-07-28 이쿠얼키 주식회사 Method for factorization through constant decomposition and a device of providing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60195673A (en) * 1984-03-16 1985-10-04 Fujitsu Ltd Factorization device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60195673A (en) * 1984-03-16 1985-10-04 Fujitsu Ltd Factorization device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011022913A (en) * 2009-07-17 2011-02-03 Casio Computer Co Ltd Electronic equipment and program

Also Published As

Publication number Publication date
JP2985965B2 (en) 1999-12-06

Similar Documents

Publication Publication Date Title
US4150434A (en) Matrix arithmetic apparatus
JPH022171B2 (en)
JPS62154054A (en) Electronic calculator
JPS62154055A (en) Electronic calculator
JPH0628153A (en) Low-error calculation processor
JP3498323B2 (en) Electronic calculator and arithmetic processing method
Ball et al. Automast: automatic mathematical analysis and symbolic translation
JPS62154053A (en) Electronic calculator
JPS63254525A (en) Dividing device
JPS6037636Y2 (en) Decimal point moving device
JPH06168104A (en) Electronic computer
JP3567576B2 (en) Electronic computer
JP3029812B2 (en) Operation error recovery method and apparatus, and computer-readable recording medium storing a program for causing a computer to execute the method
JPH054043Y2 (en)
JPH04250555A (en) Electronic computer
JP2624738B2 (en) Rounding method
JPS5911947B2 (en) electronic desk calculator
JPS6113623B2 (en)
JPH0578056B2 (en)
JPS642179Y2 (en)
US6628293B2 (en) Format varying computer system
Ershov Executing Algorithms on a Calculator: A Lesson for the Teacher
JPS6361326A (en) Data processor
JPH01233520A (en) High cardinal number irreparable type dividing device
JPS6116109B2 (en)