JPS62152523U - - Google Patents
Info
- Publication number
- JPS62152523U JPS62152523U JP4026186U JP4026186U JPS62152523U JP S62152523 U JPS62152523 U JP S62152523U JP 4026186 U JP4026186 U JP 4026186U JP 4026186 U JP4026186 U JP 4026186U JP S62152523 U JPS62152523 U JP S62152523U
- Authority
- JP
- Japan
- Prior art keywords
- timing
- held
- sampled
- comparators
- signal sampled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims 2
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Analogue/Digital Conversion (AREA)
Description
第１図は本考案の一例の構成図、第２図はその
説明のための図、第３図〜第５図は従来の技術の
説明のための図である。 １は入力端子、２〜４はサンプルホールド回路
、５１〜５ｎはコンパレータ、６Ｈ，６Ｌは電源
端子、７１〜７ｎ＋１は抵抗器、８１〜８３……
８ｎ−１，９はラツチ回路、１０はエンコーダ、
１１は出力端子である。
説明のための図、第３図〜第５図は従来の技術の
説明のための図である。 １は入力端子、２〜４はサンプルホールド回路
、５１〜５ｎはコンパレータ、６Ｈ，６Ｌは電源
端子、７１〜７ｎ＋１は抵抗器、８１〜８３……
８ｎ−１，９はラツチ回路、１０はエンコーダ、
１１は出力端子である。
Claims (1)
- 【実用新案登録請求の範囲】 サンプルホールドされた入力信号をそれぞれ検
出レベルの異なる複数のコンパレータに入力し、 これらのコンパレータの出力をラツチしてエン
コードするようにしたＡＤ変換回路において、 上記コンパレータを２群に分割し、 第１のタイミングで上記サンプルホールドされ
た入力信号を上記第１のタイミングの間の第２の
タイミングで再度サンプルホールドし、 上記第１のタイミングでサンプルホールドされ
た信号を上記コンパレータの一方の群に供給する
と共に、 上記第２のタイミングでサンプルホールドされ
た信号を上記コンパレータの他方の群に供給し、 上記一方及び他方のコンパレータ群が交互に駆
動されるようにして駆動電流を一定化したことを
特徴とするＡＤ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4026186U JPS62152523U (ja) | 1986-03-19 | 1986-03-19 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4026186U JPS62152523U (ja) | 1986-03-19 | 1986-03-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62152523U true JPS62152523U (ja) | 1987-09-28 |
Family
ID=30854195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4026186U Pending JPS62152523U (ja) | 1986-03-19 | 1986-03-19 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62152523U (ja) |
-
1986
- 1986-03-19 JP JP4026186U patent/JPS62152523U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62152523U (ja) | ||
| JPS62155529U (ja) | ||
| US4839788A (en) | Bipolar voltage to frequency converter | |
| KR860008366A (ko) | 아날로그 듀티 사이클 투 bcd변환기 | |
| US3302039A (en) | Gateable bridge network having power gain | |
| JPS6331625U (ja) | ||
| SU1587634A1 (ru) | Аналого-цифровой преобразователь | |
| JPS60108046U (ja) | アナログデジタル変換回路 | |
| JPS59161736U (ja) | 可変遅延回路 | |
| SU1280692A1 (ru) | След щий аналого-цифровой преобразователь | |
| JPS62133415U (ja) | ||
| SU1193764A1 (ru) | Умножитель частоты | |
| SU1285599A1 (ru) | Преобразователь напр жени в интервал времени | |
| JPS6454428U (ja) | ||
| JPS63106230U (ja) | ||
| SU433410A1 (ru) | Интегрирующий аналого-цифровое! преобразовательс_. | |
| JPS59137643U (ja) | Ａ−ｄコンバ−タ | |
| JPH02133031U (ja) | ||
| JPS6385922U (ja) | ||
| JPS6226941U (ja) | ||
| JPH0228133U (ja) | ||
| JPS60114443U (ja) | アナログ・デイジタル変換装置 | |
| JPS62150640U (ja) | ||
| JPH0186730U (ja) | ||
| JPS6150336U (ja) |