JPS62151897A - Thin film transistor array - Google Patents

Thin film transistor array

Info

Publication number
JPS62151897A
JPS62151897A JP60293824A JP29382485A JPS62151897A JP S62151897 A JPS62151897 A JP S62151897A JP 60293824 A JP60293824 A JP 60293824A JP 29382485 A JP29382485 A JP 29382485A JP S62151897 A JPS62151897 A JP S62151897A
Authority
JP
Japan
Prior art keywords
thin film
resistance
signal line
source
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60293824A
Other languages
Japanese (ja)
Inventor
一郎 山下
守 竹田
達彦 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60293824A priority Critical patent/JPS62151897A/en
Publication of JPS62151897A publication Critical patent/JPS62151897A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、アクティブマトリクス方式液晶ディスプレ
イ等に用いられる薄膜トランジスタアレイに関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application This invention relates to a thin film transistor array used in active matrix liquid crystal displays and the like.

従来の技術 従来この目的に使われるトランジスタアレイとしては、
例えば特開昭59−47623号公報に示されるように
、第2図のような構成が一般的である。すなわち走査線
X、〜XMヘゲート電極を、信号線Y、−Y、ヘソース
電極をそれぞれ接続した薄膜トランジスタ(以後TPT
と呼ぶ)11をそなえ、そのドレイン電極は絵素電極2
6に接続されている。
Conventional technology Conventional transistor arrays used for this purpose include:
For example, as shown in Japanese Unexamined Patent Publication No. 59-47623, a configuration as shown in FIG. 2 is common. In other words, thin film transistors (hereinafter referred to as TPT) have gate electrodes connected to scanning lines
) 11, whose drain electrode is the pixel electrode 2
6.

絵素電極と対向アース電極の間に液晶13が挿入され独
立した絵素14を構成する。液晶は等価的にコンデンサ
として働くが場合によってはこれに並列に補助コンデン
サが追加されることもある。
A liquid crystal 13 is inserted between the picture element electrode and the counter ground electrode to constitute an independent picture element 14. The liquid crystal functions equivalently as a capacitor, but in some cases an auxiliary capacitor may be added in parallel.

第2図によりTPTの動きを説明する。走査線X、、X
、、X、、・・・には第3図に示すような選択パルスP
++  pg、P:1.・・・がそれぞれ印加される。
The movement of TPT will be explained with reference to FIG. Scanning line X,,X
, , X, ,... are provided with selection pulses P as shown in FIG.
++ pg, P:1. ... are applied respectively.

特定の走査線例えばXlが選択状態のとき(他のすべて
の走査線は非選択)これに接続される一連のTPTのソ
ース・ドレイン間が導通となり、それらに接続された各
絵素に対応する信号線の電圧が印加される。X、が非選
択に切り換わると上記TPTは非導通となるので上記絵
素に印加された電圧は次のフレームでXlが選択される
までの間前回の値を保持する。このようにTPTアレイ
を用いた液晶ディスプレイは必要な信号電圧を正確かつ
独立に各絵素に伝達することができるのでクロストーク
がなくコントラスト比の大きい表示が可能となり注目を
集めている。
When a specific scanning line, e.g. A signal line voltage is applied. When X is switched to non-selection, the TPT becomes non-conductive, so the voltage applied to the picture element maintains the previous value until Xl is selected in the next frame. In this way, a liquid crystal display using a TPT array is attracting attention because it is capable of accurately and independently transmitting the necessary signal voltage to each picture element, allowing display with a high contrast ratio without crosstalk.

発明が解決しようとする問題点 ところが、このような構成で走査線、信号線の本数が増
えるとすべてのTPTを良品として作り込むことが極め
て困難となる。とくにTPTは第4図にその断面構造の
一例を示すようにゲート21とソース22、ドレイン2
3間が少くとも絶縁膜24を介して積層されているため
、ピンホールその他工程上のトラブルによってゲート・
ソース間、あるいはゲート・ドレイン間が短絡してしま
うおそれがある。とくにゲート・ソース間の短絡は、こ
れにつながる走査線と信号線上のすべてのTPTの動作
異常を招き、いわゆる線欠陥という重大不良をもたらす
。これは、外部からその信号線と走査線に供給された電
圧波形が、ゲート・ソース間の短絡によって著しく変化
してしまう為である。
Problems to be Solved by the Invention However, when the number of scanning lines and signal lines increases in such a configuration, it becomes extremely difficult to manufacture all TPTs as good products. In particular, TPT has a gate 21, a source 22, and a drain 2, as shown in FIG. 4, an example of its cross-sectional structure.
3 are stacked with at least an insulating film 24 interposed between them, so pinholes and other problems in the process may cause gate damage.
There is a risk of a short circuit between sources or between gate and drain. In particular, a gate-source short circuit causes abnormal operation of all TPTs on the scanning line and signal line connected thereto, resulting in a serious defect called a line defect. This is because the voltage waveforms externally supplied to the signal lines and scanning lines change significantly due to a short circuit between the gate and source.

本発明は、上記問題点に鑑みてなされたもので、いくつ
かのトランジスタが不良であっても絵素欠陥(′a欠陥
および点欠陥)が発生しないような構成のトランジスタ
アレイを提供することを目的としている。
The present invention has been made in view of the above problems, and an object thereof is to provide a transistor array having a structure in which picture element defects ('a defects and point defects) do not occur even if some transistors are defective. The purpose is

問題点を解決するための手段 本発明は、上記問題点を解決するため、個々のトランジ
スタのソースと信号線の接続部の抵抗を走査線および信
号線の抵抗より十分大きくし、かつ、トランジスタに接
続された絵素の容量とソース接続部の抵抗の積(時定数
)を走査線の選択パルス幅より十分短くしたことを特徴
とするものである。
Means for Solving the Problems In order to solve the above problems, the present invention makes the resistance of the connection between the source of each transistor and the signal line sufficiently larger than the resistance of the scanning line and the signal line, and It is characterized in that the product (time constant) of the capacitance of the connected picture element and the resistance of the source connection portion is made sufficiently shorter than the selection pulse width of the scanning line.

作用 本発明によれば、万一トランジスタのゲートとソース間
がプロセストラブル等によって短絡したとしても、その
短絡点にかかわる信号線と走査線の抵抗に比して短絡経
路の抵抗が大きく設定されているため、外部からその信
号線および走査線供給された電圧波形は短絡によってあ
まり変化しない。従ってTPTのゲート・ソース間の短
絡があってもこれが線欠陥という重大不良に至る事が避
けられる。
According to the present invention, even if a short circuit occurs between the gate and source of a transistor due to process trouble, the resistance of the short circuit path is set to be greater than the resistance of the signal line and scanning line related to the short circuit point. Therefore, the voltage waveforms externally supplied to the signal line and scanning line do not change much due to a short circuit. Therefore, even if there is a short circuit between the gate and source of the TPT, this can be prevented from leading to serious defects such as line defects.

実施例 第1図は本発明の基本的な構成を示すもので、lは信号
線とTPTのソースの接続部の抵抗である。この抵抗の
値は、ソース・ゲート間短絡の影響を避けるために信号
線及び走査線の抵抗に比して大きいほどよいが、その程
度は要求される表示品質、表示の種類、パネルの構成等
に応じて実用上差しつかえのないように、個々のケース
毎に決めてやればよい。一方、上記抵抗の値は、TPT
が導通ずる選択パルス幅の時間内に信号線の情報が絵素
に伝達されねばならないという観点からするとあまり大
きくする事は好ましくない。すなわち、接続部の抵抗を
Rc、絵素の容量をCp、選択パルス幅を77M (M
は走査線の総数、Tは画面の書きなおしく周期)とする
とRc−Cp<77Mが少くとも必要である。典形的な
例としてCp −I PP、 T =16.7n+se
c、 M =1000の場合上記要求は、Rc<16M
Ωとなる。仮に信号線及び走査線の抵抗がこれも典型的
な例として10にΩであったとすれば、この例ではIO
KΩ<Rc<16MΩを満たすRcを設定してやればよ
いが、より高品質の表示を得るために例えばRcを10
OKΩ〜LMΩ程度に選ぶことが出来る。
Embodiment FIG. 1 shows the basic configuration of the present invention, where l is the resistance at the connection between the signal line and the source of the TPT. The value of this resistance is better if it is larger than the resistance of the signal line and scanning line in order to avoid the influence of short circuit between source and gate, but the degree depends on the required display quality, type of display, panel configuration, etc. It is best to decide on a case-by-case basis so that there is no practical problem. On the other hand, the value of the above resistance is TPT
From the viewpoint that the information on the signal line must be transmitted to the picture element within the selection pulse width time during which the line becomes conductive, it is not preferable to make it too large. That is, the resistance of the connection part is Rc, the capacitance of the picture element is Cp, and the selection pulse width is 77M (M
If T is the total number of scanning lines and T is the rewriting period of the screen, then Rc-Cp<77M is required at least. A typical example is Cp −I PP, T = 16.7n+se
If c, M = 1000, the above request is Rc<16M
becomes Ω. If the resistance of the signal line and scanning line were 10Ω, again a typical example, then in this example the IO
It is sufficient to set Rc that satisfies KΩ<Rc<16MΩ, but in order to obtain a higher quality display, for example, set Rc to 10
It can be selected from OKΩ to LMΩ.

この抵抗は、上記のような値を満たせばどのような材料
、工法を用いて作成してもよいが、より効率的なTPT
アレイ基板作成プロセスを求めるならば、そのプロセス
に従来より使われている材料で作成する事が望ましい。
This resistor may be made using any material and construction method as long as it satisfies the above values, but TPT, which is more efficient,
If an array substrate manufacturing process is required, it is desirable to use materials conventionally used in that process.

通常第4図に示したように、半導体膜25とソース電極
230間には、オ−ミソクコンタクトを確保するために
ドープ層28が介在している。半導体膜としてはアモル
ファスシリコンがよく用いられており、この場合ドープ
層には通常n型不純物をドープした薄いアモルファスシ
リコンが使われる。このドープ層のシート抵抗は、通常
107Ω/口のオーダーであるので、先はどのRcの要
求値を実現するのに適している。
Usually, as shown in FIG. 4, a doped layer 28 is interposed between the semiconductor film 25 and the source electrode 230 to ensure ohmic contact. Amorphous silicon is often used as a semiconductor film, and in this case, a thin amorphous silicon doped with n-type impurities is usually used for the doped layer. The sheet resistance of this doped layer is typically on the order of 10 7 Ω/hole, so it is suitable for achieving any required value of Rc.

従って、信号線とソースの間の接続を、従来のようなソ
ース電極の材料でなくこのドープ層で行ってやれば、従
来と全く同じプロセスを用い、単にマスクの変更のみに
よって本発明のアレイ基板を作成する事が出来る。
Therefore, if the connection between the signal line and the source is made using this doped layer instead of the conventional source electrode material, the array substrate of the present invention can be fabricated using the same conventional process and simply changing the mask. It is possible to create .

発明の効果 以上詳述したように、本発明は、極めて簡単な改良によ
ってアクティブマトリクス基板の歩留りを大幅に改善す
る手段を提供するものであって、その実用価値は大きい
Effects of the Invention As detailed above, the present invention provides a means for greatly improving the yield of active matrix substrates through extremely simple improvements, and has great practical value.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例の薄膜トランジスタアレイを示
す等価回路図、第2図は従来例の薄膜トランジスタアレ
イの等価回路図、第3図は走査線の選択パルス波形図、
第4図は薄膜トランジスタアレイの断面図である。 1・・・・・・接続部の抵抗、11・・・・・・薄膜ト
ランジスタ、13・・・・・・液晶、14・・・・・・
絵素、22・・・・・・ドレイン、23・・・・・・ソ
ース、25・・・・・・半導体膜、26・・・・・・絵
素電極、28・・・・・・ドープN。 代理人の氏名 弁理士 中尾敏男 はか1名7−−−穆
)え青で朝(丸 11−−− TFT 26−−−除景t& xl、x2.Xa−−一走4を撮 )’ t、 と2. Ys −信号東 tl−−−TFT /3−−− i品 t4−−−#東 第2図       26−揄衆を祿 Xrに2.に3−走査線 YI、Yl、Y3=−信号課
FIG. 1 is an equivalent circuit diagram showing a thin film transistor array according to an embodiment of the present invention, FIG. 2 is an equivalent circuit diagram of a conventional thin film transistor array, and FIG. 3 is a selection pulse waveform diagram of a scanning line.
FIG. 4 is a cross-sectional view of the thin film transistor array. 1...Resistance of connection part, 11...Thin film transistor, 13...Liquid crystal, 14...
Picture element, 22...Drain, 23...Source, 25...Semiconductor film, 26...Picture element electrode, 28...Dope N. Agent's name: Patent attorney Toshio Nakao 1 person 7 --- Mu) Morning at E-Seong (circle 11 --- TFT 26 --- T & xl, x2.Xa -- shot 4)' t, and 2. Ys - Signal East tl --- TFT /3 --- i item t4 --- # East 2nd figure 26-Transfer to Xr 2. 3-scanning lines YI, Yl, Y3=-signal section

Claims (3)

【特許請求の範囲】[Claims] (1)複数の走査線と、これらに交叉する複数の信号線
と、その交叉点に対応して設置された複数のスイッチ用
薄膜トランジスタと、上記トランジスタで駆動される複
数の絵素とをそなえ、上記トランジスタのソースは対応
する信号線に抵抗を介して接続されており上記抵抗は、
信号線及び走査線の抵抗よりも大きく、かつ上記トラン
ジスタのドレインに接続される絵素の容量と上記接続部
の抵抗の積が走査線の選択パルス幅より短いことを特徴
とする薄膜トランジスタアレイ。
(1) A plurality of scanning lines, a plurality of signal lines crossing these, a plurality of switch thin film transistors installed corresponding to the intersection points, and a plurality of picture elements driven by the transistors, The source of the above transistor is connected to the corresponding signal line via a resistor, and the above resistor is
A thin film transistor array characterized in that the resistance is greater than the resistance of the signal line and the scanning line, and the product of the capacitance of the picture element connected to the drain of the transistor and the resistance of the connection part is shorter than the selection pulse width of the scanning line.
(2)上記ソースが上記信号線と同一材料で構成され、
上記ソースと上記信号線が高抵抗材料を接続されたこと
を特徴とする特許請求の範囲第(1)項記載の薄膜トラ
ンジスタアレイ。
(2) the source is made of the same material as the signal line;
The thin film transistor array according to claim 1, wherein the source and the signal line are connected to each other through a high resistance material.
(3)上記高抵抗材料が不純物をドープした非晶質シリ
コン膜であることを特徴とする特許請求の範囲第(2)
項記載の薄膜トランジスタアレイ。
(3) Claim (2) characterized in that the high-resistance material is an amorphous silicon film doped with impurities.
The thin film transistor array described in .
JP60293824A 1985-12-26 1985-12-26 Thin film transistor array Pending JPS62151897A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60293824A JPS62151897A (en) 1985-12-26 1985-12-26 Thin film transistor array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60293824A JPS62151897A (en) 1985-12-26 1985-12-26 Thin film transistor array

Publications (1)

Publication Number Publication Date
JPS62151897A true JPS62151897A (en) 1987-07-06

Family

ID=17799629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60293824A Pending JPS62151897A (en) 1985-12-26 1985-12-26 Thin film transistor array

Country Status (1)

Country Link
JP (1) JPS62151897A (en)

Similar Documents

Publication Publication Date Title
US4851827A (en) Matrix display devices with redundant driving transistor arrangement for improved fault tolerance
US4775861A (en) Driving circuit of a liquid crystal display panel which equivalently reduces picture defects
US4928095A (en) Active matrix-addressed picture display device
US4731610A (en) Balanced drive electronic matrix system and method of operating the same
US4680580A (en) Active matrix-addressed liquid-crystal display device
US4406997A (en) Method and means for minimizing the effect of short circuits in flat panel displays
EP0321073A2 (en) Liquid crystal display device
GB2147135A (en) Matrix display panel
JPH0827597B2 (en) Active matrix display device
JPH0715540B2 (en) Active Matrix Day Place Clean
JPH09160073A (en) Liquid crystal display device
JPH07191301A (en) Display device and driving method of display device
JPS62151897A (en) Thin film transistor array
JPH0646345B2 (en) Active matrix substrate
JPS62133478A (en) Active matrix type display unit
JPS61228491A (en) Display unit
JPH0468607B2 (en)
JPH09113923A (en) Manufacture of liquid crystal display device
JPS61250696A (en) Active matrix display element
JPH0646347B2 (en) Active matrix substrate
JPS62291688A (en) Display electrode array for active matrix type display unit
JPH07109459B2 (en) Active matrix array and liquid crystal display device
JPH0225189B2 (en)
JP2540980B2 (en) Wiring connection bump
JPS61145597A (en) Active matrix circuit board