JPS62147918A - Backup circuit of ic memory - Google Patents
Backup circuit of ic memoryInfo
- Publication number
- JPS62147918A JPS62147918A JP60288819A JP28881985A JPS62147918A JP S62147918 A JPS62147918 A JP S62147918A JP 60288819 A JP60288819 A JP 60288819A JP 28881985 A JP28881985 A JP 28881985A JP S62147918 A JPS62147918 A JP S62147918A
- Authority
- JP
- Japan
- Prior art keywords
- battery
- memory
- voltage
- diode
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Secondary Cells (AREA)
- Control Of Electrical Variables (AREA)
- Tests Of Electric Status Of Batteries (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＩＣメモリのバックアップ回路に関し、特に
充電可能な電池と、この電池を細流充電する充電回路と
を備えて構成されるＩＣメモリのバックアップ回路にお
ける、電池アラーム検出機能の改良に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a backup circuit for an IC memory, and in particular to a backup circuit for an IC memory configured with a rechargeable battery and a charging circuit for trickle charging the battery. This invention relates to improvements in battery alarm detection function in backup circuits.
従来、この種のＩＣメモリのバックアップ回路は、第２
図に示されるように、端子１０５から供給される１）Ｃ
５Ｖの電源オンの状態において、電池１３を細流充電す
るための充電電流制限用の抵抗１６と、前記ＤＣ５ｖの
電源オフの状態において、ＩＣメモ！７２０に’に池電
圧を供給するためのダイオード１５と、前記Ｌ）Ｃ５Ｖ
の電源に電池電流が漏れるのを防ぐためのダイオード１
４とにより構成されており、電池１３に対するアラーム
検出は、端子１０６から供給されるＤＣｓＶの電源と、
抵抗１７およびツェナタイオード１８とにより生成さｊ
Ｌる電圧を基準電圧として、充電状態ににある電池電圧
を比較器１９において比較し、前記電池電圧が前記基準
電圧よりも低い状態において、電池アラーム信号を端子
１０７を介して出力している。Conventionally, this type of IC memory backup circuit has a second
1) C supplied from terminal 105 as shown in the figure.
When the 5V power is on, the charging current limiting resistor 16 is used to trickle charge the battery 13, and when the DC5V power is off, the IC memo! 720 and a diode 15 for supplying voltage to the L) C5V.
Diode 1 to prevent battery current from leaking to the power supply of
4, alarm detection for the battery 13 is performed by a DCsV power supply supplied from the terminal 106, and
generated by resistor 17 and Zener diode 18
A comparator 19 compares the battery voltage in a charged state using the voltage L as a reference voltage, and outputs a battery alarm signal through a terminal 107 when the battery voltage is lower than the reference voltage.
上述した従来のＩＣメモリのバックアップ回路において
は、ＩＣメモリ２０をバックアップするための充電可能
な電池の電池電圧と基ｒ！Ｌ電圧とを比較して、前記電
池電圧の電圧低下を検出して所定の電池アラーム信号を
出力している。しかしながら、一般に充電可能な電池に
おいては、放電中に電圧が低下していても、充電時には
電圧が高くなる特注を有しているため、ＩＣメモリ２０
に対するバックアップ中に、電池電圧が基準電圧よりも
低下していたとしても、端子１０５から供給されるＤＣ
ｓＶの電源オンの状態になると、ＩＣメモリ２０にはダ
イオード１４を通してＤＣ５Ｖの電圧が供給され、ダイ
オード１５が非導通状態となって電池１３が充電される
ため、結果的に電池電圧が高くなり、放電能力の低下し
た電池の場合にも、電池アラームとして検出されない場
合が発生するという欠点がある。In the conventional IC memory backup circuit described above, the battery voltage of the rechargeable battery for backing up the IC memory 20 and the base r! A voltage drop in the battery voltage is detected by comparing the battery voltage with the L voltage, and a predetermined battery alarm signal is output. However, in general, rechargeable batteries have a special order in which the voltage increases during charging even if the voltage decreases during discharging, so the IC memory 20
During backup, even if the battery voltage is lower than the reference voltage, the DC supplied from terminal 105
When the sV power is turned on, a DC 5V voltage is supplied to the IC memory 20 through the diode 14, and the diode 15 becomes non-conductive and the battery 13 is charged, resulting in a higher battery voltage. Even in the case of a battery with reduced discharge capacity, there is a drawback that the battery alarm may not be detected.
本発明のＩＣメモリのバックアップ回路は、ＩＣメモリ
をバックアップするための充電可能な電池と、この電池
を細流充電（ｔｒｉｃｋｌｅ ｃｈａｒｇｅ）するだめ
の充電回路から成るＩＣメモリのバックアップ回路にお
いて、前記電池を所定の外部入力信号により強制的に放
電させる強制放電回路と、前記電池の放電時における電
池電圧と所定の基準電圧との比較結果を参照して所定の
電池アラーム信号を出力する比較器と、を備えて構成さ
れる。The IC memory backup circuit of the present invention includes a rechargeable battery for backing up the IC memory, and a charging circuit for trickle charging the battery. a forced discharge circuit that forcibly discharges the battery according to an external input signal; and a comparator that outputs a predetermined battery alarm signal by referring to a comparison result between the battery voltage when the battery is discharged and a predetermined reference voltage. It consists of
次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は本発明の一実施例の要部を示すプロ。FIG. 1 is a diagram showing the main parts of an embodiment of the present invention.
り図である。第１図に示されるように、本実施例はＩＣ
メモリ１２に対応して、ＩＣメモリ１２のバックアップ
用の電池ｌと、ＩＣメモリ１２に電池電圧を供給するた
めのダイオード２と、端子１０１から供給されるＤＣ５
Ｖの電源に電池電流が漏れるのを防ぐためのダイオード
３と、前記ＤＣ５Ｖの電源オンの状態において、電池１
を充電するための充ｘ’ｉｍ流制限用の抵抗４およびダ
イオード５と、電池ｌを端子１０２から入力される外部
入力信号により強制的に放電させるトランジスタ６およ
び放電電流制限用の抵抗７と、強制放電時に電池ｌの充
電電流をバイパスさせるためのダイオード８と、端子１
０３から供給されるＤＣ５Ｖの電源より所定の基準電圧
を生成するための抵抗９およびツヱナダイオード１０と
、電池１の電池電圧と前記基準電圧とを比較して、所定
のアラーム信号を出力するだめの比較器１１と、を備え
ている。This is a diagram. As shown in FIG.
Corresponding to the memory 12, a battery 1 for backup of the IC memory 12, a diode 2 for supplying battery voltage to the IC memory 12, and a DC5 supplied from the terminal 101.
A diode 3 is provided to prevent battery current from leaking to the DC 5V power supply, and the battery 1
A resistor 4 and a diode 5 for limiting the charge x'im current for charging the battery, a transistor 6 for forcibly discharging the battery l by an external input signal input from the terminal 102, and a resistor 7 for limiting the discharge current; A diode 8 for bypassing the charging current of the battery 1 during forced discharge, and a terminal 1
Comparison of resistor 9 and Tsuena diode 10 for generating a predetermined reference voltage from the DC5V power supply supplied from 03, and a device for comparing the battery voltage of battery 1 with the reference voltage and outputting a predetermined alarm signal. It is equipped with a container 11.
第１図において、端子１０１から供給されるＤＣｓＶの
電源オンの状態においては、端子１０２から入力される
外部入力信号に制御されてトランジスタ６がオフの状態
になると、電池ｌは抵抗４およびダイオード５を通して
充電される。外部入力信号により制御されてトランジス
タ６がオンの状態になると、電池１の充電電流は、抵抗
４およびダイオード８にバイパスされ、電池１は抵抗７
を通して強制放電される。この強制放電状態における電
池電圧は、比較器１１において基準電圧と比較され、電
池電圧が基準電圧より低下している場合には電池アラー
ム信号が端子１０４から出力される。In FIG. 1, when the DCsV power supplied from the terminal 101 is on, when the transistor 6 is turned off under the control of the external input signal input from the terminal 102, the battery l is connected to the resistor 4 and the diode 5. charged through. When the transistor 6 is turned on under the control of an external input signal, the charging current of the battery 1 is bypassed to the resistor 4 and the diode 8, and the battery 1 is charged to the resistor 7.
Forced discharge through. The battery voltage in this forced discharge state is compared with a reference voltage in the comparator 11, and if the battery voltage is lower than the reference voltage, a battery alarm signal is output from the terminal 104.
おける、ＤＣ５Ｖの電源、外部入力信号、電池電圧およ
び電池アラーム信号等の動作波形図である。FIG. 2 is an operational waveform diagram of a DC5V power supply, an external input signal, a battery voltage, a battery alarm signal, etc. in FIG.
第３図において、端子１０１からＤＣ５Ｖの電源が入力
される時点を１１とし、端子１０２から入力される外部
入力信号がオンおよびオフとなる時点をｔ２およびｔ３
とする。時間ｔｏ−ｔｌの間はＩＣメモ’Ｊ１２に対す
るバックアップ中の状態を示し、電池ｌからＩＣメモリ
１２にバックアップ電流が流れている。次に、時間ｔ１
〜ｔ２の間においては、ＤＣ５Ｖの電源が入力され、ダ
イオード３が導通状態となりダイオード２は非導通状態
となって、電池ｌには抵抗４およびダイオード５を通し
て充電電流が流入する。この時の電池１の両端の電圧は
第３図（Ｃ）に示されるように時間ｔｌにおいて上列す
る。次いで時間ｔ２〜ｔ３においては、第３図（ｂ）に
示されるように、時間ｔ２においてオンの状態となる外
部入力信号に対応して、トランジスタ６もオンの状態と
なり、第３図（Ｃ）に示されるように電池電圧は時間ｔ
２において低下する。この場合、放電能力の正常な電池
の電池電圧は、第３図（Ｃ）の２０１に示されるような
放電特性に従って低下し、放電能力の低下した電池の電
池電圧は、第３図（Ｃ）の２０２に示されるような放電
特性に従って低下する。この場合、比較器１１の基準電
圧に基つくスレッショルド電圧を第３図（Ｃ）に示され
る２０３のレベルに設定しておくことにより、放電能力
の低下した電池の場合には、時間ｔ２′において電池ア
ラームが検出され、第３図（ｄ）に示される電池アラー
ム信号が比較器１】から出力される。次に、外部入力信
号がオフとなる時間ｔ３以降においては、トランジスタ
６がオフの状態となるため電池１からの放電は停止され
、充電状態となるため、第３図（Ｃ）に示されるように
′電池電圧は上昇する。In FIG. 3, the time point when the DC5V power is input from the terminal 101 is designated as 11, and the time points when the external input signal input from the terminal 102 is turned on and off are t2 and t3.
shall be. During time to-tl, the IC memo 'J12 is being backed up, and a backup current is flowing from the battery l to the IC memory 12. Next, time t1
During the time period from t2 to t2, a DC 5V power supply is input, diode 3 becomes conductive, diode 2 becomes non-conductive, and a charging current flows into battery l through resistor 4 and diode 5. At this time, the voltages across the battery 1 rise at time tl, as shown in FIG. 3(C). Next, from time t2 to t3, as shown in FIG. 3(b), the transistor 6 also becomes on in response to the external input signal that becomes on at time t2, and as shown in FIG. 3(C). The battery voltage changes over time t as shown in
It decreases at 2. In this case, the battery voltage of a battery with normal discharge capacity decreases according to the discharge characteristics shown at 201 in Figure 3(C), and the battery voltage of a battery with reduced discharge capacity decreases as shown in Figure 3(C). It decreases according to the discharge characteristics as shown in 202 of . In this case, by setting the threshold voltage based on the reference voltage of the comparator 11 at the level 203 shown in FIG. A battery alarm is detected, and a battery alarm signal shown in FIG. 3(d) is output from the comparator 1. Next, after time t3 when the external input signal is turned off, the transistor 6 is turned off, so discharging from the battery 1 is stopped and the battery 1 enters a charging state, as shown in FIG. 3(C). 'Battery voltage increases.
以上説明したように、本発明は、ＩＣメモリのバックア
ップ回路を構成する充電可能な電池を、ｎ［定の外部入
力信号により強制的に放電させる手段を介して、前記電
池の放電能力の低下を確実に検出することができるとい
う効果がある。As explained above, the present invention prevents a decrease in the discharge capacity of a rechargeable battery constituting a backup circuit of an IC memory through means for forcibly discharging the battery by an external input signal of n[. This has the effect of being able to be detected reliably.
第１図は本発明の一実施例の要部を示すブロック図、第
２図は従来のＩＣメモリのバックアップ回路の要部を示
すプロ、り図、第３図（ａ） 、 （ｂ） 、 （Ｃ）
および（ｄ）は、本発明における各部の動作波形図であ
る。
図において、１，１３・・・・・・電池、２，３，５゜
８．１４．１５・・・・・・ダイオード、４，７，９゜
１６．１７・・・・・・［抗、６・旧・・トランジスタ
、１ｏ。
１８−°°°−ツェナダイオード、１１．１９・・・・
・・比較器、１２，２０・・・・・・ＩＣメモリ。
／θ１３
４・ ７． た−一 巾（坑 ／／−−
−レじ重えネ容第 １ 図
第 ２ 図Figure 1 is a block diagram showing the main parts of an embodiment of the present invention, Figure 2 is a block diagram showing the main parts of a conventional IC memory backup circuit, and Figures 3 (a), (b), (C)
and (d) are operation waveform diagrams of each part in the present invention. In the figure, 1,13...Battery, 2,3,5°8.14.15...Diode, 4,7,9°16.17...[Resistance , 6. old...transistor, 1o. 18-°°°-Zena diode, 11.19...
...Comparator, 12,20...IC memory. /θ13 4・7. Ta-ichi width (pit //--
-Register weight capacity Figure 1 Figure 2
Claims (1)
Ｃという）メモリをバックアップするための充電可能な
電池と、この電池を細流充電（ｔｒｉｃｋｌｅ ｃｈａ
ｒｇｅ）するための充電回路から成るＩＣメモリのバッ
クアップ回路において、前記電池を所定の外部入力信号
により強制的に放電させる強制放電回路と、前記電池の
放電時における電池電圧と所定の基準電圧との比較結果
を参照して所定の電池アラーム信号を出力する比較器と
、を備えることを特徴とするＩＣメモリのバックアップ
回路。IC (Integrated Circuit)
A rechargeable battery for backing up the memory (referred to as C) and a trickle charge
A backup circuit for an IC memory consisting of a charging circuit for charging the battery, including a forced discharge circuit for forcibly discharging the battery in response to a predetermined external input signal, and a battery voltage at the time of discharging the battery and a predetermined reference voltage. A backup circuit for an IC memory, comprising: a comparator that outputs a predetermined battery alarm signal with reference to a comparison result.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288819A JPS62147918A (en) | 1985-12-20 | 1985-12-20 | Backup circuit of ic memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288819A JPS62147918A (en) | 1985-12-20 | 1985-12-20 | Backup circuit of ic memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62147918A true JPS62147918A (en) | 1987-07-01 |
Family
ID=17735144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60288819A Pending JPS62147918A (en) | 1985-12-20 | 1985-12-20 | Backup circuit of ic memory |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62147918A (en) |
-
1985
- 1985-12-20 JP JP60288819A patent/JPS62147918A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6377028B1 (en) | System for charging monitoring batteries for a microprocessor based method | |
| US5717937A (en) | Circuit for selecting and designating a master battery pack in a computer system | |
| US5432429A (en) | System for charging/monitoring batteries for a microprocessor based system | |
| JPH09218730A (en) | Power supply method and computer system using the same | |
| US5734204A (en) | Backup apparatus | |
| JPS62147918A (en) | Backup circuit of ic memory | |
| JP3689798B2 (en) | Power monitoring IC and battery pack | |
| EP0661714A1 (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices | |
| JP2001169477A (en) | Protective method and protective circuit for secondary battery | |
| KR920009361B1 (en) | Circuit for controlling charging-discharging | |
| JPS595325A (en) | Memory holding voltage detecting circuit | |
| JP3193175B2 (en) | Low battery detection circuit | |
| JPS63244289A (en) | Memory card | |
| JPH10201092A (en) | Control circuit provided with forced operation function, and semiconductor device | |
| KR0121710Y1 (en) | Battery charger | |
| JPH0379937B2 (en) | ||
| JP3000824B2 (en) | Voltage detection circuit | |
| JP3077552B2 (en) | Backup device for data storage circuit | |
| JPH07234799A (en) | Latch up protective circuit | |
| JPH08308148A (en) | Resetting circuit | |
| JPS61167347A (en) | Peak detecting circuit | |
| JPS6253138A (en) | Storage battery spare power source unit | |
| JPS6285317A (en) | Resetting circuit | |
| JPH05260681A (en) | Power device and electronic equipment equipped with same | |
| JPH0251717A (en) | Back-up circuit for memory power supply |