KR920009361B1 - Circuit for controlling charging-discharging - Google Patents

Circuit for controlling charging-discharging Download PDF

Info

Publication number
KR920009361B1
KR920009361B1 KR1019900015096A KR900015096A KR920009361B1 KR 920009361 B1 KR920009361 B1 KR 920009361B1 KR 1019900015096 A KR1019900015096 A KR 1019900015096A KR 900015096 A KR900015096 A KR 900015096A KR 920009361 B1 KR920009361 B1 KR 920009361B1
Authority
KR
South Korea
Prior art keywords
voltage
rechargeable battery
output
pmos
vin
Prior art date
Application number
KR1019900015096A
Other languages
Korean (ko)
Other versions
KR920007292A (en
Inventor
김도완
Original Assignee
삼성전자 주식회사
정용문
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정용문 filed Critical 삼성전자 주식회사
Priority to KR1019900015096A priority Critical patent/KR920009361B1/en
Publication of KR920007292A publication Critical patent/KR920007292A/en
Application granted granted Critical
Publication of KR920009361B1 publication Critical patent/KR920009361B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries

Abstract

The control circuit for preventing the over-charging and over- discharging in a power supply unit by using a zener diode comprises the zener diode (DZ) for preventing the over-charging, a cathode thereof being connected to an input end of the applied voltage (Vin), an anode thereof being connected to one end of a charging battery (BT), a DC power converter (10) for converting the voltage (VBT1) discharged from the battery (BT) to a level of the applied voltage (Vin), a low voltage sensor (20) for detecting the reaching of the discharging limit voltage (VBT1) and a power output unit having an inverter (NOT) for inverting an output of the sensor (20), a PMOS and a schottky diode (DS).

Description

충방전 제어회로Charge / discharge control circuit

제1도는 본 발명의 회로도.1 is a circuit diagram of the present invention.

제2도는 본 발명의 동작 파형도.2 is an operational waveform diagram of the present invention.

제3도는 본 발명의 일실시예의 회로도.3 is a circuit diagram of one embodiment of the present invention.

본 발명은 전원회로에 있어서, 충방전 제어회로에 관한 것으로, 특히 과충전 방지회로에 관한 것이다.The present invention relates to a charge / discharge control circuit in a power supply circuit, and more particularly to an overcharge prevention circuit.

일반적으로 다른 전압원으로 부터 전원을 받아 충전용 전지에 충전을 할 경우 충전 상황을 적절히 조절하지 못하면 과충전에 의해 충전지가 손상을 입을 경우가 있다. 뿐만 아니라 여러가지 요인으로 전원이 끊어졌을시 충전용 전지로부터의 방전 역시 제대로 조절하지 않으면 과방전 현상을 초래하게 되므로 다시는 재충전할 수 없는 경우가 발생하여 메모리에 저장된 데이타의 내용을 파괴하게 되는 문제점이 있었다. 그러므로 충전지의 충방전을 적절히 조절하기 위한 제어방법이 다각도로 대두되기에 이르렀다.In general, when charging the rechargeable battery by receiving power from another voltage source, the rechargeable battery may be damaged by overcharging if the charging situation is not properly adjusted. In addition, when the power is cut off due to various factors, if the discharge from the rechargeable battery is not properly controlled, it may cause an over discharge phenomenon. Therefore, the battery may not be recharged again, thereby destroying the contents of the data stored in the memory. . Therefore, a control method for properly controlling the charge and discharge of the rechargeable battery has emerged from various angles.

그러나 종래의 충방전 제어회로들은 그 구조가 복잡하여 회로 구성상 비효율적일 뿐만 아니라 비경제적인 문제점들을 갖고 있었다.However, the conventional charge / discharge control circuits are complicated in structure and have inefficient and inefficient economical circuit configurations.

따라서 본 발명의 목적은 제너 다이오드를 이용하여 간단하게 충전지의 충전 및 방전을 제어하여 과충전 및 과방전을 방지할 수 있는 충/방전 제어회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a charge / discharge control circuit capable of preventing overcharge and overdischarge by simply controlling the charging and discharging of a rechargeable battery using a zener diode.

이하 본 발명을 첨부한 도면을 참조하여 설명한다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

제1도는 본 발명의 회로도로써, 애노드로 인가 전압(Vin)을 입력하는 다이오드(D1)와, 상기 다이오드(D1)의 캐소드와 접지단자 사이에 접속된 캐패시터(C1)와, 상기 다이오드(D1)의 캐소드에 한단이 접속된 저항(R)과, 상기 저항의 타단에 캐소드가 접속된 제너다이오드(DZ)와, 상기 제너다이오드(DZ)의 애노드와 접지단자 사이에 접속된 충전지(BT)와, 상기 제너다이오드(DZ)와 충전지(BT)의 접속점에 각 한단이 접속된 직류전압 변환기(10) 및 저전압 감지부(ID)와, 상기 직류전압 변환기(10)의 타단에 애노드가 접속된 쇼트키 다이오드(DS)와, 상기 저전압 감지부(ID)와, 상기 직류전압 변환기(10)의 타단에 애노드가 접속된 쇼트키 다이오드(DS)와, 상기 저전압 감지부(20)의 타단에 접속된 인버터(NOT)와, 상기 인버터(NOT)에 게이트가 접속되고 상기 쇼트키 다이오드(DS)와 저항(R)의 접속점에 소오스가 접속된 피모오스 전계효과 트랜지스터(PMOS)로 구성된다.1 is a circuit diagram of the present invention, a diode D1 for inputting an applied voltage Vin to an anode, a capacitor C1 connected between a cathode of the diode D1 and a ground terminal, and the diode D1. A resistor (R) having one end connected to a cathode of the resistor, a zener diode (DZ) having a cathode connected to the other end of the resistor, a rechargeable battery (BT) connected between an anode of the zener diode (DZ) and a ground terminal, A schottky with a DC voltage converter 10 and a low voltage sensing unit ID having one end connected to a connection point of the zener diode DZ and the rechargeable battery BT, and an anode connected to the other end of the DC voltage converter 10. A diode DS, a low voltage detecting unit ID, a Schottky diode DS whose anode is connected to the other end of the DC voltage converter 10, and an inverter connected to the other end of the low voltage detecting unit 20. (NOT), a gate is connected to the inverter (NOT), and the Schottky diode (DS) A PMOS field effect transistor (PMOS) whose source is connected to the junction of term (R) is constituted.

제2도는 본 발명의 동작 파형도로써, (2a)는 인가 전압 파형(Vin)이고, (2b)는 캐패시터(C1) 전압 파형이며, (2c)는 충전지(BT) 전압 파형이고, (2d)는 노드점(B)의 전압 파형이며, (2e)는 저전압 감지부(20)의 전압 파형이고, (2f)는 피모오스 전계효과 트랜지스터(PMOS)의 드레인 출력 전압(Vout) 파형이다.2 is an operational waveform diagram of the present invention, where 2a is an applied voltage waveform Vin, 2b is a capacitor C1 voltage waveform, 2c is a rechargeable battery BT voltage waveform, and 2d is Is a voltage waveform of the node point B, 2e is a voltage waveform of the low voltage detecting unit 20, and 2f is a drain output voltage Vout waveform of the PMOS field effect transistor PMOS.

제3도는 제1도의 구성에 오아게이트(G1)를 더 부가하여 과충전 혹은 과방전에 의한 손상으로 인해 전원 공급이 중단될 경우 메모리 데이타의 보호를 위하여 메모리 억세스를 제어하는 히로를 구현한 것으로, 제3도에서 인버터(NOT)와 피모오스 전계효과 트랜지스터(PMOS)의 접속점에 상기 오아게이트(G1)의 제1입력단을 접속하고, 제2입력단은 중앙처리장치(도시하지 않았음)의

Figure kpo00001
단자에 접속하며, 출력단은 메모리 억세스 단자에 접속한다.FIG. 3 illustrates the implementation of Hiro, which controls memory access for protecting memory data when power supply is interrupted due to damage caused by overcharge or overdischarge by adding OA gate G1 to the configuration of FIG. In FIG. 1, the first input terminal of the OA gate G1 is connected to the connection point of the inverter NOT and the PMOS field effect transistor PMOS, and the second input terminal of the central processing unit (not shown).
Figure kpo00001
The output terminal is connected to the memory access terminal.

상술한 구성에 의거 본 발명을 상세히 설명한다. 제1도에서 제너다이오드(DZ)의 도통 전압을 VDZ이고, 충전지(BT)의 방전시 전압은 VBT1이며, 상기 충전지(BT1)가 완전히 충전되었을 때의 전압이 VBT2라고 가정하면, 입력전압(Vin)은 역류방지용 다이오드(D1)의 전류 제한용 저항(R)으로 인한 전압강하를 감안하면 하기한 (1) 및 (2)식과 같이 나타낼 수 있다.The present invention will be described in detail based on the above configuration. In FIG. 1, assuming that the conduction voltage of the zener diode DZ is V DZ , the voltage at the time of discharging the rechargeable battery BT is V BT1 , and the voltage when the rechargeable battery BT1 is fully charged is V BT2 . The voltage Vin may be represented by the following formulas (1) and (2) in consideration of the voltage drop caused by the current limiting resistor R of the backflow prevention diode D1.

Figure kpo00002
Figure kpo00002

Figure kpo00003
Figure kpo00003

이때 충전되는 전류(I)는 하기한 (3)식과 같이 나타낼 수 있으며, 적당한 저항 값을 설정하여 전류를 제한할 수 있다.In this case, the current I to be charged may be expressed as in the following Equation (3), and the current may be limited by setting an appropriate resistance value.

Figure kpo00004
Figure kpo00004

충전지(BT)의 현재 전압이 VBT1이면 인가되는 전압(Vin)은 전술한 바와 같이 VDZ+VBT1보다 크므로 상기 제너다이오드(DZ)가 도통된다.When the current voltage of the rechargeable battery BT is V BT1, the voltage Vin applied is greater than V DZ + V BT1 as described above, so that the zener diode DZ is turned on.

그러므로 상기 다이오드(D1)가 저항(R) 및 제너다이오드(DZ)를 통해 상기 충전지(BT)로 전류가 흘러 충전이 시작된다. 이때 저전압 감지부(UVD)는 충전 시작을 감지하고 제2도 T1시점에서 (2e)에 도시된 바와 같이 하이상태 신호를 출력한다.Therefore, the current flows through the diode D1 through the resistor R and the zener diode DZ to the rechargeable battery BT to start charging. At this time, the low voltage detection unit U VD detects the start of charging and outputs a high state signal as shown in 2e at the time T1 of FIG. 2.

상기 하이상태의 신호는 인버터(NOT)에서 반전되어져 피모오스(PMOS)를 턴온시킨다. 그 결과 인가전압(Vin)이 회로로 공급되어 진다. 소정 시간 경과후 충전지(BT)의 전압이 완전 충전 전압(VBT2)에 도달하면 상기 인가전압(Vin)은 VDZ+VBT2보다 작아진다. 그러므로 상기 제너다이오드(DZ)는 평상 상태로 돌아가 다이오드 역할을 하게 되어 전류는 더 이상 충전지(BT)로 유입되지 못하고 충전 동작이 완료된다.The high state signal is inverted in the inverter NOT to turn on the PMOS. As a result, the applied voltage Vin is supplied to the circuit. After a predetermined time elapses, when the voltage of the rechargeable battery BT reaches the fully charged voltage V BT2 , the applied voltage Vin becomes smaller than V DZ + V BT2 . Therefore, the zener diode DZ returns to the normal state and acts as a diode so that the current can no longer flow into the rechargeable battery BT and the charging operation is completed.

한편 T2 시점에서 상기 인가전원(Vin)이 차단되었을 경우, 상기 충전지(BT) 전압은 제2도의 (2c)에 도시된 바와 같이 VBT2상태를 유지하므로 상기 피모오스 전계효과 트랜지스터(PMOS)는 턴온상태를 계속 유지한다. 그러므로 직류 전원 변환기(DC)를 통해 상기 완전충전 전압(VBT2)는 인가전압(Vin)의 레벨을 갖게 되어 쇼트키 다이오드(DS)와 상기 피모오스 전계효과 트랜지스터(PMOS)를 거쳐 회로에는 여전히 상기 인가전압(Vin)이 공급된다.On the other hand, when the applied power source (Vin) is cut off at the time T2, the rechargeable battery (BT) voltage maintains the V BT2 state as shown in (2c) of FIG. 2, so that the PMOS transistor PMOS is turned on. Keep state. Therefore, through the DC power converter DC, the full charge voltage V BT2 has the level of the applied voltage Vin, which is still applied to the circuit through the Schottky diode DS and the PMOS field effect transistor PMOS. The applied voltage Vin is supplied.

상기 쇼트키 다이오드(DS)는 일반 다이오드보다 순방향 전압이 낮아 전압 강하를 줄일 수 있다.The Schottky diode DS has a lower forward voltage than a general diode, thereby reducing the voltage drop.

한편 충전지가 계속 방전을 하여 제2도의 T3 시점에 도시된 바와 같이 방전 전압 VBT1이 되면 저전압 감지부(20)는 이 전압을 감지하여 상기 피모오스 전계효과 트랜지스터(PMOS)를 턴오프한다. 그 결과 충전지(BT)는 더 이상 방전을 하지 않게 되어 방전(VBT1) 상태를 계속 유지하여 과방전을 방지한다.On the other hand, when the rechargeable battery continues to discharge and reaches the discharge voltage V BT1 as shown at time point T3 in FIG. 2, the low voltage sensing unit 20 senses the voltage and turns off the PMOS field effect transistor (PMOS). As a result, the rechargeable battery BT no longer discharges, thereby maintaining the discharge V BT1 state to prevent over discharge.

제3도는 전술한 바와 같은 과충전 및 과방전 방지회로의 동작상태에 따른 메모리 보호를 위하여 상기 제2도의 구성에 오아게이트(G1)를 더 구비하여 메모리 억세스를 제어하는 일예를 도시한 것으로, 메모리 억세스는 상기 저 전류 감지부(20)를 출력 반전하는 인버터(NOT)의 출력과 중앙처리장치로부터 인가되는

Figure kpo00005
신호를 논리합하는 오아게이트(G1)의 출력으로써 제어하게 되므로 상기 오아게이트(G) 출력이 하이상태일 경우 메모리 억세스가 불가하다고 가정하면, 상기 저전압 감지부(20)가 충전지(BT)의 저전압을 감지할 경우 출력 레벨은 하이상태에서 로우상태로 떨어진다. 그러므로 상기 저전압 감지부(20) 출력 신호를 반전하는 인버터(NOT)의 출력 레벨은 하이상태로 한다. 상기 하이상태 신호와 상기
Figure kpo00006
신호의 논리합한 결과는 하이상태가 되어 메모리 억세스를 막아 데이타의 손실 및 파괴를 막을 수 있다.FIG. 3 is a diagram illustrating an example in which the memory access is further controlled by including an orifice G1 in the configuration of FIG. 2 to protect the memory according to the operation state of the overcharge and overdischarge prevention circuit as described above. Is applied from the central processing unit and the output of the inverter (NOT) for output inverting the low current sensing unit 20
Figure kpo00005
Since it is controlled by the output of the OR gate (G1) for the OR, the low voltage detecting unit 20 determines the low voltage of the rechargeable battery BT when it is assumed that the memory access is impossible when the output of the OR gate G is high. When detected, the output level drops from high to low. Therefore, the output level of the inverter NOT which inverts the output signal of the low voltage detector 20 is set to a high state. The high state signal and the
Figure kpo00006
The logical result of the signal goes high, preventing memory access and preventing data loss and destruction.

상술한 바와 같이 전지에 일정량의 전류가 충전되면 충전을 중단하고, 전원 공급이 중단되었을때는 전지로부터 회로로 방전을 하여 일정 전압을 공급하다가 전지의 전압이 일정전압 이하로 떨어지면 전압 공급선을 차단함으로써 전지를 보호하여 줄 뿐만 아니라 메모리 억세스를 막아 데이타의 손실 및 파괴를 방지하는 장점이 있다.As described above, when the battery is charged with a certain amount of current, charging stops, and when the power supply is stopped, the battery is discharged from the battery to the circuit to supply a constant voltage, and when the voltage of the battery falls below a certain voltage, It not only protects the data, but also prevents memory access and prevents data loss and destruction.

Claims (4)

충전지(BT)를 구비한 전원 회로에 있어서, 인가전원(Vin) 입력단에 캐소드가 접속되고 상기 충전지(BT)의 한단에 애노드가 접속되어 과충전을 방지하는 제너다이오드(DZ)와, 상기 충전지(BT)로부터 방전되는 전압(VBT1)을 인가전압(Vin) 레벨로 변환하는 직류전원 변환기(10)와, 상기 충전지(BT)의 방전 한계전압(VBT1) 도달 여부를 검출하는 저전압 감지부(20)와, 상기 저전압 감지부(20)의 제어를 받아 인가전압(Vin) 혹은 상기 직류전원 변환기(10)로부터 출력되는 전압을 출력하는 전원 출력부로 구성됨을 특징으로 하는 충방전 제어회로.In a power supply circuit having a rechargeable battery BT, a zener diode DZ for connecting a cathode to an input power supply Vin and an anode connected to one end of the rechargeable battery BT to prevent overcharging, and the rechargeable battery BT DC power converter 10 for converting the voltage (V BT1 ) discharged from the to the applied voltage (Vin) level, and the low voltage detection unit 20 for detecting whether the discharge limit voltage (V BT1 ) of the rechargeable battery (BT) has reached. And a power output unit configured to output an applied voltage Vin or a voltage output from the DC power converter 10 under the control of the low voltage detection unit 20. 제1항에 있어서, 상기 전원 출력부가 상기 저전압 감지부(20) 출력을 반전하는 인버터(NOT)와, 소오스가 상기 제너다이오드(DZ)의 캐소드에 접속되고 게이트가 상기 인버터(NOT) 출력단에 접속된 피모오스 전계효과 트랜지스터(PMOS)로 구성됨을 특징으로 하는 충방전 제어회로.The inverter (NOT) of claim 1, wherein the power output unit inverts the output of the low voltage detection unit (20), a source is connected to a cathode of the zener diode (DZ), and a gate is connected to the inverter (NOT) output terminal. Charge and discharge control circuit, characterized in that consisting of PMOS field effect transistor (PMOS). 제2항에 있어서, 상기 직류전원 변환부(10) 출력단과 상기 피모오스 전계효과 트랜지스터(PMOS)의 소오스 사이에 쇼트키 다이오드(DS)를 더 구비함을 특징으로 하는 충방전 제어회로.The charge and discharge control circuit according to claim 2, further comprising a Schottky diode (DS) between an output terminal of the DC power converter (10) and a source of the PMOS field effect transistor (PMOS). 제2항에 있어서, 상기 제너다이오드(DZ)의 캐소드에 일단이 접속된 저항(R)을 더 구비함을 특징으로 하는 충방전 제어회로.The charge and discharge control circuit according to claim 2, further comprising a resistor (R) having one end connected to a cathode of the zener diode (DZ).
KR1019900015096A 1990-09-22 1990-09-22 Circuit for controlling charging-discharging KR920009361B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900015096A KR920009361B1 (en) 1990-09-22 1990-09-22 Circuit for controlling charging-discharging

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900015096A KR920009361B1 (en) 1990-09-22 1990-09-22 Circuit for controlling charging-discharging

Publications (2)

Publication Number Publication Date
KR920007292A KR920007292A (en) 1992-04-28
KR920009361B1 true KR920009361B1 (en) 1992-10-15

Family

ID=19303939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900015096A KR920009361B1 (en) 1990-09-22 1990-09-22 Circuit for controlling charging-discharging

Country Status (1)

Country Link
KR (1) KR920009361B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101675760B1 (en) * 2015-12-14 2016-11-14 황현태 drying vessel for microwave oven

Also Published As

Publication number Publication date
KR920007292A (en) 1992-04-28

Similar Documents

Publication Publication Date Title
US6316915B1 (en) Charge/discharge protection circuit and battery pack having the charge/discharge protection circuit
US6642694B2 (en) Overcharge protection circuit capable of preventing damage to a charge control switch on flowing an excessive current
US5596465A (en) Overcurrent protection circuit for a dc-to-dc converter
KR100777884B1 (en) A charge/discharge control circuit and a charging-type power-supply unit
KR920007295A (en) Charge control device
US10090690B2 (en) Secondary battery protection circuit
KR940008213A (en) Battery protection circuit
US20230282895A1 (en) Secondary battery protection apparatus and battery pack
US5945810A (en) Battery protective circuit
JP3190597B2 (en) Charge / discharge control circuit and rechargeable power supply
JP2007028898A (en) Charge and discharge protection circuit
EP0863597A1 (en) Power supply
JP3753492B2 (en) Power monitoring IC and battery pack
EP0090035A1 (en) Voltage regulation and battery dissipation limiter circuit
KR920009361B1 (en) Circuit for controlling charging-discharging
US6198255B1 (en) Charge/discharge controlling semiconductor device
JP3080046B2 (en) Secondary battery protection circuit
JPH11127543A (en) Protective circuit device for secondary battery
US6304063B2 (en) Lithium ion battery unit adapted to be charged by an alkaline charger
JP3424707B2 (en) Charge / discharge control circuit
JP3689798B2 (en) Power monitoring IC and battery pack
JP2000253590A (en) Charging and discharging control circuit
KR100308530B1 (en) Battery charge / discharge control circuit
JP2679392B2 (en) Secondary battery charge control circuit
JP2001190028A (en) Secondary battery protection method and secondary battery protection circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070910

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee