JPS62145829A - 半導体集積回路の試験装置 - Google Patents
半導体集積回路の試験装置Info
- Publication number
- JPS62145829A JPS62145829A JP60288714A JP28871485A JPS62145829A JP S62145829 A JPS62145829 A JP S62145829A JP 60288714 A JP60288714 A JP 60288714A JP 28871485 A JP28871485 A JP 28871485A JP S62145829 A JPS62145829 A JP S62145829A
- Authority
- JP
- Japan
- Prior art keywords
- position information
- semiconductor integrated
- integrated circuit
- chip
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は主に半導体集積回路クエーノ・又はチップの表
面を観察し不良解析等を行う半導体集積回路の試験装置
に関する。
面を観察し不良解析等を行う半導体集積回路の試験装置
に関する。
従来、半導体集積回路の不良解析は、電気的な試験が主
として行われていたが、それと共にウェーハ又はチップ
（以下、チップと総称する。）の表面を顕微鏡等によシ
観察し、表面の汚れ、パターンの乱れ等に着目したいわ
ゆる目視検査も行われていた。しかしながら、従来、こ
の目視検査は電気的な試験と有機的な関係を保たずに行
われていた為、不良解析とｈう点からみると労力のわシ
には充分な効果をあげていたとはいえない。
として行われていたが、それと共にウェーハ又はチップ
（以下、チップと総称する。）の表面を顕微鏡等によシ
観察し、表面の汚れ、パターンの乱れ等に着目したいわ
ゆる目視検査も行われていた。しかしながら、従来、こ
の目視検査は電気的な試験と有機的な関係を保たずに行
われていた為、不良解析とｈう点からみると労力のわシ
には充分な効果をあげていたとはいえない。
この点に着目し、改善をはかった従来技術としては、メ
モリーの不良解析において、あらかじめ電気的に試験し
得られた７エイルビツトデータを利用し、目視試験にお
いてチップ表面の目視位置を自動的に設定しようとする
ものがある（例えば特開昭５８−２０７６４７）。
モリーの不良解析において、あらかじめ電気的に試験し
得られた７エイルビツトデータを利用し、目視試験にお
いてチップ表面の目視位置を自動的に設定しようとする
ものがある（例えば特開昭５８−２０７６４７）。
上述の従来例では、電気的な試験において得られたメモ
リーの７エイルビツトデータをオフラインで目視試験に
利用し、目視位置を自動的に得ることを特徴としている
が、単にそれのみにとどまっておシ、所詮、電気的な試
験の目視による確認の域を脱していない。このため、目
視試験において電気的な試験において不良と判定されな
かった位置にならんの異常を発見しても確認することは
できない。
リーの７エイルビツトデータをオフラインで目視試験に
利用し、目視位置を自動的に得ることを特徴としている
が、単にそれのみにとどまっておシ、所詮、電気的な試
験の目視による確認の域を脱していない。このため、目
視試験において電気的な試験において不良と判定されな
かった位置にならんの異常を発見しても確認することは
できない。
通常、チップ表面に寿んらかの汚れ等が存在する場合、
もちろん該当箇所のデバイス（単に素子のみという意味
ではなく、メモリーにおけるビットセル、ロジックゲー
ト等の回路も含む。）が電気的試験において不良となる
場合もあるが、単にマージンの不足の場合は不良として
検出されない場合がある。長期的な信頼性を確保する点
からいえばこのような箇所こそ充分な電気的試験を行う
必要があるが、上述の従来例でこのような箇所を発見し
ようとする場合はすべてのデバイスについて多数の試験
パラメータを変化させて充分な試験を行い、いわゆるマ
ージナルな不良箇所本検出されているフェイルピットデ
ータを得る必要がある。
もちろん該当箇所のデバイス（単に素子のみという意味
ではなく、メモリーにおけるビットセル、ロジックゲー
ト等の回路も含む。）が電気的試験において不良となる
場合もあるが、単にマージンの不足の場合は不良として
検出されない場合がある。長期的な信頼性を確保する点
からいえばこのような箇所こそ充分な電気的試験を行う
必要があるが、上述の従来例でこのような箇所を発見し
ようとする場合はすべてのデバイスについて多数の試験
パラメータを変化させて充分な試験を行い、いわゆるマ
ージナルな不良箇所本検出されているフェイルピットデ
ータを得る必要がある。
しかしながら、すべてのデバイスについて充分な電気的
試験を行うことは時間的にも費用的にも不可能に近い。
試験を行うことは時間的にも費用的にも不可能に近い。
本発明による半導体集積回路の試験装置は、被試験半導
体集積回路ウェーハ又はチップの表面を観察する観察装
置と、該観察装置と被試験半導体集積回路との物理的位
置情報を得る位置検出部と、この物理的位置情報を設計
データと比較し半導体集積回路内の論理的位置情報に変
換し該論理的位置に該当する素子又は回路について選択
的に試験せしめる制御装置を有している。
体集積回路ウェーハ又はチップの表面を観察する観察装
置と、該観察装置と被試験半導体集積回路との物理的位
置情報を得る位置検出部と、この物理的位置情報を設計
データと比較し半導体集積回路内の論理的位置情報に変
換し該論理的位置に該当する素子又は回路について選択
的に試験せしめる制御装置を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例をしめず構成図である。図に
おいて、被試験半導体集積回路ウェーハ又はチップ１（
以下、被試験チップ１と称する。）はテスター２と電気
的に接続されている。観察装置３は被試験チップ１の表
面を観察する為のもので、被試験チップ１とは相対的に
移動が可能とな９ている。この観察装置３は通常、光学
顕微鏡が使用されるが、目視検査といっても人間が直接
みるとはかぎらず画像情報として得てコンピュータ等を
ζよる処理を行って不良箇所の自動検出を行ってもよい
し、電子顕微鏡を使用してもよい。位置検出部４は被試
験チップ１と観察装置３との相対的な位置関係を検出し
、被試験チップ１内の観察位置の物理的位置情報を得る
。制御装置５はあらかじめ用意されている設計データ６
と前記物理的位置情報とから観察装置３が着目している
観察位置について論理的な位置情報を得る。例えば、被
試験チップ１がメモリー１がメモリーＩＣの場合はアド
レス情報、ランダムロジックの場合は該当するゲートレ
ベルまでの情報を得ることも可能である。以下、被試験
チップ１がメモリーの場合を例として説明する。制御装
置５は得られた論理的な位置情報から被試験チップ１に
印加すべきアドレス情報を作成し、テスター２に与える
。この場合、注目するアドレスのみを試験するようにア
ドレス情報を作成してもよいし、周辺のアドレスや、論
理的に反対になるアドレスをも試験するように作成して
もよい。制御装置５はテスター２に対し、被試験チップ
１に印加する他の信号、例えば電源電圧、信号レベル、
タイミング等についての試験すべき情報を与えることが
できるので、注目するアドレスについての電源電圧対タ
イミングマージン等のいわゆるシュムプロットも容易に
えることができる。
おいて、被試験半導体集積回路ウェーハ又はチップ１（
以下、被試験チップ１と称する。）はテスター２と電気
的に接続されている。観察装置３は被試験チップ１の表
面を観察する為のもので、被試験チップ１とは相対的に
移動が可能とな９ている。この観察装置３は通常、光学
顕微鏡が使用されるが、目視検査といっても人間が直接
みるとはかぎらず画像情報として得てコンピュータ等を
ζよる処理を行って不良箇所の自動検出を行ってもよい
し、電子顕微鏡を使用してもよい。位置検出部４は被試
験チップ１と観察装置３との相対的な位置関係を検出し
、被試験チップ１内の観察位置の物理的位置情報を得る
。制御装置５はあらかじめ用意されている設計データ６
と前記物理的位置情報とから観察装置３が着目している
観察位置について論理的な位置情報を得る。例えば、被
試験チップ１がメモリー１がメモリーＩＣの場合はアド
レス情報、ランダムロジックの場合は該当するゲートレ
ベルまでの情報を得ることも可能である。以下、被試験
チップ１がメモリーの場合を例として説明する。制御装
置５は得られた論理的な位置情報から被試験チップ１に
印加すべきアドレス情報を作成し、テスター２に与える
。この場合、注目するアドレスのみを試験するようにア
ドレス情報を作成してもよいし、周辺のアドレスや、論
理的に反対になるアドレスをも試験するように作成して
もよい。制御装置５はテスター２に対し、被試験チップ
１に印加する他の信号、例えば電源電圧、信号レベル、
タイミング等についての試験すべき情報を与えることが
できるので、注目するアドレスについての電源電圧対タ
イミングマージン等のいわゆるシュムプロットも容易に
えることができる。
被試験チップ１がメモリー以外の場合も注目する部分の
選択を行うのがアドレス情報でなく、いわゆるテストパ
ターンの形となるのみで本質的な違いはない。
選択を行うのがアドレス情報でなく、いわゆるテストパ
ターンの形となるのみで本質的な違いはない。
以上の例では、説明の都合上被試験半導体集積回路が最
終製品に近い形であるかのように記述しているが、もち
ろんウェーハ段階でも同様に適用できる。そのばあい、
テスター２はウェーノ１プローバを組込んだものを使用
し、ウェーハ内の任意のチップを選択したのちグローブ
カード等により電気的に接続し測定すればよい。この場
合、位置検出部４は観察装置３と、被試験ウエーノ＼直
接またはブローパのウェーハ移動台との相対的位置関係
から被試験チップ１内の物理的位置情報を得ることがで
きる。
終製品に近い形であるかのように記述しているが、もち
ろんウェーハ段階でも同様に適用できる。そのばあい、
テスター２はウェーノ１プローバを組込んだものを使用
し、ウェーハ内の任意のチップを選択したのちグローブ
カード等により電気的に接続し測定すればよい。この場
合、位置検出部４は観察装置３と、被試験ウエーノ＼直
接またはブローパのウェーハ移動台との相対的位置関係
から被試験チップ１内の物理的位置情報を得ることがで
きる。
又、被試験チップ１内に基準マークを設けることができ
れば、観察装置３で最初にこの基準マークを検出させる
ことにより、物理的位置の基準点を容易に得る事ができ
る。
れば、観察装置３で最初にこの基準マークを検出させる
ことにより、物理的位置の基準点を容易に得る事ができ
る。
以上説明したように本発明によれば被試験半導体集積回
路の目視検査と電気的試験とが有機的に結合され、通常
の電気的試験のみでは検出が困難な不良についてもその
不良箇所に着目して集中的に複雑な試験を行うことがで
き、不良解析の効率や不良の検出率の向上に多大な効果
がある。
路の目視検査と電気的試験とが有機的に結合され、通常
の電気的試験のみでは検出が困難な不良についてもその
不良箇所に着目して集中的に複雑な試験を行うことがで
き、不良解析の効率や不良の検出率の向上に多大な効果
がある。
第１図は本発明の一実施例をしめず構成図である。
１・・・・・・被試験半導体集積回路ウェーハ又はチッ
プ、２・・・・・・テスター、３・・・・・・観察装置
、４・・・・・・位第 １ 区 ら ヂ
プ、２・・・・・・テスター、３・・・・・・観察装置
、４・・・・・・位第 １ 区 ら ヂ
Claims (1)
- 被試験半導体集積回路ウェーハ又はチップの表面を観察
する観察装置と、該観察装置と被試験半導体集積回路と
の物理的位置情報を得る位置検出部と、この物理的位置
情報を設計データと比較し半導体集積回路内の論理的位
置情報に変換し該論理的位置に該当する素子又は回路に
ついて選択的に試験せしめる制御装置を有することを特
徴とする半導体集積回路の試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288714A JPS62145829A (ja) | 1985-12-20 | 1985-12-20 | 半導体集積回路の試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60288714A JPS62145829A (ja) | 1985-12-20 | 1985-12-20 | 半導体集積回路の試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62145829A true JPS62145829A (ja) | 1987-06-29 |
Family
ID=17733735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60288714A Pending JPS62145829A (ja) | 1985-12-20 | 1985-12-20 | 半導体集積回路の試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62145829A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007114058A (ja) * | 2005-10-20 | 2007-05-10 | Shimadzu Corp | Ｘ線検査装置 |
-
1985
- 1985-12-20 JP JP60288714A patent/JPS62145829A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007114058A (ja) * | 2005-10-20 | 2007-05-10 | Shimadzu Corp | Ｘ線検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Donovan et al. | Early detection of electrical defects in deep trench capacitors using voltage contrast inspection | |
| US5475695A (en) | Automatic failure analysis system | |
| US4801869A (en) | Semiconductor defect monitor for diagnosing processing-induced defects | |
| US5561293A (en) | Method of failure analysis with CAD layout navigation and FIB/SEM inspection | |
| US6043672A (en) | Selectable power supply lines for isolating defects in integrated circuits | |
| US8664596B2 (en) | Method for characterizing identified defects during charged particle beam inspection and application thereof | |
| Satya | Microelectronic test structures for rapid automated contactless inline defect inspection | |
| US6154039A (en) | Functional OBIC analysis | |
| US6677774B2 (en) | Method for locating IDDQ defects using multiple controlled collapse chip connections current measurement on an automatic tester | |
| JPH11154695A (ja) | 集積回路の故障箇所特定方法および故障箇所特定装置 | |
| US6650130B1 (en) | Integrated circuit device defect detection method and apparatus employing light emission imaging | |
| JPS62145829A (ja) | 半導体集積回路の試験装置 | |
| KR100683386B1 (ko) | 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치 | |
| Yin et al. | Case studies of fault isolation for the global failing patterns on SRAM bitmap caused by the defects in peripheral logic regions | |
| US5963046A (en) | Method for detecting and locating open-circuit defects within digital CMOS integrated circuits | |
| JP3287332B2 (ja) | 半導体集積回路の断線故障検出装置及びその断線故障検出方法 | |
| US6894518B1 (en) | Circuit analysis and manufacture using electric field-induced effects | |
| Cass et al. | Application of the SEMSpec electron-beam inspection system to in-process defect detection on semiconductor wafers | |
| US6294918B1 (en) | Method for locating weak circuit having insufficient driving current in IC chips | |
| Qian et al. | Precise defect localization of scan logic failures by thermal laser stimulation (TLS) | |
| Doong et al. | Design and simulation of addressable failure site test structure for IC process control monitor | |
| Ouimet et al. | Analysis of 0.13 μm CMOS technology using time resolved light emission | |
| JPH02194541A (ja) | 光プローバ | |
| JP2001141789A (ja) | 半導体及びその半導体の良品／不良品識別装置 | |
| JP2006261391A (ja) | 半導体装置およびその検査方法 |