JPS62145289A - ドライバ−内蔵アクテイブマトリクスパネル - Google Patents
ドライバ−内蔵アクテイブマトリクスパネルInfo
- Publication number
- JPS62145289A JPS62145289A JP60286450A JP28645085A JPS62145289A JP S62145289 A JPS62145289 A JP S62145289A JP 60286450 A JP60286450 A JP 60286450A JP 28645085 A JP28645085 A JP 28645085A JP S62145289 A JPS62145289 A JP S62145289A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- tft
- circuit
- active matrix
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ドライバー内蔵アクティブマトリクスパネル
の回路構成に関する。
の回路構成に関する。
本発明はドライバー内蔵アクティブマトリクスパネルに
かいて、ドライバー集積回路内圧、第１のＴＦ’ｒ％−
用いたソースーホロク型回路と、濱１のＴＩＮＴと極性
の異なるＭ２のＴＦＴを用いｔスイッチング回路及びラ
インメモリ回路と？備え、液晶ｆｊｆ駆動するＴＦ’Ｔ
アレイをｆａ２のＴＦＴを用いて構成したことにより、
ンース拳ホロク回路の入出力電圧の差＆ｆｌ１２のＴＦ
ＴのＯＦＦスイッチング時に生じる電圧変化分で補い、
画素′Ｆ！極に画素データと等しい電圧な書き込めるよ
うにしたものである。
かいて、ドライバー集積回路内圧、第１のＴＦ’ｒ％−
用いたソースーホロク型回路と、濱１のＴＩＮＴと極性
の異なるＭ２のＴＦＴを用いｔスイッチング回路及びラ
インメモリ回路と？備え、液晶ｆｊｆ駆動するＴＦ’Ｔ
アレイをｆａ２のＴＦＴを用いて構成したことにより、
ンース拳ホロク回路の入出力電圧の差＆ｆｌ１２のＴＦ
ＴのＯＦＦスイッチング時に生じる電圧変化分で補い、
画素′Ｆ！極に画素データと等しい電圧な書き込めるよ
うにしたものである。
絶縁基板上ＫＴＦＴを用いてドライバーな内蔵したアク
ティブマトリクスパネルの例としてけ、′Ｓ。
ティブマトリクスパネルの例としてけ、′Ｓ。
Ｍｏｒｏｚｕ、ｍｉ、 ｅｔ、 ａｔ、 ５ｒＤｓａ
Ｄ工ＧＥＳＴ、 Ｐ３１６．１９８４’に示されるよう
なものがある。これは、走査線数２１０本、データ線数
１８０本とい５比較的解像度の低いものであった。
Ｄ工ＧＥＳＴ、 Ｐ３１６．１９８４’に示されるよう
なものがある。これは、走査線数２１０本、データ線数
１８０本とい５比較的解像度の低いものであった。
〔発明が解決しようとする問題点及び目的〕ドライバー
内蔵アクティブマトリクスパネルな高精細化する場合、
必然的に走査線数ｈＺ増加し、−走査線選択期間は減少
する。電た。デー々線数も増加し、データ線選択期間が
減少する。この結果、 ■ 画素ＴＦＴの書き込み能力ｈｔ不足する。
内蔵アクティブマトリクスパネルな高精細化する場合、
必然的に走査線数ｈＺ増加し、−走査線選択期間は減少
する。電た。デー々線数も増加し、データ線選択期間が
減少する。この結果、 ■ 画素ＴＦＴの書き込み能力ｈｔ不足する。
■ 画像データをデータ線に書き込む際のドライバーの
書き込み能力ｈ；不足する。
書き込み能力ｈ；不足する。
という問題な生じる。この問題点な解決するためには、
ドライバー内に７ナログバツフアを形成しドライバーの
舅動卵力髪上げ、さらにドライバー内にラインメモリー
な設け７クテイプマトリクスパネル？線順次駆動すれば
よい。しかしＴＦＴな用いたアナログバッファには以下
に述べるような問題点ＩＩＩ；ある。
ドライバー内に７ナログバツフアを形成しドライバーの
舅動卵力髪上げ、さらにドライバー内にラインメモリー
な設け７クテイプマトリクスパネル？線順次駆動すれば
よい。しかしＴＦＴな用いたアナログバッファには以下
に述べるような問題点ＩＩＩ；ある。
第２図はＴＦＴを用い次ソース・ホロク回路である。ソ
ースもホロク回路は、構造が簡単で入力インピーダンス
が高く出力インピーダンスが低いという特徴ｈ−ありア
ナログバッファに適している。６０け入力信号源であり
その電圧な７ｒｓとする。６１け負荷で抵抗Ｒ０と容ｆ
ｋＣｏの並列インピーダンス２で表わされ、これに印加
される出力電圧’／ Ｖｏｕτとする。６２け電流ｉｄ
を供給する定電流源で６３．６４．６５はそれぞれＴＦ
Ｔのソース＋８）、ドレイン（９）、ゲート（Ｇ）に対
応する。屓３図はＴＦＴのゲート・ソース間電圧ｑＧＢ
をパラメータとし、ドレイン自ソース間電圧Ｖカ８を横
軸にとっ九場合のドレイン・ソース間電流工１１１１１
を示し比グラフである。第２図にかいてよりｓ ＝ ｉ
ｄ −Ｖｏｗ／ｐ の関係がある九め、ＴＦＴの動作点は第３図の点線上な
動く。次とえば入力信φｓ６ ｖ ｆ中心とする振幅４
．２１の信号であれば、動作点けＡ 、ａ ヶ中心にＢ
点と０点の間を往復する。この場合の入力信号ＶＩＮと
出力信号Ｖｏυτの関係を第４図に示す。この図かられ
かるように、ＴＦＴのソース・ホロク回路では、入出力
信号間にΔＶ＋なる電位差？生じる。これはＴＦＴのス
レッシェホルド電圧が高い定めに起こるものであり、単
結晶Ｓｉ上に作られ次ＭＯ８ＦＥＴではこの現象は問題
とならない。このＴＦＴのソース・ホロク回路ケ用いて
アクティブマトリクスパネルな駆動する場合、データ線
に書舞込まれる電圧ｈ＝ １画素データに対してΔＶ＋
だけシフトしてしまい１画素にも実際のデータよりΔＶ
＋だけイれ７ｔ［圧ｈＺ書き込まれる。この場合１表示
画面が入力信号と異なるものとなり、ま之画素のＴＦＴ
のゲート・ソース間電圧ｖＧＢが小さくなり８き退入能
力が不足する等の問題？生じる。以上はＰチャネルＴＦ
Ｔの場合であるｈ；、ｎチャネルＴＦＴな用いたソース
・ホロク回路ではＶ００？けＶＸＮより低電圧側へ同様
にシフトし１画素Ｔ ｐ Ｔ ｈＺ十分０ＦＩＰできな
い等の問題点な生じる。
ースもホロク回路は、構造が簡単で入力インピーダンス
が高く出力インピーダンスが低いという特徴ｈ−ありア
ナログバッファに適している。６０け入力信号源であり
その電圧な７ｒｓとする。６１け負荷で抵抗Ｒ０と容ｆ
ｋＣｏの並列インピーダンス２で表わされ、これに印加
される出力電圧’／ Ｖｏｕτとする。６２け電流ｉｄ
を供給する定電流源で６３．６４．６５はそれぞれＴＦ
Ｔのソース＋８）、ドレイン（９）、ゲート（Ｇ）に対
応する。屓３図はＴＦＴのゲート・ソース間電圧ｑＧＢ
をパラメータとし、ドレイン自ソース間電圧Ｖカ８を横
軸にとっ九場合のドレイン・ソース間電流工１１１１１
を示し比グラフである。第２図にかいてよりｓ ＝ ｉ
ｄ −Ｖｏｗ／ｐ の関係がある九め、ＴＦＴの動作点は第３図の点線上な
動く。次とえば入力信φｓ６ ｖ ｆ中心とする振幅４
．２１の信号であれば、動作点けＡ 、ａ ヶ中心にＢ
点と０点の間を往復する。この場合の入力信号ＶＩＮと
出力信号Ｖｏυτの関係を第４図に示す。この図かられ
かるように、ＴＦＴのソース・ホロク回路では、入出力
信号間にΔＶ＋なる電位差？生じる。これはＴＦＴのス
レッシェホルド電圧が高い定めに起こるものであり、単
結晶Ｓｉ上に作られ次ＭＯ８ＦＥＴではこの現象は問題
とならない。このＴＦＴのソース・ホロク回路ケ用いて
アクティブマトリクスパネルな駆動する場合、データ線
に書舞込まれる電圧ｈ＝ １画素データに対してΔＶ＋
だけシフトしてしまい１画素にも実際のデータよりΔＶ
＋だけイれ７ｔ［圧ｈＺ書き込まれる。この場合１表示
画面が入力信号と異なるものとなり、ま之画素のＴＦＴ
のゲート・ソース間電圧ｖＧＢが小さくなり８き退入能
力が不足する等の問題？生じる。以上はＰチャネルＴＦ
Ｔの場合であるｈ；、ｎチャネルＴＦＴな用いたソース
・ホロク回路ではＶ００？けＶＸＮより低電圧側へ同様
にシフトし１画素Ｔ ｐ Ｔ ｈＺ十分０ＦＩＰできな
い等の問題点な生じる。
本発明は以上のよ５な問題点を解決するものでその目的
とするところは、画素電極に画素データと等しい電圧を
書き込める線順次ドライバーをＴＦ’Ｔで＊成し、高精
細ドライバー内蔵アクティブマトリクス？実現する回路
構成シ且えるところにある。
とするところは、画素電極に画素データと等しい電圧を
書き込める線順次ドライバーをＴＦ’Ｔで＊成し、高精
細ドライバー内蔵アクティブマトリクス？実現する回路
構成シ且えるところにある。
本発明のドライバー内蔵アクティブマド１１クスパネル
け、ドライバー内に、窄１のＴ ＴＦＴ％’用いたソー
ス・ホロク型回路と、第１のＴＦＴと極性の異なるＭ１
２のＴＦＴ％’用いたスイッチング回路及びラインメモ
リ回路とを備え、液晶を＠勧するＴＦＴアレイをｙｉＸ
２のＴＦＴ’？中いて構成したことを特徴とする。
け、ドライバー内に、窄１のＴ ＴＦＴ％’用いたソー
ス・ホロク型回路と、第１のＴＦＴと極性の異なるＭ１
２のＴＦＴ％’用いたスイッチング回路及びラインメモ
リ回路とを備え、液晶を＠勧するＴＦＴアレイをｙｉＸ
２のＴＦＴ’？中いて構成したことを特徴とする。
本発明の上記の構成によれば、ソース・ホロク回路の入
出力電圧の差シエ２のＴＦＴのＯＦＦスイッチング時に
生じる電圧変化分で補い１画素電極に画素データと等し
い電圧な書き込むことｈＺできる。
出力電圧の差シエ２のＴＦＴのＯＦＦスイッチング時に
生じる電圧変化分で補い１画素電極に画素データと等し
い電圧な書き込むことｈＺできる。
本発明のドライバー内蔵アクティブマトリクスパネルは
、第１図（ａ）Ｋ示−ｆＸドライバ一部と第１図（ｂ）
に示すＹドライバ一部および画素エリアよりなる。まず
Ｘドライバーの構成について述べる。
、第１図（ａ）Ｋ示−ｆＸドライバ一部と第１図（ｂ）
に示すＹドライバ一部および画素エリアよりなる。まず
Ｘドライバーの構成について述べる。
１°けシフトレジスタであり、２〜４けその出力である
。ビデオ信号はシフトレジスタの出力パルスのタイミン
グに応じて５〜７のＴＴＦＴを介してラインメモリ８〜
１０に１１Ｆ＃込まれる。１１〜１３けＴＦＴのソース
・ホロク回路で２３〜２５のスイッチング回路な介して
２６〜２８のデータ線に画素データな書舞込む。１４〜
１６のＴＦＴけ１７〜１９及び２０〜２２の抵抗により
／ｙ’−）電位シ一定に侵たれて卦り、ソース・ホロク
回路の電流源として働く。同図においてＶＳＳおよび％
ｒｏｏけそれぞれ負電源、正電源である。次に第１図（
ｂ）について述べる。
。ビデオ信号はシフトレジスタの出力パルスのタイミン
グに応じて５〜７のＴＴＦＴを介してラインメモリ８〜
１０に１１Ｆ＃込まれる。１１〜１３けＴＦＴのソース
・ホロク回路で２３〜２５のスイッチング回路な介して
２６〜２８のデータ線に画素データな書舞込む。１４〜
１６のＴＦＴけ１７〜１９及び２０〜２２の抵抗により
／ｙ’−）電位シ一定に侵たれて卦り、ソース・ホロク
回路の電流源として働く。同図においてＶＳＳおよび％
ｒｏｏけそれぞれ負電源、正電源である。次に第１図（
ｂ）について述べる。
３０け画素エリアで３１はＹドライバ一部である。
３２〜５ａＦｉデータ線２６〜２８の補助容量である。
３５〜３７け走査線であり、３８〜４６け画素電極を駆
動するＴＦ’Ｔ、４７〜５５け液晶の容量、５６は対向
電極でありその電位ｋ Ｖ！、ｏとする。
動するＴＦ’Ｔ、４７〜５５け液晶の容量、５６は対向
電極でありその電位ｋ Ｖ！、ｏとする。
１１５図はドライバー内蔵アクティブマトリクスパネル
の各部の動作電圧波形であり、この図と第１ｍ６）、（
８を並甲して線順次駆動の動作シ税明する。一般にＮＴ
ＳＯのビデオ信号は奇数フィールドと偶数フィールドを
あわせ九１フレームの信号で画面全体の絵を送る。液晶
は交流駆動する必要ｈｔあるため、ビデオ信号け７１の
よ５にフィールドごとにちる電位な中心に正負反転させ
たせのを用いる。箪１図（ハ））の端子Ｖ工Ｈにはこの
ビデオ信号７１が、端子１８Ｐにはスタートパルス７５
が印加される。このパルス７５ｆｆクロｙり信号ＸＱＬ
の半周期ととにシフトレジスタ１の後段へ順次送られ１
、各出力端子２〜４から７６．７７のようなサンプリン
グパルスな出力する。これに応じて５〜７のＴ ｙ Ｔ
ｈｔＯＮ ＋−，て、８〜１０のラインメモリに画像
データな書伊込む。このラインメモリの容′＃けサンプ
リングパルスのＯＮ期ｌ５ｌｘの間に充分ＩＩＩＩＶ″
込める大きさにする。スタートパルスｈｔ入力されてＴ
ｓ後、すべてのラインメモリにデータが書舞込まれてか
らラッチパルスｙ ａ ｈｚ ｔ ｐ Ｋ印加され、ス
イッチング回路のＴ ’Ｆ Ｔ ２３〜２５をＯＮさせ
、ソース・ホロク回路のＴＦＴ １１〜１３によってデ
ータ線に画素データが書を込まれる。−力走査線３５〜
３７に＃−１ｔ７２のような選択信号ｈ；比出力れ、Ｙ
ト°ライバーによって順次１木ずつ選択される。走査線
は、データ線に画素データ内１■込電れる直前から、次
のデータが書艙込まれる直前寸でのＴｙの期間選択され
、この間その走査線に寸いている一行の画素ＴＦＴシ゛
ＯＮさせ１画素電極に一斉に画素データシ書き込む。ラ
ッチパルスがＬｏレベルとなり２６〜２７のスイッチン
グ回路ＴＦＴべｏｙｙＬ、７を稜も、データ線は保持容
量２６〜２８によって画素デー々な保持し、ｉｉ！ｊ素
電啄にチー〃シ書き込入続ける。この時ラインメモリ８
〜１゜には次の行のデー々ｈ： ＊ 六こまれているわ
けでちる。このよ′５に、＃順次駆動は画素′覗肇にデ
ータを書キ込む時間？−水平走査期間ＴＹと埠しくする
ことｈｔで鎗、ネたソース・ホロク回路だよりデータ線
への書き込み能力も向上するため高精細パネルな実現す
ることｈ；で縫る。
の各部の動作電圧波形であり、この図と第１ｍ６）、（
８を並甲して線順次駆動の動作シ税明する。一般にＮＴ
ＳＯのビデオ信号は奇数フィールドと偶数フィールドを
あわせ九１フレームの信号で画面全体の絵を送る。液晶
は交流駆動する必要ｈｔあるため、ビデオ信号け７１の
よ５にフィールドごとにちる電位な中心に正負反転させ
たせのを用いる。箪１図（ハ））の端子Ｖ工Ｈにはこの
ビデオ信号７１が、端子１８Ｐにはスタートパルス７５
が印加される。このパルス７５ｆｆクロｙり信号ＸＱＬ
の半周期ととにシフトレジスタ１の後段へ順次送られ１
、各出力端子２〜４から７６．７７のようなサンプリン
グパルスな出力する。これに応じて５〜７のＴ ｙ Ｔ
ｈｔＯＮ ＋−，て、８〜１０のラインメモリに画像
データな書伊込む。このラインメモリの容′＃けサンプ
リングパルスのＯＮ期ｌ５ｌｘの間に充分ＩＩＩＩＶ″
込める大きさにする。スタートパルスｈｔ入力されてＴ
ｓ後、すべてのラインメモリにデータが書舞込まれてか
らラッチパルスｙ ａ ｈｚ ｔ ｐ Ｋ印加され、ス
イッチング回路のＴ ’Ｆ Ｔ ２３〜２５をＯＮさせ
、ソース・ホロク回路のＴＦＴ １１〜１３によってデ
ータ線に画素データが書を込まれる。−力走査線３５〜
３７に＃−１ｔ７２のような選択信号ｈ；比出力れ、Ｙ
ト°ライバーによって順次１木ずつ選択される。走査線
は、データ線に画素データ内１■込電れる直前から、次
のデータが書艙込まれる直前寸でのＴｙの期間選択され
、この間その走査線に寸いている一行の画素ＴＦＴシ゛
ＯＮさせ１画素電極に一斉に画素データシ書き込む。ラ
ッチパルスがＬｏレベルとなり２６〜２７のスイッチン
グ回路ＴＦＴべｏｙｙＬ、７を稜も、データ線は保持容
量２６〜２８によって画素デー々な保持し、ｉｉ！ｊ素
電啄にチー〃シ書き込入続ける。この時ラインメモリ８
〜１゜には次の行のデー々ｈ： ＊ 六こまれているわ
けでちる。このよ′５に、＃順次駆動は画素′覗肇にデ
ータを書キ込む時間？−水平走査期間ＴＹと埠しくする
ことｈｔで鎗、ネたソース・ホロク回路だよりデータ線
への書き込み能力も向上するため高精細パネルな実現す
ることｈ；で縫る。
次にデータ線Ｉμ込まれる画素デー々ｈ＝、ビデオ信号
と同じレベルとｒｒっていることを説明する。屓６１留
ば、第１１塑（ハ））のＸドライバーの１段目のＭ、〜
Ｍ４の各部および第１図（ｂ）の画素電極Ｍ、の動作電
位を示したものである。時刻ｔ＝Ｏにおいて’ｒＦＴ５
が０ＩＪＬビデオ偏号がラインメモリ８に書き込まれる
。この時ＭｌとＭ、の電位は等しくなるｈＺ−ｔ＝ｔ、
で［７”ｒ ５ ｔｌ ＯＦＦ ｔ、７を瞬間１Ｍ２の
電位けΔＶ−，だけ下ｈＺる。これけＴＦＴの１！極間
容量Ｃ１とラインメモリの容’Ｉ ０００間の容量結合
によるもので、サンプリングパルスの振幅なり１とする
と、ΔＶ−ｔ ＝Ｖ ｓ ＊ ＱＩ／（Ｑｔ ＋ ｃｏ
）で表わされる。Ｍ３の電位けＭ、の電位に対してΔ
ゾ＋だけ高くなる。これは前述のＴＦＴｆｆよ−るソー
ス・ホロク回路の特徴でちる。１＝＝１２においてラッ
チパルスＬ Ｐ ｈＺ Ｈ４ｇｈレベルとなりＴ ？Ｆ
Ｔ ２ ｓ ｈ： 。
と同じレベルとｒｒっていることを説明する。屓６１留
ば、第１１塑（ハ））のＸドライバーの１段目のＭ、〜
Ｍ４の各部および第１図（ｂ）の画素電極Ｍ、の動作電
位を示したものである。時刻ｔ＝Ｏにおいて’ｒＦＴ５
が０ＩＪＬビデオ偏号がラインメモリ８に書き込まれる
。この時ＭｌとＭ、の電位は等しくなるｈＺ−ｔ＝ｔ、
で［７”ｒ ５ ｔｌ ＯＦＦ ｔ、７を瞬間１Ｍ２の
電位けΔＶ−，だけ下ｈＺる。これけＴＦＴの１！極間
容量Ｃ１とラインメモリの容’Ｉ ０００間の容量結合
によるもので、サンプリングパルスの振幅なり１とする
と、ΔＶ−ｔ ＝Ｖ ｓ ＊ ＱＩ／（Ｑｔ ＋ ｃｏ
）で表わされる。Ｍ３の電位けＭ、の電位に対してΔ
ゾ＋だけ高くなる。これは前述のＴＦＴｆｆよ−るソー
ス・ホロク回路の特徴でちる。１＝＝１２においてラッ
チパルスＬ Ｐ ｈＺ Ｈ４ｇｈレベルとなりＴ ？Ｆ
Ｔ ２ ｓ ｈ： 。
ＮしてＭ４とＭ３の電位ｆ）Ｚ等しくなる。１ ＝ １
．においてラッチパルスＬ Ｐ ｈ’ Ｌｏｗレベルと
なりＴＦＴ２３がＯＦＦする瞬間、４の電位けΔＶ−，
だけ下ｆＩ’ｈる。
．においてラッチパルスＬ Ｐ ｈ’ Ｌｏｗレベルと
なりＴＦＴ２３がＯＦＦする瞬間、４の電位けΔＶ−，
だけ下ｆＩ’ｈる。
これもＴＦＴ２３の容量Ｃ８とデータラインの容量Ｃ２
との容Ｊ＃結合によるもので、ロツチバルスの振幅なり
２とすると、 △ｖ、 ＝ ｖ、・ｃ、／（ｏ、＋ ｃ２）で表わされ
る。さらに時刻ｔ４において走査線の信号？ｌ” Ｘｒ
ｏｗレベルとなりＴ Ｆ Ｔ ｓ ａ ｈｚ ＯＦＦす
る瞬間Ｍ５の電位ｈｚΔＶ−Ｓだけ下ｈ；る。これも同
様にＴＦＴ３８の容量Ｃ５と４７の液晶の容晴Ｃ番の容
量結合によるものであり、走査線選択償号援幅＋ Ｖｓ
とすると、ΔＶ１＝Ｖｓ−Ｏｓ／（（！ｓ＋ｃ＋）
テ表ｈサレル。ココテΔＶ＋ ｇ ΔＶ”ｌ ＋ ΔＶ
−２＋ ΔＶ−３となるように各ＴＦＴ及び容量の大穴
ざシ設定してかけば、Ｍ５の電位は時刻ｔ１におけるビ
デオ儒号の電位と等１．くすることができる。つまり画
素Ｎ筆に画素データとましい電圧を書き込むことができ
るわけである。これはソース・ホロク回路のＴＦＴ１１
〜１３の極性／Ｉｔ 、スイッチング回路のＴＦＴ５〜
７及び２３〜２５及び画素エリアのＴＦＴ３８〜４６の
極性と異なる場合にのみ可能となる。
との容Ｊ＃結合によるもので、ロツチバルスの振幅なり
２とすると、 △ｖ、 ＝ ｖ、・ｃ、／（ｏ、＋ ｃ２）で表わされ
る。さらに時刻ｔ４において走査線の信号？ｌ” Ｘｒ
ｏｗレベルとなりＴ Ｆ Ｔ ｓ ａ ｈｚ ＯＦＦす
る瞬間Ｍ５の電位ｈｚΔＶ−Ｓだけ下ｈ；る。これも同
様にＴＦＴ３８の容量Ｃ５と４７の液晶の容晴Ｃ番の容
量結合によるものであり、走査線選択償号援幅＋ Ｖｓ
とすると、ΔＶ１＝Ｖｓ−Ｏｓ／（（！ｓ＋ｃ＋）
テ表ｈサレル。ココテΔＶ＋ ｇ ΔＶ”ｌ ＋ ΔＶ
−２＋ ΔＶ−３となるように各ＴＦＴ及び容量の大穴
ざシ設定してかけば、Ｍ５の電位は時刻ｔ１におけるビ
デオ儒号の電位と等１．くすることができる。つまり画
素Ｎ筆に画素データとましい電圧を書き込むことができ
るわけである。これはソース・ホロク回路のＴＦＴ１１
〜１３の極性／Ｉｔ 、スイッチング回路のＴＦＴ５〜
７及び２３〜２５及び画素エリアのＴＦＴ３８〜４６の
極性と異なる場合にのみ可能となる。
竿７図に、ドライバ一部をＣ！ＭＯ８ＴＦＴ、画素アレ
イ部？ＮＭＯＦＩＴＦＴで形成した場合のドライバー内
蔵アクティブマドＩＪクスパネルの断面溝の一例を示す
。８０け絶縁基板、８１け１層目のシリコン薄噂、８２
けゲート絶縁嗅、８３け２Ｍ目のシリコン薄噂市たけ金
属薄嘆、８４け闇間絶縁喚、８５Ｔｒｉ透明導電喚であ
り１画素電極以外は金属配線を用いることも可能でちる
。
イ部？ＮＭＯＦＩＴＦＴで形成した場合のドライバー内
蔵アクティブマドＩＪクスパネルの断面溝の一例を示す
。８０け絶縁基板、８１け１層目のシリコン薄噂、８２
けゲート絶縁嗅、８３け２Ｍ目のシリコン薄噂市たけ金
属薄嘆、８４け闇間絶縁喚、８５Ｔｒｉ透明導電喚であ
り１画素電極以外は金属配線を用いることも可能でちる
。
以上述べたように本発明の上記の構故によればデータ線
にビデオ信＠シ忠実に書き込めるようＫなるだけでなく
、ソース・ホロク回路な用いろことでデータ線の駆動に
マーシャンｈｔでき、スイッチング回路とライソノモリ
ヤｌｌＩ４入合わせて線順次駆動することで画素へのデ
ータの書倖込入にもマージンができる。【たｈ；って高
精細ドライバー内ｆｆ１７クテイプマトリクスの実現ｈ
；可能となる。また、動作電圧にもマージンができろた
め電源電圧な低くして低消費電力化することもできる。
にビデオ信＠シ忠実に書き込めるようＫなるだけでなく
、ソース・ホロク回路な用いろことでデータ線の駆動に
マーシャンｈｔでき、スイッチング回路とライソノモリ
ヤｌｌＩ４入合わせて線順次駆動することで画素へのデ
ータの書倖込入にもマージンができる。【たｈ；って高
精細ドライバー内ｆｆ１７クテイプマトリクスの実現ｈ
；可能となる。また、動作電圧にもマージンができろた
め電源電圧な低くして低消費電力化することもできる。
第１図６）はドライバー内蔵アクティブマトリクスパネ
ルのＸドライバ一部の回路図。 ！！ １図（ｂ）はドライバー内蔵アクティブマトリク
スパネルのＹドライバ一部及び画素エリアの回路図。 ＠２図はソース優ホロク型の７７７回路を示す回路図。 屓３図はＴをＴのＩｎｓ −Ｖａａ特性図。 屓４図はｆａ２図の回路の入出力特性図。 筆５図はドライバー内蔵アクティブマトリクスパネルの
各部の動作電圧図。 軍６図はＸ側ドライバーの各部の動作電位図。 第７図はドライバー内蔵アクティブマトリクスパネルの
断面図。 ８．９．１０ ・・・・・・ラインメモリ１１．１２．
１３・・・・・・ソース・ホロク回路５〜７．２３〜２
５・・・・・・スイッチング回路以 上 出願人 セイコーエブンン株式会社 代即人 弁理士最上務他１名 ソース・爪ロワ１区ＴＦＴＩ日路の回蹟切−第２図 丁Ｆ７ｔ：５ｖｐ５−１ｐｓ ｎ中１１３１第３図 ソース・庄・−７を丁ＦＴロ跡凸入、ＵセＦ、薗第４図 λ≦奈Ｐ＾ｉＸｌ＋１１も凪 ｂ１ 第５図 Ｘ１１ドフイバ−１７１本音Ｐη］力ＩＴ鵠らイ立 宸
コ第６図 Ｙ゛→→イパ゛？
画ゑアレイ奮ｒドウ体゛−囚鳶ぐ了γつ１フパマト
リワ人ｌ＼°ネ１しのｔ′ｆｒ頗口第７図
ルのＸドライバ一部の回路図。 ！！ １図（ｂ）はドライバー内蔵アクティブマトリク
スパネルのＹドライバ一部及び画素エリアの回路図。 ＠２図はソース優ホロク型の７７７回路を示す回路図。 屓３図はＴをＴのＩｎｓ −Ｖａａ特性図。 屓４図はｆａ２図の回路の入出力特性図。 筆５図はドライバー内蔵アクティブマトリクスパネルの
各部の動作電圧図。 軍６図はＸ側ドライバーの各部の動作電位図。 第７図はドライバー内蔵アクティブマトリクスパネルの
断面図。 ８．９．１０ ・・・・・・ラインメモリ１１．１２．
１３・・・・・・ソース・ホロク回路５〜７．２３〜２
５・・・・・・スイッチング回路以 上 出願人 セイコーエブンン株式会社 代即人 弁理士最上務他１名 ソース・爪ロワ１区ＴＦＴＩ日路の回蹟切−第２図 丁Ｆ７ｔ：５ｖｐ５−１ｐｓ ｎ中１１３１第３図 ソース・庄・−７を丁ＦＴロ跡凸入、ＵセＦ、薗第４図 λ≦奈Ｐ＾ｉＸｌ＋１１も凪 ｂ１ 第５図 Ｘ１１ドフイバ−１７１本音Ｐη］力ＩＴ鵠らイ立 宸
コ第６図 Ｙ゛→→イパ゛？
画ゑアレイ奮ｒドウ体゛−囚鳶ぐ了γつ１フパマト
リワ人ｌ＼°ネ１しのｔ′ｆｒ頗口第７図
Claims (1)
- 絶縁基板上に設けられた走査線群、データ線群、前記走
査線及びデータ線を駆動するドライバー集積回路、及び
前記走査線及びデータ線の交点に設けられた薄膜トラン
ジスタ（以下ＴＦＴと略記）アレイによって液晶を駆動
して成るドライバー内蔵アクティブマトリクスパネルに
おいて、前記ドライバー集積回路内に、第１のＴＦＴを
用いたソース・ホロク型回路と、第１のＴＦＴと極性の
異なる第２のＴＦＴを用いたスイッチング回路及びライ
ンメモリ回路とを備え、液晶を駆動するＴＦＴアレイを
第２のＴＦＴを用いて構成したことを特徴とするドライ
バー内蔵アクティブマトリクスパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60286450A JPS62145289A (ja) | 1985-12-19 | 1985-12-19 | ドライバ−内蔵アクテイブマトリクスパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60286450A JPS62145289A (ja) | 1985-12-19 | 1985-12-19 | ドライバ−内蔵アクテイブマトリクスパネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62145289A true JPS62145289A (ja) | 1987-06-29 |
Family
ID=17704539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60286450A Pending JPS62145289A (ja) | 1985-12-19 | 1985-12-19 | ドライバ−内蔵アクテイブマトリクスパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62145289A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811837A (en) * | 1988-05-17 | 1998-09-22 | Seiko Epson Corporation | Liquid crystal device with unit cell pitch twice the picture element pitch |
| US6693301B2 (en) | 1991-10-16 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving and manufacturing the same |
| US7071910B1 (en) | 1991-10-16 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of driving and manufacturing the same |
| US7116302B2 (en) | 1991-10-16 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Process of operating active matrix display device having thin film transistors |
| US7253440B1 (en) | 1991-10-16 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least first and second thin film transistors |
-
1985
- 1985-12-19 JP JP60286450A patent/JPS62145289A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811837A (en) * | 1988-05-17 | 1998-09-22 | Seiko Epson Corporation | Liquid crystal device with unit cell pitch twice the picture element pitch |
| US6693301B2 (en) | 1991-10-16 | 2004-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving and manufacturing the same |
| US6759680B1 (en) | 1991-10-16 | 2004-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device having thin film transistors |
| US7071910B1 (en) | 1991-10-16 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of driving and manufacturing the same |
| US7116302B2 (en) | 1991-10-16 | 2006-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Process of operating active matrix display device having thin film transistors |
| US7253440B1 (en) | 1991-10-16 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least first and second thin film transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2626451B2 (ja) | 液晶表示装置の駆動方法 | |
| JP3102666B2 (ja) | 画像表示装置 | |
| US7259738B2 (en) | Liquid crystal display device | |
| TWI483236B (zh) | 液晶顯示器及其驅動方法 | |
| CN1904706B (zh) | 显示装置 | |
| KR100215688B1 (ko) | 액정디스플레이 장치를 구동 하는 구동회로 | |
| KR100519468B1 (ko) | 평면표시장치 | |
| JP2002041001A (ja) | 画像表示装置およびその駆動方法 | |
| CN102270434A (zh) | 显示驱动电路 | |
| KR100705628B1 (ko) | 액정표시장치의 구동회로 | |
| JPS5823091A (ja) | 画像表示装置 | |
| US20190340995A1 (en) | Display device | |
| JP2006313319A (ja) | 液晶表示装置の駆動回路、液晶表示装置、液晶表示装置の駆動方法、および電子機器 | |
| JPH052208B2 (ja) | ||
| TW201814686A (zh) | 高穩定性的脈衝寬度可調式移位暫存器 | |
| US7079096B2 (en) | Image display device and display driving method | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| JPH07181927A (ja) | 画像表示装置 | |
| JPH08137443A (ja) | 画像表示装置 | |
| JP2002014322A (ja) | ドット反転式アクティブマトリックス液晶表示器 | |
| JP4612153B2 (ja) | 平面表示装置 | |
| JPS61256389A (ja) | 液晶表示装置の駆動回路 | |
| JPS62145289A (ja) | ドライバ−内蔵アクテイブマトリクスパネル | |
| JP4690554B2 (ja) | 平面表示装置 | |
| JPH07281641A (ja) | アクティブマトリクス型液晶ディスプレイ |