JPS62144243A - 乱数発生器 - Google Patents
乱数発生器Info
- Publication number
- JPS62144243A JPS62144243A JP60286494A JP28649485A JPS62144243A JP S62144243 A JPS62144243 A JP S62144243A JP 60286494 A JP60286494 A JP 60286494A JP 28649485 A JP28649485 A JP 28649485A JP S62144243 A JPS62144243 A JP S62144243A
- Authority
- JP
- Japan
- Prior art keywords
- random number
- bits
- output
- number generator
- generators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はデータを暗号化あるいはスクランブルするため
の乱数発生器に関する。
の乱数発生器に関する。
（従来技′＃）
従来、乱数発生器としては、複数のＭ系列発生器（昭和
５４年発行、常用、前垂、今井著「符号理論」昭晃堂１
２８．１２９頁参照）の出力ビットを論理積、排他的論
理和、スイッチ等で簡単に組合せて乱数ビットを発生す
る方法が良く使われている。
５４年発行、常用、前垂、今井著「符号理論」昭晃堂１
２８．１２９頁参照）の出力ビットを論理積、排他的論
理和、スイッチ等で簡単に組合せて乱数ビットを発生す
る方法が良く使われている。
（発明が解決しようとする問題点）
従来の乱数発生器では、組合せ回路に入力される複数ビ
ットが線形乱数であるために暗号解読の面からは安全性
が低いという問題点があった。本発明の目的はこの問題
点を簡単な構成で除去することにある。
ットが線形乱数であるために暗号解読の面からは安全性
が低いという問題点があった。本発明の目的はこの問題
点を簡単な構成で除去することにある。
（問題点を解決するための手段）
上記問題点は次の構成から成る乱数発生器にて解決され
る。すなわち、乱数を発生する乱数発生器において、１
ビット又は複数ビットから成る乱数を生成する１つ又は
複数の線形乱数生成手段と、前記１つ又は複数の線形乱
数生成手段の全出力ビットをＮ（Ｎは正整数）個に分割
して各分割内の全ビットを非線形変換するＮ個の非線形
変換手段と前記Ｎ個の非線形変換手段の出力ビットを組
合せて乱数を発生する組合せ手段と、から成ることを特
徴とする乱数発生器である。
る。すなわち、乱数を発生する乱数発生器において、１
ビット又は複数ビットから成る乱数を生成する１つ又は
複数の線形乱数生成手段と、前記１つ又は複数の線形乱
数生成手段の全出力ビットをＮ（Ｎは正整数）個に分割
して各分割内の全ビットを非線形変換するＮ個の非線形
変換手段と前記Ｎ個の非線形変換手段の出力ビットを組
合せて乱数を発生する組合せ手段と、から成ることを特
徴とする乱数発生器である。
（作用）
第１図は本発明の作用原理を示すためのブロック図であ
る。図において、１０１．１０２．１０３は線形乱数発
生器であり、１１１．１１２．１１３は非線形回路、１
２１は組合せ回路である。各非線形回路の入力は線形乱
数発生器内のシフトレジスタの出力ビットであり、これ
らの非線形回路の出力を簡単な組合せ回路で組合せて乱
数ビットを出力する。非線形回路１１１゜１１２、１１
３により線形な乱数発生器の出力ビットが非線形となる
ので複雑な乱数となる。
る。図において、１０１．１０２．１０３は線形乱数発
生器であり、１１１．１１２．１１３は非線形回路、１
２１は組合せ回路である。各非線形回路の入力は線形乱
数発生器内のシフトレジスタの出力ビットであり、これ
らの非線形回路の出力を簡単な組合せ回路で組合せて乱
数ビットを出力する。非線形回路１１１゜１１２、１１
３により線形な乱数発生器の出力ビットが非線形となる
ので複雑な乱数となる。
（実施例）
第２図は本発明の実施例を示すためのブロック図である
。ＲＯＭ２１１．２１２．２１３は線形乱数発生器の一
例であるＭ系列発生器２０１．２０２．２０３内のシフ
トレジスタの出力ビットをアドレスとして、該アドレス
に記憶されている１ビットを出力する。スイッチ２２３
はＲＯＭ２１１と２１３の出力のいずれかをＲＯＭ２１
２とＭ系列発生器１０１及び１０３の中のレジスタの出
力２ビットとの排他的論理和に依存して選択する。該ス
イッチ２２３の出力とＭ系列発生器２０２内のレジスタ
の出力１ビットの排他的論理和が乱数となる。ここに示
した組合せ回路は１例である。ＲＯＭの各アドレスには
０又は１を書き込むが、０と１の個数はほぼ等しいよう
にする。ＲＯＭの中味あるいはＭ系列発生器の初期値が
キーとなる。
。ＲＯＭ２１１．２１２．２１３は線形乱数発生器の一
例であるＭ系列発生器２０１．２０２．２０３内のシフ
トレジスタの出力ビットをアドレスとして、該アドレス
に記憶されている１ビットを出力する。スイッチ２２３
はＲＯＭ２１１と２１３の出力のいずれかをＲＯＭ２１
２とＭ系列発生器１０１及び１０３の中のレジスタの出
力２ビットとの排他的論理和に依存して選択する。該ス
イッチ２２３の出力とＭ系列発生器２０２内のレジスタ
の出力１ビットの排他的論理和が乱数となる。ここに示
した組合せ回路は１例である。ＲＯＭの各アドレスには
０又は１を書き込むが、０と１の個数はほぼ等しいよう
にする。ＲＯＭの中味あるいはＭ系列発生器の初期値が
キーとなる。
本実施例において、各ＲＯＭは例えば複数のＲＯＭとし
てこれら複数のＲＯＭの全出力の排他的論理和を出力す
るように変更することもできる。これらの変更は本発明
の範囲内に含まれる。
てこれら複数のＲＯＭの全出力の排他的論理和を出力す
るように変更することもできる。これらの変更は本発明
の範囲内に含まれる。
（発明の効果）
以上詳細に説明したように、本発明を用いれば安全性の
高い乱数発生器を得ることができる。
高い乱数発生器を得ることができる。
第１図は本発明の作用原理を示すためのブロック図、第
２図は本発明の実施例を示すためのブロック図である。 図において、１０１．１０２．１０３は線形乱数発生器
、１１１．１１２．１１３は非線形回路、１２１は組合
せ回路、２０１．２０２．２０３はＭ系列発生器、２１
１．２１２．２１３はＲＯＭ、２２１．２２２は排他的
論理和素子、２２３はスイッａ） ＝＝＝「−−Ｍ
２図は本発明の実施例を示すためのブロック図である。 図において、１０１．１０２．１０３は線形乱数発生器
、１１１．１１２．１１３は非線形回路、１２１は組合
せ回路、２０１．２０２．２０３はＭ系列発生器、２１
１．２１２．２１３はＲＯＭ、２２１．２２２は排他的
論理和素子、２２３はスイッａ） ＝＝＝「−−Ｍ
Claims (1)
- 乱数を発生する乱数発生器において、１ビット又は複数
ビットから成る乱数を生成する１つ又は複数の線形乱数
生成手段と、前記１つ又は複数の線形乱数生成手段の全
出力ビットをＮ（Ｎは正整数）個に分割して各分割内の
全ビットを非線形変換するＮ個の非線形変換手段と、前
記Ｎ個の非線形変換手段の出力ビットを組合せて乱数を
発生する組合せ手段と、から成ることを特徴とする乱数
発生器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60286494A JPS62144243A (ja) | 1985-12-18 | 1985-12-18 | 乱数発生器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60286494A JPS62144243A (ja) | 1985-12-18 | 1985-12-18 | 乱数発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62144243A true JPS62144243A (ja) | 1987-06-27 |
| JPH0419572B2 JPH0419572B2 (ja) | 1992-03-30 |
Family
ID=17705126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60286494A Granted JPS62144243A (ja) | 1985-12-18 | 1985-12-18 | 乱数発生器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62144243A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004032098A1 (ja) * | 2002-10-07 | 2004-04-15 | Kobayashi, Akira | 疑似乱数発生方法及び疑似乱数発生器 |
| WO2004046912A1 (ja) * | 2002-11-15 | 2004-06-03 | Sanyo Electric Co.,Ltd. | 乱数生成装置 |
| JP2009531761A (ja) * | 2006-03-31 | 2009-09-03 | シューマッハ，アラン | 乱数を発生するための方法および装置 |
-
1985
- 1985-12-18 JP JP60286494A patent/JPS62144243A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004032098A1 (ja) * | 2002-10-07 | 2004-04-15 | Kobayashi, Akira | 疑似乱数発生方法及び疑似乱数発生器 |
| WO2004046912A1 (ja) * | 2002-11-15 | 2004-06-03 | Sanyo Electric Co.,Ltd. | 乱数生成装置 |
| JP2009531761A (ja) * | 2006-03-31 | 2009-09-03 | シューマッハ，アラン | 乱数を発生するための方法および装置 |
| US8370412B2 (en) | 2006-03-31 | 2013-02-05 | Alain Schumacher | Method and apparatus for generating random numbers |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0419572B2 (ja) | 1992-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4860353A (en) | Dynamic feedback arrangement scrambling technique keystream generator | |
| US3911330A (en) | Nonlinear nonsingular feedback shift registers | |
| JPS5945269B2 (ja) | 暗号装置 | |
| JPS63294115A (ja) | 非線形ランダム系列発生器 | |
| JPS61114289A (ja) | デイジタルデータシーケンスを暗号化された形式に変換するための方法及び装置 | |
| JPS62144243A (ja) | 乱数発生器 | |
| RU2140716C1 (ru) | Способ криптографического преобразования блоков цифровых данных | |
| JPS5612120A (en) | Generating method for m sequence | |
| KR19990048318A (ko) | 고속 블럭 암호 알고리즘 | |
| JPS5843743B2 (ja) | 暗号化方式 | |
| RU2018927C1 (ru) | Сумматор по модулю три | |
| RU95111791A (ru) | Способ шифрования двоичной информации и устройство для его осуществления | |
| JPS6273331A (ja) | １対１対応乱数表の作成方式 | |
| RU2127024C1 (ru) | Блок шифрования | |
| JPH0447334B2 (ja) | ||
| JPH0625911B2 (ja) | デ−タ変換装置 | |
| Krulikovskyi et al. | Ukrainian National Encryption Standards for FPGA Based Embedded Systems | |
| Pornin | Automatic software optimization of block ciphers using bitslicing techniques | |
| KR100254516B1 (ko) | 마스크를 이용한 골드 부호 발생기 | |
| KR20030087893A (ko) | 라운드 키의 온라인 계산 기능을 갖는 모듈화 구조의 AESRijndael 라운드 키 생성 회로 | |
| KR950033810A (ko) | 수정형 부스승산기에 있어서 부분곱 행 생성회로 | |
| JPS6319038A (ja) | 乱数発生器 | |
| JPH02211732A (ja) | スペクトラム拡散通信方式 | |
| SU883901A2 (ru) | Генератор псевдослучайных чисел | |
| JPH04246681A (ja) | 乱数発生回路 |