JPS62143172A - Character processor - Google Patents

Character processor

Info

Publication number
JPS62143172A
JPS62143172A JP61255101A JP25510186A JPS62143172A JP S62143172 A JPS62143172 A JP S62143172A JP 61255101 A JP61255101 A JP 61255101A JP 25510186 A JP25510186 A JP 25510186A JP S62143172 A JPS62143172 A JP S62143172A
Authority
JP
Japan
Prior art keywords
character
character string
data
string information
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61255101A
Other languages
Japanese (ja)
Other versions
JPS6355095B2 (en
Inventor
Katsumi Masaki
正木 克己
Hiroshi Owada
浩 大和田
Shunpei Takenaka
竹中 駿平
Shuji Ichimura
市村 秀志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP61255101A priority Critical patent/JPS62143172A/en
Publication of JPS62143172A publication Critical patent/JPS62143172A/en
Publication of JPS6355095B2 publication Critical patent/JPS6355095B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Input From Keyboards Or The Like (AREA)
  • Document Processing Apparatus (AREA)

Abstract

PURPOSE:To improve the operability of the titled device by providing the device with a character string information storing means, a display means, an edition instruction means, an editing means, and a data control means. CONSTITUTION:The storage means capable of storing plural inputted character string information, the display means capable of displaying the character string information stored in the storage means, the instruction means for instructing the edition of the character sting information stored in the storage means, and the editing means for editing the character string information based on the instruction from the instruction means are included in the character processor. The storage means can store data indicating that information is not inputted to plural character strings and controls data so that the display position of the character string information arranged after the character string information being edited by the editing means is not changed. Thus, the operability can be improved.

Description

【発明の詳細な説明】 〔技術分野〕 本発明はデータ編集を行う文字処理装置に関する。[Detailed description of the invention] 〔Technical field〕 The present invention relates to a character processing device that edits data.

〔従来技術〕[Prior art]

従来のデータ処理装置で、例えばrABQQ○CDJの
ように文字BとCとの間を3文字分開けて、データを入
力するとき、スペースキーなるものを3回操作し、その
後、文字C,Dを入力していた。上述のようなデータが
例えばCRT(Cathode  ray  tube
)のような表示手段で表示されるとき、文字B、 C間
はいわゆるブランク表示即ち何も表示されていない状態
となっている。
With a conventional data processing device, when inputting data by leaving three characters between letters B and C, such as rABQQ○CDJ, the space key is operated three times, and then the letters C and D are input. was inputting. The above data is stored on a CRT (Cathode ray tube), for example.
), the space between characters B and C is a so-called blank display, that is, nothing is displayed.

一方データか入力されていないところもCR,T上では
何も表示されていない。従フて表示状態からスペースキ
ーを入力することによるブランクなのか、またはデータ
が入力されていないことによるものか定かでない。とこ
ろで上述のスペースキーによる信号入力は通常1つの文
字入力とみなされる。それ故CRT上に表示されたデー
タレイアウトをそのまま出力させたいとき、スペースキ
ーの入力信号はときとして不本意なものとなることかあ
る。例えば上述の文字Bの後にEなる文字を入力させ文
字EとCとの間のスペースを2文字にしたいと考えたと
き、その文字を入力させたとき、前述の3つのスペース
がそれぞれ文字と同等に扱われる為、EとCとの間に3
つのスペースが現われる。
On the other hand, nothing is displayed on CR and T where no data has been input. It is not clear whether the blank is caused by inputting the space key from the secondary display state or because no data is entered. By the way, the above-mentioned signal input using the space key is usually regarded as one character input. Therefore, when it is desired to output the data layout displayed on the CRT as it is, the input signal of the space key may sometimes be undesirable. For example, if you want to input the character E after the character B mentioned above and make the space between the characters E and C two characters, when you input that character, each of the three spaces mentioned above is equivalent to a character. 3 between E and C.
Two spaces will appear.

この様に、従来の装置には、編集がまちがい易く操作性
か低いという欠点があった。
As described above, the conventional apparatus has the disadvantage that editing is easy to make mistakes and the operability is low.

〔目的〕〔the purpose〕

本発明は上述のような点を鑑み、改良したデータ処理装
置を提供するものである。
In view of the above-mentioned points, the present invention provides an improved data processing device.

本発明の他の目的は例えはワード処理即ち文意処理に於
いて、複数の文章のそれぞれを独立したものと見なし、
個々の文章を単位として、データ編集を行いうるデータ
処理装置を提供する。
Another object of the present invention is to consider each of a plurality of sentences as independent, for example in word processing, that is, sentence meaning processing,
A data processing device capable of editing data in units of individual sentences is provided.

本発明の他の目的はデータとデータとを識別する識別信
号を入力させる入力手段と、データとデータとを識別す
る信号をデータとデータとの間に複数配列し、前記デー
タのいずれかのデータの長さを変更したとき、前記識別
信号により区切られた範囲を制御し、前記識別信号の数
を制御する手段を有するデータ処理装置を提供する。
Another object of the present invention is to provide input means for inputting an identification signal for identifying data, and arranging a plurality of signals for identifying data between data, Provided is a data processing device having means for controlling the range delimited by the identification signal and controlling the number of the identification signals when the length of the identification signal is changed.

本発明の他の目的はデータとデータとを識別する信号を
データとデータとの間に複数配列し、前記データのいず
れかのデータの長さを変更したとき、前記識別信号によ
り区切られた範囲を制御し、前記識別信号の数を制御す
る手段と、前記識別信号を削除する手段とを有するデー
タ処理装置を提供する。
Another object of the present invention is to arrange a plurality of signals for identifying data between data, and when the length of any of the data is changed, the range delimited by the identification signal is and means for controlling the number of identification signals, and means for deleting the identification signals.

本発明の他の目的はデータとデータとを識別する信号を
データとデータとの間に複数配列し、前記データのいず
れかのデータの長さを変更したとき、前記識別信号によ
り区切られた範囲を制御し、前記識別信号の数を制御す
る手段を有するデータ処理装置を)ヱ供する。
Another object of the present invention is to arrange a plurality of signals for identifying data between data, and when the length of any of the data is changed, the range delimited by the identification signal is and controlling the number of identification signals.

本発明の他の目的は未入力状態とスペースキーによる入
力との識別、文章データの連続性の切れ目の識別の目的
のために未入力状態を示す白紙コード口を入力し、デー
タ編集をしやすくさせるデータ処理装置を提供する。
Another object of the present invention is to input a blank code entry indicating an uninput state for the purpose of distinguishing between an uninput state and an input using the space key and identifying a break in the continuity of text data, thereby facilitating data editing. Provides a data processing device that allows

本発明の目的は、編集後の7三響を、編集対象の文字列
の近傍に押えることか可能な文字処理装置を提供するこ
とにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a character processing device that can suppress the edited 7-sankyo to the vicinity of the character string to be edited.

又、本発明の目的は、入力された文字列情報を複数記憶
可能な記憶手段、上記記士、0手段に記憶された文字列
1青報の表示が可能な表示手段、上記記憶手段に記憶さ
れた文字列情報の編集を指示する指示手段、上記指示手
段の指示に基づいて、上記文字列情報の編集を行なう編
集手段、上記記憶手段は上記複数の文字列の間に、情報
が未入力であることを示すデータを記憶することが可能
でありて、上記指示手段に基づいて、上記編集手段によ
っである文字列情報に対して編集処理か行なわれても、
該文字列情報以降の文字列情報の表示位置を変えない様
、上記データを制御する制御手段〔実施例〕 以下本発明による一実施例を説明する。
Another object of the present invention is to provide a storage means capable of storing a plurality of pieces of inputted character string information, a display means capable of displaying the character string 1 blue report stored in the above-mentioned recorder and 0 means, and a display means capable of displaying the character string 1 information stored in the above-mentioned storage means. an instruction means for instructing to edit the character string information, an editing means for editing the character string information based on instructions from the instruction means, and a storage means for storing information between the plurality of character strings where no information has been input. Even if the editing means performs editing processing on certain character string information based on the instruction means,
Control means for controlling the above data so as not to change the display position of character string information subsequent to the character string information [Embodiment] An embodiment of the present invention will be described below.

第1図は本発明による1実施例の文字処理装置のブロッ
ク図である。同図において、CPUはマイクロプロセッ
サ−で、演算、論理判断等を行う。ABはアドレスバス
で、制御対象を指示する信号を転送する。DBはデータ
バスで、各種データを転送するもので、双方向性のバス
である。CBはコントロールバスで、各種制御対象に制
御信号を印加するものである。
FIG. 1 is a block diagram of a character processing device according to an embodiment of the present invention. In the figure, the CPU is a microprocessor that performs calculations, logical judgments, etc. AB is an address bus that transfers a signal indicating a control target. DB is a data bus that transfers various data and is a bidirectional bus. CB is a control bus that applies control signals to various control objects.

KBは入力装置で、記号、文字(スペースも含む)を入
力する入力装置2KB1と入力データの編集を行わせる
入力装U K B 2とがら成る。
KB is an input device, and consists of an input device 2KB1 for inputting symbols and characters (including spaces) and an input device UKB2 for editing input data.

入力装置KBIは第2図に示す如く仮名英数字、漢字等
を直接ベンタイプの指示器で入力しつるベンタッチ式入
力装晋にしても良いし、仮名英数字を直接キーを操作し
て入力するキーボード入力装置で41カ成しても良い。
As shown in Fig. 2, the input device KBI may be a simple Ben-touch type input device in which kana alphanumeric characters, kanji, etc. are directly input using a Ben-type indicator, or kana alphanumeric characters can be input directly by operating keys. 41 characters may be formed using a keyboard input device.

KB2は入力装RKB1で入力したデータをアレンジす
る為の指示を入力する入力装置で、第2図に示す如きキ
ー即ちオーバライドキー○WK、挿入キーISK。
KB2 is an input device for inputting instructions for arranging data inputted by the input device RKB1, and has keys as shown in FIG. 2, namely an override key ○WK and an insert key ISK.

削除キーDELK、白紙キーWK、ライン挿入キーLr
N5K、カーソルキーCUK及びライン削除キーLDE
LK等を有する。
Delete key DELK, blank key WK, line insertion key Lr
N5K, cursor key CUK and line deletion key LDE
It has LK etc.

ROMは制御メモリで、第5図〜第15図に示す制御手
順等を例えは第3図に示す如く記憶するものである。上
記制御メモリROMは処理部CPUにより記1怠された
処理手順が読み出される。RAMはランダムアクセスの
メモリで、第3図に示す如く各種データOWF、ADD
R1SADDR,WORK (その他)の一時記憶に用
いられる。メモリRAMは処理部CPUにより書き込み
、読み出しがなされる。
The ROM is a control memory that stores the control procedures shown in FIGS. 5 to 15, as shown in FIG. 3, for example. The processing procedure that has been omitted is read out from the control memory ROM by the processing unit CPU. RAM is a random access memory, and as shown in Figure 3, various data OWF, ADD
R1SADDR, used for temporary storage of WORK (others). Data is written to and read from the memory RAM by the processing unit CPU.

DPCはCRTコントローラで、CRT装置DP、リフ
レッシュメモリR,カーソルレジスタCRを制御する。
DPC is a CRT controller that controls the CRT device DP, refresh memory R, and cursor register CR.

CRT装首DPは文字、記号。CRT neck DP is characters and symbols.

−等を表示しつるものてここでは6行8列の48文字を
表示するものとする。リフレッシュメモリRはCRT装
置zDpに表示される文字記号コードを配子、0する乙
ので、ここでは48文字分記憶するものとする。リフレ
ッシュメモリRは、CRTコントローラDPCの制御の
下に繰り返し文字記号コートを出力する。
It is assumed here that 48 characters in 6 rows and 8 columns are displayed. The refresh memory R stores the character symbol code displayed on the CRT device zDp and zeros it, so here it is assumed that 48 characters are stored. The refresh memory R repeatedly outputs character symbol codes under the control of the CRT controller DPC.

CRはカーソルレジスタで、CRT装置で表示されるカ
ーソル記号CCの位置を記憶する。
CR is a cursor register that stores the position of a cursor symbol CC displayed on a CRT device.

上述の措成より成る実施例の作動を次に詳述する。The operation of the embodiment comprising the above-described components will now be described in detail.

本文字処理装置はキーボードKBの操作により装置か起
動されるものである。キーボードKBが操作されると、
キーボードKBより発生するインタラブド信号がマイク
ロプロセッサCPUに伝えられ、これによりマイクロプ
ロセッサCPUを介して制御メモリROM内の制御手順
を呼び出し、制御手順に従って各制御が行われる。
This character processing device is activated by operating the keyboard KB. When keyboard KB is operated,
An interwoven signal generated from the keyboard KB is transmitted to the microprocessor CPU, thereby calling up a control procedure in the control memory ROM via the microprocessor CPU, and performing each control according to the control procedure.

(制御説明) (イニシャライズルーチン) まず装置に電源が没入されると、第5図のステップM1
に於いて機器内の状態を初期状態に設定する為に、以下
の制御がなされる。
(Control explanation) (Initialization routine) First, when the device is powered on, step M1 in FIG.
In order to set the internal state of the device to the initial state, the following control is performed.

第6図に示す如くマイクロプロセッサCPUはカーソル
レジスタCRの内容をOにセットし、リフレッシュメモ
リRに白紙コード(NULL)を書き込み、次にリフレ
ッシュメモリのアドレスカウンタADDRをOにセット
する。第4図Aは上述の制御が行われたときのCRT装
置DPの内容である。
As shown in FIG. 6, the microprocessor CPU sets the contents of the cursor register CR to O, writes a blank code (NULL) to the refresh memory R, and then sets the address counter ADDR of the refresh memory to O. FIG. 4A shows the contents of the CRT device DP when the above-mentioned control is performed.

機器は上述の制御を行った後、入力装置KBの操作状態
を調べるステップM2に8る。
After performing the above-described control, the device proceeds to step M2 in which the operating state of the input device KB is checked.

ステップM2は入力装置KBの操作があったかを調べ、
なければ再び調べ、操作があれば、何が操作されたかを
調べるステップM3−MIOの処理に穆る。ステップM
3で操作されたキーがオーバライドか否かを調べる。
Step M2 checks whether the input device KB has been operated.
If not, it is checked again, and if there is an operation, the process returns to step M3-MIO to check what was operated. Step M
Check whether the key operated in step 3 is an override.

ステップM4で操作されたキーが挿入キーか否かを調べ
る。
It is checked whether the operated key is an insert key in step M4.

ステップ、M5で操作されたキーが削除キーか否かを調
べる。
In step M5, it is checked whether the operated key is a delete key or not.

ステップM6で操作されたキーが白紙キーか否かを調べ
る。
It is checked in step M6 whether the operated key is a blank key.

ステップM7で操作されたキーがライン挿入キーか否か
を調へる。
It is checked whether the key operated in step M7 is a line insertion key.

ステップM8で操作されたキーがカーソルキーか否かを
調べる。
It is checked whether the operated key is a cursor key or not in step M8.

ステップM9で操作されたキーがライン削除キーか否か
を調べる。
It is checked in step M9 whether or not the operated key is a line deletion key.

最後に入力装置KBIによってキャラクタが入力された
か否かを調へる。
Finally, it is checked whether a character has been input using the input device KBI.

上述のステップM3〜MIO迄の処理を行った後、再び
入力装置KBが操作されたかを調べるステップM2に穆
る。
After performing the processing from steps M3 to MIO described above, the process returns to step M2 in which it is checked again whether the input device KB has been operated.

う (キ8タルーヂン) 今入力装EI K B +か操作されて、キャラクタ例
えば「A」が入力されたとすると以下の処理が行われる
(K8 Tarudin) If the input device EI K B + is operated and a character, for example "A" is input, the following processing will be performed.

ステップMIOて、キャラクタが入力されたことを調へ
、第14図に示すキャラクタ制御を行う。
At step MIO, when a character is input, the character control shown in FIG. 14 is performed.

まずオーバライドフラッグOWF (後述する)はセッ
トされているかを調へる。(ステップCI)今セットさ
れていれば、ステップc2に移り、CPUはカーソルレ
ジスタCRで示されるアドレス(位置)0にキャラクタ
の「A」をコードで人れて、第5図のステップM2にも
どる。もしステップC1でNoであれば、第15図に示
すステップC3にf3す、カーソルレジスタCRで示さ
れるリフレッシュメモリのアドレス(位置)0の内容は
白紙コードかを調べる。
First, check whether the override flag OWF (described later) is set. (Step CI) If it is set now, the process moves to step c2, the CPU inserts the character "A" as a code into the address (position) 0 indicated by the cursor register CR, and returns to step M2 in FIG. . If No in step C1, the process goes to step C3 f3 shown in FIG. 15, and it is checked whether the contents of address (position) 0 of the refresh memory indicated by the cursor register CR are a blank code.

今それは白紙コードになっているので、第14図のステ
ップC2に穆り、キャラクタAをリフレッシュメモリR
のアドレスOに入れて第5図のステップM2にもどる。
Since it is now a blank code, go to step C2 in Figure 14 and refresh the character A to the memory R.
, and returns to step M2 in FIG.

以上のようにしてキャラクタ入力が行われる。Character input is performed as described above.

(カーソルルーチン) 次にカーソルキーCUKが操作されると、ステップM8
でカーソルキーCUKの操作が調べられ、今第13図に
示すステップM16の処理に移る。
(Cursor routine) When the cursor key CUK is operated next, step M8
The operation of the cursor key CUK is checked, and the process now moves to step M16 shown in FIG.

まずカーソルレジスタCRの内容を「o」か「1」にイ
ンクリメントし、次にカーソルレジスタCRの内容かり
フレッシュメモリMの記憶容二である48以上かを調へ
、NOてあれば、ステップM2にもとり、YESであれ
ば、カーソルレジスタCRの内容を0にもどし、ステッ
プM2にもどる。
First, increment the contents of the cursor register CR to "o" or "1", then check whether the contents of the cursor register CR are equal to or greater than 48, which is the memory capacity of the fresh memory M. If NO, proceed to step M2. If the answer is YES, the contents of the cursor register CR are reset to 0 and the process returns to step M2.

前述のキャラクタの入力処理及び前述のカーソル処理を
繰り返せば複数のキャラクタを機器に入力することがで
きる。
By repeating the character input process described above and the cursor process described above, a plurality of characters can be input to the device.

今第4図Bの左側に示す如き状態にデータが入力されて
いたとする。同図の中に−で示すのはKBI内のスペー
スキーによる入力があったことを示し、スペースキーに
よる入力もキャラクタと同じ扱いをする。
Assume now that data has been input in a state as shown on the left side of FIG. 4B. In the figure, a minus sign (-) indicates that an input was made using the space key in the KBI, and input using the space key is treated the same as a character.

(削除ルーチン) 今第4図Bの左側に示す表示情報の中からキャラクタ「
C」を削除したいとする。
(Deletion routine) Now select the character "
Suppose you want to delete "C".

まずカーソルキーCUKが操作され、カーソル記号が前
述の処理によってキャラクタr CJの表示位置に移動
させられる。
First, the cursor key CUK is operated, and the cursor symbol is moved to the display position of the character rCJ by the process described above.

カーソル記号がキャラクタ「C」の位置に運ばれたら、
削除キーDELKが操作される。
When the cursor symbol is brought to the position of the character "C",
The deletion key DELK is operated.

削除キーDELKが操作されると、ステップM5で、マ
イクロプロセッサCPtJはその操作を確認し、ステッ
プM13に移る。第9図はステップM13の詳細を示す
When the deletion key DELK is operated, the microprocessor CPtJ confirms the operation in step M5 and moves to step M13. FIG. 9 shows details of step M13.

まずステップD1で第3図のRAM内のアドレスカウン
タADDRにカーソルレジスタCRの内容を入れる。
First, in step D1, the contents of the cursor register CR are entered into the address counter ADDR in the RAM shown in FIG.

次にマイクロプロセッサCPUはアドレスカウンタAD
DRで示されるリフレッシュメモリRの内容は白紙コー
トかを判定する。今の場合、キャラクタ「C」が有り、
NoとなってステップD3に移る。
Next, the microprocessor CPU uses the address counter AD
It is determined whether the contents of the refresh memory R indicated by DR are blank. In this case, there is a character "C",
If the answer is No, the process moves to step D3.

次にアドレスカウンタADDRの内容が+1され、ステ
ップD4でマイクロプロセッサCPUはその内容が前述
した様にリフレッシュメモリMの記憶容量である48以
上かを調べる。今その結果はNoとなり、ステップD5
に移る。
Next, the contents of the address counter ADDR are incremented by 1, and in step D4, the microprocessor CPU checks whether the contents are 48 or more, which is the storage capacity of the refresh memory M, as described above. Now the result is No, step D5
Move to.

次にマイクロプロセッサCPLJはアドレスカウンタA
DDRで示されるリフレッシュメモリRのデータが白紙
コードかを調べる。今の場合第4図Bから明らかな様に
キャラクタ「D」が記憶されているので、Noとなり、
ステップD6に穆る。
Next, microprocessor CPLJ uses address counter A.
Check whether the data in the refresh memory R indicated by DDR is a blank code. In this case, as it is clear from Figure 4B, the character "D" is memorized, so the answer is No.
Go to step D6.

ここでアドレスカウンタADDRで示されるアドレスの
データ「D」がキャラクタ「C」の位置に書き込まれ、
キャラクタ「C」が消える。
Here, data "D" at the address indicated by address counter ADDR is written to the position of character "C",
Character "C" disappears.

次にデータrDJが最初にあった場所に白紙コードが書
き込まれ、最初の位置の「D」は消え、ステップD3に
穆る。
Next, a blank code is written at the location where the data rDJ was initially located, the "D" at the initial location disappears, and the process returns to step D3.

上述のステップD3〜D7の制御が第4図Bの左側に示
す表示中のキャラクタMの処まで繰り返し行われる。
The control of steps D3 to D7 described above is repeated up to the character M being displayed on the left side of FIG. 4B.

ステップD3でアドレスカウンタADDRの内容がr 
M Jを示す内容から+1されると、次にステップD4
に移り、ここでNoとなり、ステ・ツブD5に1多る。
In step D3, the contents of the address counter ADDR are r.
When +1 is added from the content indicating MJ, next step D4
, and here it becomes No, and Ste-Tsubu D5 has one more.

ここでマイクロプロセッサCPUはアドレスカウンタA
DDRで示す内容は白紙コードかの判定を行い今の場合
、白紙コードであるので、削除処理を終り第4図のステ
ップM2にもどる。
Here, the microprocessor CPU is an address counter A.
It is determined whether the content indicated by DDR is a blank code. In this case, since it is a blank code, the deletion process is completed and the process returns to step M2 in FIG. 4.

以上述べた如く削除したとき、データの転送は白紙コー
ドで区切られる処理を転送の対象とするので、それ以後
のデータを動かしたくないとき、上述の処理は非常に良
く、また削除によりデータが詰められた場合、その詰め
られたデータの後に白紙コードが来るので、再びそのデ
ータにあらたなデータを追加したいとき、どのくらいデ
ータを加入できるかを知ることもできる。
As mentioned above, when deleting data, the data is transferred by processing delimited by blank codes, so when you do not want to move the data after that, the above process is very good. If the data is filled in, a blank code comes after the packed data, so when you want to add new data to that data again, you can know how much data you can add.

次に第4図Cの左側に示すようなデータ中のキャラクタ
「LJの位置にカーソル記号CCを移動させ、キャラク
タ「L」を削除した場合、前述の説明から理解されるよ
うにカーソル記号CCで指示した個所から白紙コードで
狭まれたキャラクタデータが処理の対象となるので、第
4図Cの右側で示すようにキャラクタ’QJrp」は同
じ位置に保つ。
Next, if you move the cursor symbol CC to the position of the character "LJ" in the data as shown on the left side of FIG. Since the character data narrowed by the blank code from the designated location is to be processed, the character 'QJrp' is kept at the same position as shown on the right side of FIG. 4C.

次に第4図りの左側に示す如きデータ配列の図示の位置
にカーソル記号CCを移動させ、白紙コードを削除する
場合を説明する。
Next, a case will be described in which a blank code is deleted by moving the cursor symbol CC to the illustrated position in the data array as shown on the left side of the fourth diagram.

まず第9図のステップD1でアドレスカウンタADDR
にカーソルレジスタCRの内容を入れる。
First, in step D1 of FIG.
The contents of the cursor register CR are input into the cursor register CR.

次にステップD2でアドレスカウンタADDRで示され
るリフレッシュメモリRの内容が白紙コードかを調へ、
今の場合第4図りから明らかな様にYESとなって、ス
テップD8に穆る。
Next, in step D2, check whether the contents of the refresh memory R indicated by the address counter ADDR are blank codes.
In this case, as is clear from the fourth diagram, the answer is YES, and the process goes to step D8.

ステップD8でアドレスカウンタADDRの内容を+1
し、次のステップD9で、アドレスカウンタADDRの
内容が48以上かを調べる。それが以上であれば、ステ
ップM2にもどるが、今の場合ステップDIOに移り、
再びアドレスカウンタADDRの内容で示すリフレッシ
ュメモリRの内容が白紙コートか否かを調べる。もしリ
フレッシュメモリRの内容がYESてあれば、ステップ
DっでYESとならないかぎり、ステップD8〜D10
を繰り返す。今の場合、ステップD8〜D10を1回繰
り返すと、キャラクタ「S」が現われ、ステップDIO
からステップD6に穆る。ステップD8〜D10を抜け
ると、前述の如くステップD3〜D7の制御を再び白紙
コードを見い出すか、あるいはアドレスカウンタADD
Rが48以上になったかを確認する迄行う。
In step D8, the contents of address counter ADDR are increased by 1.
Then, in the next step D9, it is checked whether the contents of the address counter ADDR are 48 or more. If it is above, it returns to step M2, but in this case it moves to step DIO,
It is checked again whether the contents of the refresh memory R indicated by the contents of the address counter ADDR are blank. If the content of the refresh memory R is YES, steps D8 to D10 unless the result is YES in step D.
repeat. In this case, when steps D8 to D10 are repeated once, character "S" appears and step DIO
The process then proceeds to step D6. After passing through steps D8 to D10, the control in steps D3 to D7 is performed again as described above to find a blank code or to use the address counter ADD.
Repeat until it is confirmed that R is 48 or higher.

今の場合、■ヤラクタrs、1  r7jの次に白紙コ
ードが来るので、キャラクタ「S」 「T」を1文字分
左にシフトして削除処理を終了し、第4図りの右に示す
如きデータ配列となる。
In this case, a blank code comes after ■Yarakuta rs, 1 r7j, so shift the characters "S" and "T" one character to the left, complete the deletion process, and create the data as shown on the right of the fourth diagram. It becomes an array.

上述した如く白紙コードを削除した場合次のデータがシ
フトし、それにに売<白紙コートエリアを広げることか
てきる。
When the blank code is deleted as described above, the next data is shifted and the blank code area can be expanded.

(ライン削除ルーチン) 次に第4図Eの左側に示す如きデータ配列が機器に入力
され、図示のカーソル記号CCb<示される行を削除し
たい場合、以下の如く処理される。
(Line Deletion Routine) Next, a data array as shown on the left side of FIG. 4E is input to the device, and when it is desired to delete the line indicated by the cursor symbol CCb<, the processing is performed as follows.

図示の位置にカーソル記号を穆勅した後、ライン削除キ
ーLDELKか操作される。該キー操作は第5図のステ
ップM9でその操作を確認し、ステップM17の制御に
移る。第11図(よその制御の詳細を示すものである。
After moving the cursor symbol to the position shown in the figure, the line deletion key LDELK is operated. The key operation is confirmed in step M9 of FIG. 5, and control proceeds to step M17. FIG. 11 (details of external control).

まずステップLDIでアドレスカウンタADDRにカー
ソルレジスタCRの内容を入れる。次に第3図のRAM
内の副アトし・スカウンタ5ADDRにアドレスカウン
タADDRの内容に+8(1行分の容量分)した内容を
マイクロプロセッサCPUを介して入れる。
First, in step LDI, the contents of the cursor register CR are entered into the address counter ADDR. Next, the RAM in Figure 3
The contents of the address counter ADDR plus 8 (capacity for one line) are entered into the sub-attribute counter 5ADDR in the sub-address counter 5ADDR via the microprocessor CPU.

次に副アドレスカウンタ5ADDRの内容が48以上か
を判別し、今の場合48以下なので、ステップLD4に
移り副アドレスカウンタ5ADDRで示されるリフレッ
シュメモリRの内容即ちキャラクタ「V」をアドレスカ
ウンタADDRで示される位置即ちキャラクタ「P」の
位置に書き込み、次のステップLD5でアドレスカウン
タADDRの内容を+1インクソメントする。
Next, it is determined whether the contents of the sub address counter 5ADDR are 48 or more, and since they are 48 or less in this case, the process moves to step LD4, and the contents of the refresh memory R, that is, the character "V" indicated by the sub address counter 5ADDR are indicated by the address counter ADDR. In the next step LD5, the contents of the address counter ADDR are incremented by +1.

ステップLD6てアドレスカウンタADDRの内容が4
8以上かを調べ、今Noであるので、再びステップLD
2からLD6を繰り返し、キャラクタ「V」で始まる1
ラインをキャラクタ”PJで始まる行に移す。
At step LD6, the content of address counter ADDR is 4.
Check if it is 8 or more, and now it is No, so step LD again
Repeat LD6 from 2 to 1 starting with character "V"
Move the line to the line starting with the character "PJ".

キャラクタ「V」に引き続く行も同様にステップLD2
〜LD6を<、ダリ返゛−て・モr:と、最後3行の処
理は以下の如く行われる。ステップLD2で副アドレス
カウンタ5ADDRの内容かADDR+8されると、5
ADDR≧48になり、ステップLD7に0る。即ち転
送すべきデータがない。そこでアドレスカウンタADD
R,の内容を参照して最後の行に白紙コードを書き込む
Similarly, the line following the character "V" goes to step LD2.
~LD6<, return again, and the last three lines are processed as follows. When the contents of the sub address counter 5ADDR are incremented by ADDR+8 in step LD2, 5
ADDR≧48, and step LD7 is set to 0. That is, there is no data to be transferred. So address counter ADD
Refer to the contents of R and write a blank code on the last line.

引き続いてアドレスカウンタの内容を+1する。Subsequently, the contents of the address counter are incremented by 1.

以上のLD2.LD3.LD7.LD5のステップを繰
り返し、ステップLD6でYESとなったら、第5図の
ステップM2にもどり、入力操作を待つ状聾となる。C
データは第4図Eの右に示す如くなる。
Above LD2. LD3. LD7. The step LD5 is repeated, and if the answer is YES in step LD6, the process returns to step M2 in FIG. 5, and the user becomes deaf waiting for an input operation. C
The data is shown on the right side of FIG. 4E.

以上の如くシてライン削除を行なった場合、最後の行に
白紙コートを書き込み、追加の書と込み余地をつくる。
When lines are deleted as described above, a blank coat is written on the last line to create room for additional writing.

(挿入ルーチン) 次に第4図Fの左に示すデータ配列で入力されており、
今Eの位置にキャラクタ「x」を挿入したい場合、以下
の如く制御を行う。
(Insert routine) Next, the data array shown on the left in Figure 4F is input,
If you want to insert the character "x" at the current position E, control is performed as follows.

まず挿入キーISKが操作される。かかるキー操作はマ
イクロプロセッサCPUで第5図のステップM4のとき
は判別され、ステップM12に穆る。
First, the insertion key ISK is operated. Such key operation is determined by the microprocessor CPU at step M4 in FIG. 5, and the process proceeds to step M12.

第8図はステップM12の説明で、オーバライドフラグ
OWFをリセットし第5図のステップM2にもどり入力
待ちとなる。
FIG. 8 is an explanation of step M12, in which the override flag OWF is reset and the process returns to step M2 of FIG. 5 to wait for input.

次にキャラクタ「×」が入力装置KB1より入力される
と、ステップM10.キャラクタルーヂンのMI8を通
る。ステップMIOでキャラクタが入力されたことを判
別し、ステップM18で処理が行われる。まず第14図
のステップC1第3図のRAM内のオーバライドフラッ
グOWFが調べられ、Noとなり、第15図のステップ
C3に移る。今カーソルレジスタCRで示されるリフレ
ッシュメモリRの内容は“°Eパであるので、Noとな
り、ステップC4に移る。
Next, when the character "x" is input from the input device KB1, step M10. Pass through MI8 in Character Luzin. It is determined in step MIO that a character has been input, and processing is performed in step M18. First, in step C1 of FIG. 14, the override flag OWF in the RAM of FIG. 3 is checked, and if the result is No, the process moves to step C3 of FIG. Since the contents of the refresh memory R indicated by the cursor register CR are "°E", the result is No, and the process moves to step C4.

カーソルレジスタCRの値をアドレスカウンタADDR
に入れ、次のステップC5に穆る。
The value of the cursor register CR is transferred to the address counter ADDR.
and proceed to the next step C5.

次のステップC5でステップC3と同じことを行い、ス
テップC6に穆る。ここでアドレスカウンタADDRの
内容は+1され、ステップC7でアドレスカウンタAD
DRの内容が47以上かを調べる。今の場合、Noであ
り、ステップC5にもどる。前述のステップ05〜C7
がその後繰り返されて、キャラクタrKJの内容がステ
ップC5で白紙コードの判別を行ったのち、アドレスカ
ウンタADDRは+1のインクリメントでキャラクタに
の隣の白紙コードのアドレスとなる。そのとぎ、ステッ
プC7でNoの判定がでて、ステップC5で、YESと
なり、ステップC8に穆る。ここでキャラクタ「K」の
内容をアドレスカウンタADDRで示されるところ即ち
右隣に穆す。次にステップC9でアドレスカウンタAD
DRの内容を一1デクリメントする。引き続いてアドレ
スカウンタADDRとカーソルレジスタCRの内容との
比較が行われる。上述のステップC8〜CIOを繰り返
すことによりキャラクタrK」 rJJ  rl」 r
HJ・・・「E」の順に1文字分シフトされ、キャラク
タ「E」が最初に位置していたところに第14図のステ
ップC2てr)(」を入れ、入力待ちとなる。
In the next step C5, the same thing as step C3 is performed, and the process advances to step C6. Here, the contents of the address counter ADDR are incremented by 1, and in step C7 the contents of the address counter ADDR are incremented by 1.
Check whether the content of DR is 47 or higher. In this case, the answer is No, and the process returns to step C5. Steps 05 to C7 mentioned above
is then repeated, and after the content of the character rKJ is determined to be a blank code in step C5, the address counter ADDR is incremented by +1 and becomes the address of the blank code next to the character. Thereafter, a negative determination is made in step C7, a positive determination is made in step C5, and the process proceeds to step C8. Here, the contents of the character "K" are moved to the location indicated by the address counter ADDR, that is, to the right neighbor. Next, in step C9, the address counter AD
Decrement the contents of DR by 1. Subsequently, a comparison is made between the address counter ADDR and the contents of the cursor register CR. By repeating steps C8 to CIO described above, the character rK" rJJ rl" r
HJ... "E" is shifted by one character, and in step C2 of FIG. 14, r)(" is inserted where the character "E" was initially located, and the character waits for input.

従って第4図Fの右に示すデータ配列に示す如く、キャ
ラクタ「E」〜「K」までが処理の対象となってシフト
し、キャラクタにで終了するデータの書き込み余地は1
文字分となる。
Therefore, as shown in the data array shown on the right side of FIG.
It will be the number of characters.

上述の如き制御が行われるので、白紙コード以降のキャ
ラクタrLJrMJ等に対して挿入の影習が白紙コード
によりイ云わらない。
Since the above-mentioned control is performed, the effect of inserting the characters rLJrMJ, etc. after the blank code is not caused by the blank code.

(ライン挿入ルーチン) 次に第4図Gの左に示すデータ配列の入力に於いてキャ
ラクタGで始まる行に1行挿入を行う場合を説明する。
(Line Insertion Routine) Next, a case will be described in which one line is inserted into the line starting with the character G in inputting the data array shown on the left side of FIG. 4G.

まずライン挿入キーLISKが操作されると、第5図の
ステップM7でキー操作がマイクロプロセッサCPUに
より判定され、ステップM15に移る。第12図はその
詳細で、まずステップL11.LI2で副アドレスカウ
ンタ5ADDRにリフレッシュメモリの容二を表わす4
7.アドレスカウンタADDRにリフレッシュメモリの
客用か61行分の容世を引いた分の容貴を表わす3つを
セットする。
First, when the line insertion key LISK is operated, the key operation is determined by the microprocessor CPU in step M7 of FIG. 5, and the process moves to step M15. FIG. 12 shows the details, starting with step L11. In LI2, sub address counter 5ADDR indicates the content of the refresh memory 4.
7. The address counter ADDR is set to three values representing the value of the customer's 61 rows of the refresh memory.

次にステップLI3で副アドレスカウンタ5ADDRで
示すアドレスの個所にアドレスカウンタADDRが示す
アドレスの内容を移し、ステップLI4.LI5で、副
アドレスカウンタ5ADDR,アドレスカウンタADD
Rの内容を一1デクリメントする。
Next, in step LI3, the contents of the address indicated by the address counter ADDR are moved to the address indicated by the sub address counter 5ADDR, and in step LI4. In LI5, sub address counter 5ADDR, address counter ADD
Decrement the contents of R by 1.

上述のステップLI3〜LI5を繰り返して行って、キ
ャラクタ「G」が最初にあった場所よりもアドレスカウ
ンタADDRの内容が小さくなったらL12でYESと
なって第5図のステップM2にもどり入力待ちとなる。
Steps LI3 to LI5 described above are repeated and when the content of the address counter ADDR becomes smaller than the location where the character "G" was initially located, YES is returned at L12 and the process returns to step M2 in FIG. 5 to wait for input. Become.

(白紙ルーチン) 次に白紙キーWKが操作されると、第5図のステップM
6.M14の処理を行う、ステップM6でキー操作が1
ilf、認され、ステップM14(第10図)でカーソ
ルレジスタCRが示すアドレスに白紙コートを11)き
込む。すなわち、キャラクタGが最初にあったところに
書キ込む。次にカーソルキーCUKが操作され、再び白
紙キーWKか操作されれば、引キ続いて白紙コードが入
力される。
(Blank page routine) Next, when the blank page key WK is operated, step M in FIG.
6. The key operation is 1 in step M6, which performs the process of M14.
ilf is recognized, and in step M14 (FIG. 10) a blank page is written into the address indicated by the cursor register CR (11). That is, write where the character G was originally located. Next, when the cursor key CUK is operated and the blank paper key WK is operated again, a blank paper code is inputted.

以上を繰り返すと、第4図Gに示す如きデータ配列とな
る。
If the above steps are repeated, a data array as shown in FIG. 4G will be obtained.

(オーバライドルーチン) 次に入力データを別の文字データと置キ換えたい場合、
オーバライドキー○WKが操作されると、オーバライド
フラッグOWFがセットされ(第7図)、引き続いて所
望のキャラクタが入力されると、¥fJI 4図のステ
ップCI、C2に示す如く、カーソルレジスタCRで示
す所に新たなデータを書き込むことかできる。
(Override routine) Next, if you want to replace the input data with another character data,
When the override key ○WK is operated, the override flag OWF is set (Fig. 7), and when a desired character is subsequently input, \fJI is set in the cursor register CR as shown in steps CI and C2 in Fig. 4. New data can be written to the indicated location.

上述の例に於いて、白紙コードによりデータとデータと
の識別を行わせたが、技術的にはデータとデータとの間
にデータ間を識別する信号が複数配列可能で、可視出力
するとぎ、その信号は出力されないように構成するもの
である。
In the above example, the blank code was used to identify the data, but technically it is possible to arrange multiple signals between the data to identify the data. The configuration is such that the signal is not output.

[効 果] 以上、詳述した様に、本願発明により文字列のる文字列
におよぼさない様にして、極めて見やすく、操作性の高
い文字処理装置を提供することか可能となった。又、本
発明により、入力された文字列情報を複数記憶可能な記
f、tJ、手段、上記記憶手段に記tQされた文字列・
情報の表示が可能な表示手段、上記記憶手段に記憶され
た文字列情報の編集を指示する指示手段、上記指示手段
の指示に基づいて、上記文字列情報の編集を行なう、f
a 8手段、上記記憶手段は上記複数の文字列の間に、
情報が未入力であることを示すデータを記憶することか
可能であって、上記指示手段に基づいて、上記編集手段
によっである文字列情報に対して編集処理が行なわれて
も、該文字列情報以降の文字列情報の表示位置を変えな
い様、上記データを制御する制御手段を有した文字処理
装置を提供することが可能となった。
[Effects] As described in detail above, the present invention makes it possible to provide a character processing device that is extremely easy to see and has high operability without affecting the character strings. Further, according to the present invention, a plurality of input character string information can be stored.
a display means capable of displaying information; an instruction means for instructing editing of the character string information stored in the storage means; editing the character string information based on instructions from the instruction means; f
a 8 means, the storage means stores between the plurality of character strings,
It is possible to store data indicating that information has not been input, and even if editing processing is performed on certain character string information by the editing means based on the instruction means, the character It has become possible to provide a character processing device that has a control means for controlling the above data so that the display position of character string information subsequent to the column information is not changed.

できる。can.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明によるデータ処理装置の1実施例を示す
文字処理装置のブロック図、 第2図は第1図に示す入力装置の説明図、第3図は第1
図に示すメモリRAM、制fffllメモリROMの説
明図、 第4図A、B、C,D、E、F、Gはデータ配列の説明
図、 第5図から第15図は制御手順を示す図である。 CU R−−−−−−−−−一カーソルレジスタA D
 D R−一−−−−−−アドレスカウンタ5ADDR
−−−−−一副アドレスカウンタR−−−−−−−−−
−−一−−リフレッシュメモリ出1:;r+人 キャノ
ン株式会社 第5図 第6図 第り図 第72図 ニレ刑へ配±力l
FIG. 1 is a block diagram of a character processing device showing one embodiment of the data processing device according to the present invention, FIG. 2 is an explanatory diagram of the input device shown in FIG. 1, and FIG.
An explanatory diagram of the memory RAM and control memory ROM shown in the figure. Figure 4 A, B, C, D, E, F, and G are explanatory diagrams of data arrays. Figures 5 to 15 are diagrams showing control procedures. It is. CU R--------1 cursor register A D
D R-1------ Address counter 5ADDR
------- Primary address counter R ---------
--1-- Refresh memory output 1:;r+person Canon Co., Ltd. Figure 5 Figure 6 Figure 72 Power to Elm Punishment l

Claims (2)

【特許請求の範囲】[Claims] (1)入力された文字列情報を複数記憶可能な記憶手段
、 上記記憶手段に記憶された文字列情報の表 示が可能な表示手段、 上記記憶手段に記憶された文字列情報の編 集を指示する指示手段、 上記指示手段の指示に基づいて、上記文字 列情報の編集を行なう編集手段、 上記記憶手段は上記複数の文字列の間に 情報が未入力であることを示すデータを記憶することが
可能であって、上記指示手段に基づいて、上記編集手段
によってある文字列情報に対して編集処理が行なわれて
も、該文字列情報以降の文字列情報の表示位置を変えな
い様、上記データを制御する制御手段を有したことを特
徴とする文字処理装置。
(1) A storage means capable of storing a plurality of pieces of input character string information, a display means capable of displaying the character string information stored in the storage means, and an instruction to edit the character string information stored in the storage means instruction means; editing means for editing the character string information based on instructions from the instruction means; and storage means for storing data indicating that information has not been input between the plurality of character strings. If possible, and based on the instruction means, the above-mentioned data should be edited so that even if editing processing is performed on certain character string information by the editing means, the display position of the character string information subsequent to the said character string information will not be changed. 1. A character processing device comprising a control means for controlling.
(2)上記文字列情報は、入力されたスペース情報を含
む複数の文字情報から成ることを特徴とする特許請求の
範囲第1項記載の文字処理装置。
(2) The character processing device according to claim 1, wherein the character string information is comprised of a plurality of character information including input space information.
JP61255101A 1986-10-27 1986-10-27 Character processor Granted JPS62143172A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61255101A JPS62143172A (en) 1986-10-27 1986-10-27 Character processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61255101A JPS62143172A (en) 1986-10-27 1986-10-27 Character processor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP13955679A Division JPS5663632A (en) 1979-10-26 1979-10-26 Character processing

Publications (2)

Publication Number Publication Date
JPS62143172A true JPS62143172A (en) 1987-06-26
JPS6355095B2 JPS6355095B2 (en) 1988-11-01

Family

ID=17274125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61255101A Granted JPS62143172A (en) 1986-10-27 1986-10-27 Character processor

Country Status (1)

Country Link
JP (1) JPS62143172A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5388535A (en) * 1977-01-14 1978-08-04 Ricoh Co Ltd Word processor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5388535A (en) * 1977-01-14 1978-08-04 Ricoh Co Ltd Word processor

Also Published As

Publication number Publication date
JPS6355095B2 (en) 1988-11-01

Similar Documents

Publication Publication Date Title
JPS631618B2 (en)
JPS641819B2 (en)
JPS62143172A (en) Character processor
US4924409A (en) Image processing apparatus wherein character string processing can be performed on a display screen
JPS6353580B2 (en)
JPS63145570A (en) Character processor
JPH023212B2 (en)
JP2698348B2 (en) Character processor
JPH0467210B2 (en)
JPS63145572A (en) Character processor
JPH0531192B2 (en)
JPH0385670A (en) Two-step display system document processor
JPH0531191B2 (en)
JPS60221865A (en) Document processor
JPH0565899B2 (en)
JPH06203021A (en) Sentence information procesor
JPH0545987B2 (en)
JPH02193258A (en) Character processor
JPH03110673A (en) Electronic dictionary
JPH03179555A (en) Production of table data and table display method
JPH03110674A (en) Electronic dictionary
JPH02289057A (en) Cell editing system
JPH0578036B2 (en)
JPH02193253A (en) Character processor
JPH03192464A (en) Document preparing device