JPS62143095A - ドライバ−内蔵アクテイブマトリクスパネル - Google Patents
ドライバ−内蔵アクテイブマトリクスパネルInfo
- Publication number
- JPS62143095A JPS62143095A JP28377685A JP28377685A JPS62143095A JP S62143095 A JPS62143095 A JP S62143095A JP 28377685 A JP28377685 A JP 28377685A JP 28377685 A JP28377685 A JP 28377685A JP S62143095 A JPS62143095 A JP S62143095A
- Authority
- JP
- Japan
- Prior art keywords
- driver
- thin film
- analog
- active matrix
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ソース線ドライバーに薄膜トランジスタによ
るアナログスイッチ及びコンデンサより成るラインメモ
リと、薄膜トランジスタによるソースホロワで形成され
たアナログバッファーを具備したドライバー内蔵アクテ
ィブマトリクスパネルに関するもので、壁かけテレビ、
携帯型表示装置などに利用される◇ 〔発明の概要〕 本発明は、ソース線ドライバーに薄膜トランジスタによ
るアナログスイッチ及びコンデンサより成るラインメモ
リと、薄膜トランジスタによるソースホロワで形成され
たアナログバッファを具備したドライバー内蔵アクティ
ブマトリクスパネルにおいて、前記ソースホロワを所定
の期間活性とし、それ以外の期間非活性とする手段を具
備することにより、消費電力を低減させたものである。
るアナログスイッチ及びコンデンサより成るラインメモ
リと、薄膜トランジスタによるソースホロワで形成され
たアナログバッファーを具備したドライバー内蔵アクテ
ィブマトリクスパネルに関するもので、壁かけテレビ、
携帯型表示装置などに利用される◇ 〔発明の概要〕 本発明は、ソース線ドライバーに薄膜トランジスタによ
るアナログスイッチ及びコンデンサより成るラインメモ
リと、薄膜トランジスタによるソースホロワで形成され
たアナログバッファを具備したドライバー内蔵アクティ
ブマトリクスパネルにおいて、前記ソースホロワを所定
の期間活性とし、それ以外の期間非活性とする手段を具
備することにより、消費電力を低減させたものである。
薄膜トランジスタ（以下、ＴＰＴと略記する０）を用い
て絶縁基板上に構成されたアクティブマトリクスパネル
にドライバーを内蔵したものとしては、第９図に示す、
点順次駆動方式によるものが知られていた。（文献；
Ｓ、Ｍｏｒｏｚｕｍｉｅｔ、ａｆｌＳＩＤ’８４
Ｄ 工 Ｇ兄 ＳＴ、Ｐ５１６ ．１９８４）第１０
図において、画素ＴＦＴ３０１、画素容量３０２であり
、走査線数２１０本、ソース線数１８０本である。
て絶縁基板上に構成されたアクティブマトリクスパネル
にドライバーを内蔵したものとしては、第９図に示す、
点順次駆動方式によるものが知られていた。（文献；
Ｓ、Ｍｏｒｏｚｕｍｉｅｔ、ａｆｌＳＩＤ’８４
Ｄ 工 Ｇ兄 ＳＴ、Ｐ５１６ ．１９８４）第１０
図において、画素ＴＦＴ３０１、画素容量３０２であり
、走査線数２１０本、ソース線数１８０本である。
〔発明が解決しようとする問題点及び目的〕しかし、従
来、の点順次駆動方式で動画を表示する際には、一画面
を駆動して書き込む時間は１６ｍ（８）以上とることが
できないため、次のような問題点を生じる。まず、画素
数の増加した高精細のドライバー内蔵アクティブマトリ
クスパネルにおいては、一画素に画像信号を書き込む時
間が画素数に反比例して減少するために、高精細のドラ
イバー内蔵了クチイブマトリクスパネルの画素数の増加
と共に、ソース線、画素への書き込み時間が十分トれ１
１ （１１す、フントラストが低下し、表示品質が低下
する。あるいは、大画面のドライバー内蔵アクティブマ
トリクスパネルにおいては、画面の大面積化と共に、書
き込み容量が増加するので、従来の駆動能力では十分な
書き込みができなくなり、コントラストの低下、表示品
質の低下を生じる。
来、の点順次駆動方式で動画を表示する際には、一画面
を駆動して書き込む時間は１６ｍ（８）以上とることが
できないため、次のような問題点を生じる。まず、画素
数の増加した高精細のドライバー内蔵アクティブマトリ
クスパネルにおいては、一画素に画像信号を書き込む時
間が画素数に反比例して減少するために、高精細のドラ
イバー内蔵了クチイブマトリクスパネルの画素数の増加
と共に、ソース線、画素への書き込み時間が十分トれ１
１ （１１す、フントラストが低下し、表示品質が低下
する。あるいは、大画面のドライバー内蔵アクティブマ
トリクスパネルにおいては、画面の大面積化と共に、書
き込み容量が増加するので、従来の駆動能力では十分な
書き込みができなくなり、コントラストの低下、表示品
質の低下を生じる。
このような問題点を解決するため、画面の一行毎の画像
信号を各ソース線に具備されたラインメモリに蓄え、点
順次駆動方式のそれよりも十分長い時間をかけて、−行
毎の画像信号を一度に書き込むため、画面の画素数が増
加しても、各画素に十分画像信号が書き込むことのでき
る線順次駆動方式を採用しなくてはならない◎ また、前記線順次駆動方式では、アナログメモリに蓄え
た画像信号を各画素に書き込む際、ＴＰＴより構成され
たソースホロワから成るアナログバッファを介して書き
込まなければならない。しかし、前記薄膜トランジスタ
により構成されたソースホロワから成るアナログバフ７
アは、櫂造上の理由で、常に薄膜トランジスタに電流を
流し続けなくてはならないため、消費電力が大きいとい
う問題、特に携帯型表示装置においては、電池やバッテ
リーの寿命が短くなるという問題点を有していた。
信号を各ソース線に具備されたラインメモリに蓄え、点
順次駆動方式のそれよりも十分長い時間をかけて、−行
毎の画像信号を一度に書き込むため、画面の画素数が増
加しても、各画素に十分画像信号が書き込むことのでき
る線順次駆動方式を採用しなくてはならない◎ また、前記線順次駆動方式では、アナログメモリに蓄え
た画像信号を各画素に書き込む際、ＴＰＴより構成され
たソースホロワから成るアナログバッファを介して書き
込まなければならない。しかし、前記薄膜トランジスタ
により構成されたソースホロワから成るアナログバフ７
アは、櫂造上の理由で、常に薄膜トランジスタに電流を
流し続けなくてはならないため、消費電力が大きいとい
う問題、特に携帯型表示装置においては、電池やバッテ
リーの寿命が短くなるという問題点を有していた。
そこで、本発明は従来のこのような問題点を解決するも
ので、目的とするところは、消費電力の少いｍ順次駆動
方式によるドライバー内蔵アクティブマトリクスパネル
を提供することである０〔問題点を解決するための手段
〕 上記問題点を解決するために、本発明のドライバー内蔵
アクティブマトリクスパネルは、ソース線ドライバーに
薄膜トランジスタによるアナログスイッチ及びコンデン
サより成るラインメモリと、薄膜トランジスタによるソ
ースホロワで形成されたアナログバッファを具備してお
り、前記ソースホロワを所定の期間活性とし、それ以外
の期間非活性とする手段を具備して成ることを特徴とす
る０〔作 用〕 上記のように構成されたドライバー内蔵アクティブマト
リクスパネルのソースホロワに電流力流れるのは、前記
ソースホロワが活性を選択された期間だけであり、非活
性を殉択された期間は電流が流れない。このように電流
を流す時間を減らすことにより、全体の消費電力を減ら
すことができる０ 〔実施例〕 以下に本発明の実施例を、図面にもとづいて説明する０
第１の実施例を第１図に示す。
ので、目的とするところは、消費電力の少いｍ順次駆動
方式によるドライバー内蔵アクティブマトリクスパネル
を提供することである０〔問題点を解決するための手段
〕 上記問題点を解決するために、本発明のドライバー内蔵
アクティブマトリクスパネルは、ソース線ドライバーに
薄膜トランジスタによるアナログスイッチ及びコンデン
サより成るラインメモリと、薄膜トランジスタによるソ
ースホロワで形成されたアナログバッファを具備してお
り、前記ソースホロワを所定の期間活性とし、それ以外
の期間非活性とする手段を具備して成ることを特徴とす
る０〔作 用〕 上記のように構成されたドライバー内蔵アクティブマト
リクスパネルのソースホロワに電流力流れるのは、前記
ソースホロワが活性を選択された期間だけであり、非活
性を殉択された期間は電流が流れない。このように電流
を流す時間を減らすことにより、全体の消費電力を減ら
すことができる０ 〔実施例〕 以下に本発明の実施例を、図面にもとづいて説明する０
第１の実施例を第１図に示す。
第１図において、ドライバー内蔵アクティブマトリクス
パネルは画素子レイ４１、ソース線ドライバーであるＸ
ドライバー、Ｙドライバーより成る。画素アレイは走査
線４２〜４５、ソースｌ５４６〜４９、スイッチング用
ＴＦＴ３５及び画素キャパシタ３６によって構成され、
Ｘドライノく−は、単極性ＭＯ３ＴＦＴ又は相補型ＭＯ
３ＴＦＴに、ｍっで成るシフトレジスタ２１、サンプル
ホルダー２３．２４．２５．２６、ダイナミック型ライ
ンメモリ２７．２８．２９．３０、アナログスイッチ３
１．３２．５３．３４及び所定の期間活性とし、それ以
外の期間非活性とする手段を具備したアナログバッファ
５０．５１．５２．５５によって構成され、Ｙドライバ
ーは、単極性ＭＯ３ＴＦＴ又は相補型ＭＯ３ＴＦＴによ
って構成されている。ダイナミック型ラインメモリは、
ゲート酸化膜又は層間絶縁膜を利用して形成されたキャ
パシタであり、サンプルホルダー２３〜２６及びアナロ
グスイッチ５１〜３４は、単極性ＭＯＳＴＦＴ又は相補
型ＭＯ３ＴＦＴによって構成された伝送ゲートである０
アナログバッフ７５０，５１，５２．５３は、ＴＰＴに
よって構成された電圧利得が約１の電流増幅器であり、
電流制御回路６６゜６７．６８．６９はＴＰＴによって
構成されており、それらの具体例を第２図（ａ）、（ｂ
）、（Ｃ）、（ｄ）に示す。第２図（（１） 、 （ｂ
）においてＶＤＤ 、 Ｖｓｓ 、 ＶＩＮ 。
パネルは画素子レイ４１、ソース線ドライバーであるＸ
ドライバー、Ｙドライバーより成る。画素アレイは走査
線４２〜４５、ソースｌ５４６〜４９、スイッチング用
ＴＦＴ３５及び画素キャパシタ３６によって構成され、
Ｘドライノく−は、単極性ＭＯ３ＴＦＴ又は相補型ＭＯ
３ＴＦＴに、ｍっで成るシフトレジスタ２１、サンプル
ホルダー２３．２４．２５．２６、ダイナミック型ライ
ンメモリ２７．２８．２９．３０、アナログスイッチ３
１．３２．５３．３４及び所定の期間活性とし、それ以
外の期間非活性とする手段を具備したアナログバッファ
５０．５１．５２．５５によって構成され、Ｙドライバ
ーは、単極性ＭＯ３ＴＦＴ又は相補型ＭＯ３ＴＦＴによ
って構成されている。ダイナミック型ラインメモリは、
ゲート酸化膜又は層間絶縁膜を利用して形成されたキャ
パシタであり、サンプルホルダー２３〜２６及びアナロ
グスイッチ５１〜３４は、単極性ＭＯＳＴＦＴ又は相補
型ＭＯ３ＴＦＴによって構成された伝送ゲートである０
アナログバッフ７５０，５１，５２．５３は、ＴＰＴに
よって構成された電圧利得が約１の電流増幅器であり、
電流制御回路６６゜６７．６８．６９はＴＰＴによって
構成されており、それらの具体例を第２図（ａ）、（ｂ
）、（Ｃ）、（ｄ）に示す。第２図（（１） 、 （ｂ
）においてＶＤＤ 、 Ｖｓｓ 、 ＶＩＮ 。
Ｖ ｏｌｌｔ ＋ Ｖｏはそれぞれ、正電源、負電源、
入力端子、出力端子、定電流源用ＴＦ’Ｔのゲート電圧
を示す。第２図（α）において、５４，５５．５６はＰ
型ＴＮＴ、５７はＮ型ＴＦＴ、５６．５９は薄膜抵抗又
はＭＯ３抵抗である。第２ＩＮ（６）において、６０．
６１はＰ型ＴＦＴ、６２はｎ型ＴＰＴ、６３．６４．６
５は薄膜抵抗又はＭＯ３抵抗である０第２図（ｃ）にお
いて、７９．６６．６７．６８はＰ型ＴＦＴ、６９はｎ
型ＴＦＴ、７０．７１は薄膜抵抗又はＭＯ３抵抗である
。第２図（ｄ）において７２．７５．７４はＰ型ＴＦＴ
、７６はｎ型ＴＦＴ。
入力端子、出力端子、定電流源用ＴＦ’Ｔのゲート電圧
を示す。第２図（α）において、５４，５５．５６はＰ
型ＴＮＴ、５７はＮ型ＴＦＴ、５６．５９は薄膜抵抗又
はＭＯ３抵抗である。第２ＩＮ（６）において、６０．
６１はＰ型ＴＦＴ、６２はｎ型ＴＰＴ、６３．６４．６
５は薄膜抵抗又はＭＯ３抵抗である０第２図（ｃ）にお
いて、７９．６６．６７．６８はＰ型ＴＦＴ、６９はｎ
型ＴＦＴ、７０．７１は薄膜抵抗又はＭＯ３抵抗である
。第２図（ｄ）において７２．７５．７４はＰ型ＴＦＴ
、７６はｎ型ＴＦＴ。
７５．７７．７８は薄膜抵抗又はＭＯ８抵抗であるＯ
次に、第１図、第２図、第３図を用いて、実施例の動作
を説明する。第１図の端子ＶＳには、第３図に示すビデ
オ信号８０が、端子ｘｓｐにはスタートパルス８３が印
加される。このとき、Ｘシフトレジスタ２１の各出力端
子３７〜４０にはサンプリングパルス１３４．８５が出
力され、サンプルホルダー２３〜２６を介して、ライン
メモリ２７〜３Ｇに画素データを書き込む。このように
して、−荷分のラインメモリに画素データを書き込んで
いる間は、第２図（α） 、 （ｂ） 、 （ｅ） 、
（ｄ）に示すアナログバッファに電流は流れない。そ
れは、第２図（α）においては、Ｐ型ＴＦＴ５６が導通
、ｎ型ＴＦＴ５７は非導通の状態にあるので定電流源Ｐ
型ＴＦＴ５５が非活性であるため、第２図（ｂ）におい
ては、ｎ型ＴＦＴ６２が非導通であるので定電流源Ｐ型
ＴＦ’Ｔ６１が非活性であるため、第２図（ｃ）におい
ては、Ｐ型ＴＦＴ６８が導通、ｎ型ＴＦＴ６９が非導通
であるのでＰ型ＴＦＴ６７が非導通となり、定電流源Ｐ
型ＴＦＴ６６が非活性となるため、第２図（ｄ）におい
ては、ｎ型ＴＦＴ７６が非導通であるので、Ｐ型ＴＦＴ
７４が非導通となり、定電流源Ｐ型Ｔ’ＦＴ ７３が非
活性となるからである。−水平時間（以下、１Ｈと略記
する。）のすべての画素データがラインメモリ２７〜３
０に書き込まれた後、ラッチパルス８６が端子ＬＰに印
加され、画素データは一斉にアナログバッファ５０〜５
３に人力として出力される。このとき、データ線にアナ
ログバッファから出力が行なわれるが、それは次の動作
による。第２図（ａ）において、ラッチパルスがＬＰｌ
、ＬＰ２を通じて印加されるので、Ｐ型トランジスタ
５７は非導通、ｎ型トランジスタ５６は導通となるので
電流源Ｐ型ＴＦＴ５５は活性となり出力Ｖ ｏｌＬｔが
行われる。第２図（ｂ）においては、ランチパルスがＬ
Ｐ３を通じてｎ型ＴＦＴ６２に印加されるので工流源Ｐ
型ＴＦＴ６１は活性となり、電流が流れ出力Ｖ ｏｕｔ
が行われる。第２図（ｃ）においては、ラッチパルスが
ＬＰ４．ＬＰ５を通じて印加されるので、ｎ型ＴＦＴ６
８は非導通、Ｐ型ＴＩＰＴ６９は導通となるのでＰ型Ｔ
’ＦＴ６７が導通となり、電流源Ｐ型ＴＩＰＴ６６が活
性となり、アナログバッファに電流が流れ、出力ｖ ｏ
ｕｔが行われる。第２図（ｄ）においては、ラッチパル
スがＬＰ６を通して、Ｐ型ＴＩＦ’ｌ’７６に印加され
るので、Ｐ型ＴＦＴ７６は導通となるのでＰ型ＴＦＴ７
４が導通となり、電流源Ｐ型Ｔ ’Ｆ Ｔ ７３が活性
となりアナログバッファに電流が流れ、出力Ｖ Ｏｕｔ
が行われる。以上の動作で、データＩＩｊ１４６〜４９
に画像データが一斉に書き込まれる。一方、走査ｌｌ１
１４２〜４５には８１．８２の様な走査線選択信号が出
力され、選択された走査線に付加する一行の画素に一斉
に画像データが書き込まれる。以上のようにアナログバ
ッファ５０〜５３を一定期間非活性状態にすることによ
り、消費電力を減少させることができる。
を説明する。第１図の端子ＶＳには、第３図に示すビデ
オ信号８０が、端子ｘｓｐにはスタートパルス８３が印
加される。このとき、Ｘシフトレジスタ２１の各出力端
子３７〜４０にはサンプリングパルス１３４．８５が出
力され、サンプルホルダー２３〜２６を介して、ライン
メモリ２７〜３Ｇに画素データを書き込む。このように
して、−荷分のラインメモリに画素データを書き込んで
いる間は、第２図（α） 、 （ｂ） 、 （ｅ） 、
（ｄ）に示すアナログバッファに電流は流れない。そ
れは、第２図（α）においては、Ｐ型ＴＦＴ５６が導通
、ｎ型ＴＦＴ５７は非導通の状態にあるので定電流源Ｐ
型ＴＦＴ５５が非活性であるため、第２図（ｂ）におい
ては、ｎ型ＴＦＴ６２が非導通であるので定電流源Ｐ型
ＴＦ’Ｔ６１が非活性であるため、第２図（ｃ）におい
ては、Ｐ型ＴＦＴ６８が導通、ｎ型ＴＦＴ６９が非導通
であるのでＰ型ＴＦＴ６７が非導通となり、定電流源Ｐ
型ＴＦＴ６６が非活性となるため、第２図（ｄ）におい
ては、ｎ型ＴＦＴ７６が非導通であるので、Ｐ型ＴＦＴ
７４が非導通となり、定電流源Ｐ型Ｔ’ＦＴ ７３が非
活性となるからである。−水平時間（以下、１Ｈと略記
する。）のすべての画素データがラインメモリ２７〜３
０に書き込まれた後、ラッチパルス８６が端子ＬＰに印
加され、画素データは一斉にアナログバッファ５０〜５
３に人力として出力される。このとき、データ線にアナ
ログバッファから出力が行なわれるが、それは次の動作
による。第２図（ａ）において、ラッチパルスがＬＰｌ
、ＬＰ２を通じて印加されるので、Ｐ型トランジスタ
５７は非導通、ｎ型トランジスタ５６は導通となるので
電流源Ｐ型ＴＦＴ５５は活性となり出力Ｖ ｏｌＬｔが
行われる。第２図（ｂ）においては、ランチパルスがＬ
Ｐ３を通じてｎ型ＴＦＴ６２に印加されるので工流源Ｐ
型ＴＦＴ６１は活性となり、電流が流れ出力Ｖ ｏｕｔ
が行われる。第２図（ｃ）においては、ラッチパルスが
ＬＰ４．ＬＰ５を通じて印加されるので、ｎ型ＴＦＴ６
８は非導通、Ｐ型ＴＩＰＴ６９は導通となるのでＰ型Ｔ
’ＦＴ６７が導通となり、電流源Ｐ型ＴＩＰＴ６６が活
性となり、アナログバッファに電流が流れ、出力ｖ ｏ
ｕｔが行われる。第２図（ｄ）においては、ラッチパル
スがＬＰ６を通して、Ｐ型ＴＩＦ’ｌ’７６に印加され
るので、Ｐ型ＴＦＴ７６は導通となるのでＰ型ＴＦＴ７
４が導通となり、電流源Ｐ型Ｔ ’Ｆ Ｔ ７３が活性
となりアナログバッファに電流が流れ、出力Ｖ Ｏｕｔ
が行われる。以上の動作で、データＩＩｊ１４６〜４９
に画像データが一斉に書き込まれる。一方、走査ｌｌ１
１４２〜４５には８１．８２の様な走査線選択信号が出
力され、選択された走査線に付加する一行の画素に一斉
に画像データが書き込まれる。以上のようにアナログバ
ッファ５０〜５３を一定期間非活性状態にすることによ
り、消費電力を減少させることができる。
第４図に本発明の第二の実施例を示す。同実施例におい
て、Ｙドライバー及び画素アレイは第１図の実施例と全
く同じに構成される。従って、それらには第１図と同一
の記号を付ける。本実施例が第１図に示した実施例と異
なるところは、ＶＤＤ〉ｖｏ＞ｖ８８を満足するｖｏの
電源ラインＸＶ＼３５がＸドライバーに加えられている
ところである。このｖｏは電流源用Ｐ型ＴＦＴのゲート
に印加されるが、第２図（ａ）〜（ｄ）に示す実施例に
おいては、Ｖ ＤＤを抵抗分割して電流源Ｐ型ＴＩＦＴ
のゲートに電圧を印加していたが、第４図に示す実施例
では、外部電源からＶ。を取っているのである。
て、Ｙドライバー及び画素アレイは第１図の実施例と全
く同じに構成される。従って、それらには第１図と同一
の記号を付ける。本実施例が第１図に示した実施例と異
なるところは、ＶＤＤ〉ｖｏ＞ｖ８８を満足するｖｏの
電源ラインＸＶ＼３５がＸドライバーに加えられている
ところである。このｖｏは電流源用Ｐ型ＴＦＴのゲート
に印加されるが、第２図（ａ）〜（ｄ）に示す実施例に
おいては、Ｖ ＤＤを抵抗分割して電流源Ｐ型ＴＩＦＴ
のゲートに電圧を印加していたが、第４図に示す実施例
では、外部電源からＶ。を取っているのである。
具体的な実施例を第５図（ａ）〜（ｄ）に示す。第５図
（ａ）〜（ｄ）の構成は第４因（α）〜（ｄ）からＶ
Ｉ）Ｄ分割用抵抗を取ったものと全く等価である。
（ａ）〜（ｄ）の構成は第４因（α）〜（ｄ）からＶ
Ｉ）Ｄ分割用抵抗を取ったものと全く等価である。
第４図に示す実施例の動作は第１図に示す実施例と全く
同様であり・ＸＶＯ端子には常にＶ。が印加されており
、その他の端子に印加されるパルス、ビデオ信号は第３
図と全く同様である。以上のようにアナログバッファを
一定期間非活性とすることにより、電流量を減らし、消
費電力を低減することができる。
同様であり・ＸＶＯ端子には常にＶ。が印加されており
、その他の端子に印加されるパルス、ビデオ信号は第３
図と全く同様である。以上のようにアナログバッファを
一定期間非活性とすることにより、電流量を減らし、消
費電力を低減することができる。
第６図に、各ソース線に２ラインのアナログメモリを備
えた第３の実施例を示す。同実施例において、画素アレ
イ４１、Ｙドライバー２２は第１図に示す実施例と全く
同様に構成される。従って、それらには第１図と同一の
記号を付す。
えた第３の実施例を示す。同実施例において、画素アレ
イ４１、Ｙドライバー２２は第１図に示す実施例と全く
同様に構成される。従って、それらには第１図と同一の
記号を付す。
本実施例が、第１図と異なるところは、画像データを蓄
える、ゲート酸化膜又は層間絶縁膜を用いたキャパシタ
によって形成されるアナログメモリ２４７〜２５４が１
本のソース線に２本具備されていることと、各アナログ
メモリ２４７〜２５４０入力と出力側の両側にアナログ
メモリ２３１〜２４６が設けられていることである。
える、ゲート酸化膜又は層間絶縁膜を用いたキャパシタ
によって形成されるアナログメモリ２４７〜２５４が１
本のソース線に２本具備されていることと、各アナログ
メモリ２４７〜２５４０入力と出力側の両側にアナログ
メモリ２３１〜２４６が設けられていることである。
アナログバッファ５５〜５８の構成は、第２図（ａ）〜
（ｄ）と同じである。
（ｄ）と同じである。
第６図、第２図（α）〜（ｄ）、第７図を用いて第６図
に示す実施例の動作を説明する。第１図の端子ＶＳには
、第７図にビデオ信号２０１が、端子ＸＳＰにはスター
トパルス２０５が印加される。このどき、Ｘシフトレジ
スタ２１の各出力端子３７〜４０にはサンプリングパル
ス２０６，２０７が出力され、サンプルホルダー２３〜
２６を介してビデオ信号が出力される。このとき、アナ
ログメモリ２４７〜２５４のうちの、偶数番号のアナロ
グメモリが選択されて画像データが書き込まれている場
合は、奇数番号のアナログメモリは非選択となり、画像
データは書き込まれないが、前回の一水平走査期間内に
書き込まれた画像データをアナログバッファ５５〜５８
を通じて、ソース、Ｉ！４６〜４９に出力している。こ
の状態はアナログスイッチ２５２，２３４，２３６，２
３８，２３９゜２４１．２４５．２４５はＸＬＰ１２０
８からのパルスにより導通状態となり、アナログメモリ
２３１．２３３．２３５．２３７．２４０．２４２．２
４４．２４６はＸＬＰ２ ２０９からのパルスにより非
導通状態になることにより実現される。
に示す実施例の動作を説明する。第１図の端子ＶＳには
、第７図にビデオ信号２０１が、端子ＸＳＰにはスター
トパルス２０５が印加される。このどき、Ｘシフトレジ
スタ２１の各出力端子３７〜４０にはサンプリングパル
ス２０６，２０７が出力され、サンプルホルダー２３〜
２６を介してビデオ信号が出力される。このとき、アナ
ログメモリ２４７〜２５４のうちの、偶数番号のアナロ
グメモリが選択されて画像データが書き込まれている場
合は、奇数番号のアナログメモリは非選択となり、画像
データは書き込まれないが、前回の一水平走査期間内に
書き込まれた画像データをアナログバッファ５５〜５８
を通じて、ソース、Ｉ！４６〜４９に出力している。こ
の状態はアナログスイッチ２５２，２３４，２３６，２
３８，２３９゜２４１．２４５．２４５はＸＬＰ１２０
８からのパルスにより導通状態となり、アナログメモリ
２３１．２３３．２３５．２３７．２４０．２４２．２
４４．２４６はＸＬＰ２ ２０９からのパルスにより非
導通状態になることにより実現される。
−水平走査期間の偶数番号のアナログメモリへの画像デ
ータの書き込みと、奇数番号のアナログメモリのソース
線への書き込みが終わると、アナログスイッチ２３１〜
２４６はある一定期間すべて非導通状態となる。
ータの書き込みと、奇数番号のアナログメモリのソース
線への書き込みが終わると、アナログスイッチ２３１〜
２４６はある一定期間すべて非導通状態となる。
この期間は、アナログバッファは非活性状態となってい
る。そして、前記一定期間が終了すると、ＸＬＰｌ
２０８、ＸＬＰ２ ２０９パルスにより、先の水平走査
期間内で、導通・非導通の状態を取っていたアナログス
イッチ２３１〜２４６の状態が逆転し、偶数番号のアナ
ログメモリに蓄えられた画像データがアナログバッファ
５５〜５８を通してソース線に出力され、奇数番号のア
ナログメモリには、画像データが取り込まれる。上記の
ようにして、２つのアナログメモリを用いて、画像デー
タの取り込みとソース線への書き込みを交互に行うので
ある。アナログバッファ５５〜５８の動作状態は次のと
うりである。アナログバク７ア５５〜５８の構成は第２
図（α）〜（ｄ）に示すとうりであり、図中のＬＰ１〜
ＬＰ６には第７図のＸＬＰ３２１０が印加される。第１
図の実施例と同じ理由によりアナログバク７ア５５〜５
８は活性・非活性状態を繰り返すが、非活性状態をとる
のは先に記した、アナログスイッチ２６１〜２４６がす
べて非導通となる期間である。以上の動作で、データ線
４６〜４９に画像データが一斉に書き込まれる。一方、
走査線４２〜４５には、２０２〜２０４のような走査線
信号が出力され、選択された走査線に付加する一行の画
素に一斉に画像データが書き込まれる。以上のようにア
ナログバッファ５５〜５８を一定期活非活性とすること
で、消費電力を減少させることができる。
る。そして、前記一定期間が終了すると、ＸＬＰｌ
２０８、ＸＬＰ２ ２０９パルスにより、先の水平走査
期間内で、導通・非導通の状態を取っていたアナログス
イッチ２３１〜２４６の状態が逆転し、偶数番号のアナ
ログメモリに蓄えられた画像データがアナログバッファ
５５〜５８を通してソース線に出力され、奇数番号のア
ナログメモリには、画像データが取り込まれる。上記の
ようにして、２つのアナログメモリを用いて、画像デー
タの取り込みとソース線への書き込みを交互に行うので
ある。アナログバッファ５５〜５８の動作状態は次のと
うりである。アナログバク７ア５５〜５８の構成は第２
図（α）〜（ｄ）に示すとうりであり、図中のＬＰ１〜
ＬＰ６には第７図のＸＬＰ３２１０が印加される。第１
図の実施例と同じ理由によりアナログバク７ア５５〜５
８は活性・非活性状態を繰り返すが、非活性状態をとる
のは先に記した、アナログスイッチ２６１〜２４６がす
べて非導通となる期間である。以上の動作で、データ線
４６〜４９に画像データが一斉に書き込まれる。一方、
走査線４２〜４５には、２０２〜２０４のような走査線
信号が出力され、選択された走査線に付加する一行の画
素に一斉に画像データが書き込まれる。以上のようにア
ナログバッファ５５〜５８を一定期活非活性とすること
で、消費電力を減少させることができる。
第８図に本発明の第４の実施例を示す。同実施例におい
て、Ｙドライバー２２、画素子レイ４１は第６図に示す
実施例と全く同様に構成される。
て、Ｙドライバー２２、画素子レイ４１は第６図に示す
実施例と全く同様に構成される。
従ってそれらには第１図と同一の記号を付す。本実施例
が、第６図と異なるところは、Ｖ ＤＤ ） Ｖ 。
が、第６図と異なるところは、Ｖ ＤＤ ） Ｖ 。
）’ＶＢａを満足するＶ。の電源ラインｘｖＱがＸドラ
イバーに加えられているところである。アナログバッフ
ァ５５〜５８の具体的な構成は第５図（ａ）〜（ｄ）と
全く同様であるが、図中ＬＰ７〜ＬＰ１２には第７図の
ＸＬＰ３ ２１０が印加される。
イバーに加えられているところである。アナログバッフ
ァ５５〜５８の具体的な構成は第５図（ａ）〜（ｄ）と
全く同様であるが、図中ＬＰ７〜ＬＰ１２には第７図の
ＸＬＰ３ ２１０が印加される。
第８図に示す実施例の動作は第６図に示す実施例と全く
同様であり、ｘｖＱ端子には常にＶ。が印加されており
、その他の端子に印加されるパルス、ビデオ信号は第７
図と全く同様である。
同様であり、ｘｖＱ端子には常にＶ。が印加されており
、その他の端子に印加されるパルス、ビデオ信号は第７
図と全く同様である。
以上のように、アナログバッファを常時活性とし、アナ
ログバッファに電流を流し続けるのではすく、一定期間
アナログバク７アを不活性とし、全体的な電流量を低減
させることにより、消費電力を削減することができる。
ログバッファに電流を流し続けるのではすく、一定期間
アナログバク７アを不活性とし、全体的な電流量を低減
させることにより、消費電力を削減することができる。
第９図に・ ドライバ一部を相補型ＭＯＳＴＦＴ。
画素アレイ部をＮＭＯ３ＴＦＴで形成した場合のドライ
バー内蔵アクティブマトリクスパネルの断面構造の一例
を示す。同図において、３１０は絶縁基板、３１１は第
一のシリコン薄膜層、３１２はゲート絶縁膜層、３１５
は透明導電膜層である。
バー内蔵アクティブマトリクスパネルの断面構造の一例
を示す。同図において、３１０は絶縁基板、３１１は第
一のシリコン薄膜層、３１２はゲート絶縁膜層、３１５
は透明導電膜層である。
Ｘドライバー内のＴＰＴによって構成されたソースホロ
ワからなるアナログバッファに、一定ノ期間活性とし、
それ以外の期間非活性とする手段を取り付けることによ
って、上記アナログバッファを流れる電流の総量を低減
できるので、ドライバー内蔵アクティブマトリクスパネ
ルの低消費電力化が実現するＴＰＴを゛導通・非導通と
いう状態を繰り返しながら用いるため、常に導通状態で
使用すると、破壊が進み、信頼性が低下するというＴＩ
ＦＴの本来持っている欠点を補うことができる。
ワからなるアナログバッファに、一定ノ期間活性とし、
それ以外の期間非活性とする手段を取り付けることによ
って、上記アナログバッファを流れる電流の総量を低減
できるので、ドライバー内蔵アクティブマトリクスパネ
ルの低消費電力化が実現するＴＰＴを゛導通・非導通と
いう状態を繰り返しながら用いるため、常に導通状態で
使用すると、破壊が進み、信頼性が低下するというＴＩ
ＦＴの本来持っている欠点を補うことができる。
第１図は、本発明の第１の実施例の構造図。
第２図Ｇ）〜（ｄ）は、本発明の第１、第３の実施例の
構造を示した回路図。 第３図は、本発明の第１及び第２の実施例の動作を説明
するためのタイミング図。 第４図は、本発明の第２の実施例の構造図。 第５図（α）〜（ｄ）は、本発明の第３及び第４の実施
例の構造を示した回路図。 第６図は、本発明の第５の実施例の構造図。 第７図は、本発明の第３及び第４の実施例の動作を説明
するためのタイミングチャート図。 第８図は、本発明の第４の実施例の構造図。 第９図は、本発明の構造を示す断面図。 第１０図は、従来の平面図。 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士最上 務−他１名 ＋ｌ ドつイへ’−ＩＱ１へ゛了７−ｒイフ・マトリ７スＪマ
ネル畠＋ｉｃｚ第１区 〔４λ
（ト２（Ｃ）
（ｄノフナ＋１’７パバ１．７フア／ＩＩａｉ番１兄第
３図 ４？ ドｉイハ゛＝１η六アフう′４ブ７１〜ソフスノぐネル
の手真遣７図第４図 （、、Ｃｂ） （Ｃ）
（ｄンＴｊｌｎ）υぐ一ノフ了め ＦΩ慎トｕ］仔） ド“う′イノぐｌη亥アクティブマＬす７スノυｊレク
４１１資し団第７図 ドつイに’ ｌη瓜゛ア７う゛イフ゛マトソ７又パネル
め不嘴Ｌｉ第８図
構造を示した回路図。 第３図は、本発明の第１及び第２の実施例の動作を説明
するためのタイミング図。 第４図は、本発明の第２の実施例の構造図。 第５図（α）〜（ｄ）は、本発明の第３及び第４の実施
例の構造を示した回路図。 第６図は、本発明の第５の実施例の構造図。 第７図は、本発明の第３及び第４の実施例の動作を説明
するためのタイミングチャート図。 第８図は、本発明の第４の実施例の構造図。 第９図は、本発明の構造を示す断面図。 第１０図は、従来の平面図。 以 上 出願人 セイコーエプソン株式会社 代理人 弁理士最上 務−他１名 ＋ｌ ドつイへ’−ＩＱ１へ゛了７−ｒイフ・マトリ７スＪマ
ネル畠＋ｉｃｚ第１区 〔４λ
（ト２（Ｃ）
（ｄノフナ＋１’７パバ１．７フア／ＩＩａｉ番１兄第
３図 ４？ ドｉイハ゛＝１η六アフう′４ブ７１〜ソフスノぐネル
の手真遣７図第４図 （、、Ｃｂ） （Ｃ）
（ｄンＴｊｌｎ）υぐ一ノフ了め ＦΩ慎トｕ］仔） ド“う′イノぐｌη亥アクティブマＬす７スノυｊレク
４１１資し団第７図 ドつイに’ ｌη瓜゛ア７う゛イフ゛マトソ７又パネル
め不嘴Ｌｉ第８図
Claims (4)
- （１）ドライバー内蔵アクティブマトリクスパネルにお
いて、ソース線ドライバーは、薄膜トランジスタによる
アナログスイッチ及びコンデンサより成るラインメモリ
と、薄膜トランジスタによるソースホロワで形成された
アナログバッファを具備しており、前記ソースホロワを
所定の期間活性とし、それ以外の期間非活性とする手段
を具備して成ることを特徴とするドライバー内蔵アクテ
ィブマトリクスパネル。 - （２）前記ソースホロワを所定の期間活性とし、それ以
外の期間非活性とする手段として、ソースホロワ用薄膜
トランジスタの負荷電流源のゲートに、印加される２種
類の電圧を切り変えるスイッチ用の薄膜トランジスタを
具備した特許請求の範囲第１項記載のドライバー内蔵ア
クティブマトリクスパネル。 - （３）前記ソースホロワを所定の期間活性とし、それ以
外の期間非活性とする手段として、ソースホロワ用薄膜
トランジスタの負荷電流源のゲートに、印加される２種
類の電圧を切り変えるプルアップ抵抗と、スイッチ用の
薄膜トランジスタを具備した特許請求の範囲第１項記載
のドライバー内蔵アクティブマトリクスパネル。 - （４）前記ソースホロワを所定の期間活性とし、それ以
外の期間非活性とする手段として、ソースホロワ用薄膜
トランジスタと負荷電流源とに直列に薄膜トランジスタ
からなるスイッチを具備した特許請求の範囲第１項記載
のドライバー内蔵アクティブマトリクスパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28377685A JPS62143095A (ja) | 1985-12-17 | 1985-12-17 | ドライバ−内蔵アクテイブマトリクスパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28377685A JPS62143095A (ja) | 1985-12-17 | 1985-12-17 | ドライバ−内蔵アクテイブマトリクスパネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62143095A true JPS62143095A (ja) | 1987-06-26 |
Family
ID=17669974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28377685A Pending JPS62143095A (ja) | 1985-12-17 | 1985-12-17 | ドライバ−内蔵アクテイブマトリクスパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62143095A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004118183A (ja) * | 2002-09-02 | 2004-04-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置および液晶表示装置の駆動方法 |
| US7193593B2 (en) | 2002-09-02 | 2007-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving a liquid crystal display device |
| US7268756B2 (en) | 2002-09-02 | 2007-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving a liquid crystal display device |
-
1985
- 1985-12-17 JP JP28377685A patent/JPS62143095A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004118183A (ja) * | 2002-09-02 | 2004-04-15 | Semiconductor Energy Lab Co Ltd | 液晶表示装置および液晶表示装置の駆動方法 |
| US7193593B2 (en) | 2002-09-02 | 2007-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving a liquid crystal display device |
| US7268756B2 (en) | 2002-09-02 | 2007-09-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving a liquid crystal display device |
| JP4637467B2 (ja) * | 2002-09-02 | 2011-02-23 | 株式会社半導体エネルギー研究所 | 液晶表示装置および液晶表示装置の駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7746308B2 (en) | Liquid crystal display and portable terminal having the same | |
| CN107464519B (zh) | 移位寄存单元、移位寄存器、驱动方法、显示面板和装置 | |
| CN1904706B (zh) | 显示装置 | |
| JP4752908B2 (ja) | 液晶表示パネル及び電子機器 | |
| TWI227800B (en) | Flat-panel display device | |
| EP2541533A1 (en) | Display device | |
| JPH0772511A (ja) | 画像表示装置 | |
| US20030179174A1 (en) | Shift register and display apparatus using same | |
| JPS5823091A (ja) | 画像表示装置 | |
| JP2006023705A (ja) | アレイ基板とこれを有する表示装置と、その駆動装置及び方法 | |
| JP5044876B2 (ja) | 液晶表示装置の駆動方法および液晶表示装置 | |
| JPS6337394A (ja) | マトリクス表示装置 | |
| CN110415659B (zh) | 显示装置 | |
| US7079096B2 (en) | Image display device and display driving method | |
| TW546604B (en) | Display device and driving method of the same | |
| JP2000098335A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2009205706A (ja) | シフトレジスタ回路および表示装置ならびに電子機器 | |
| JP5413870B2 (ja) | シフトレジスタ回路および表示装置ならびに電子機器 | |
| WO2012133281A1 (ja) | 表示装置 | |
| JP5271383B2 (ja) | 液晶表示パネル及び電子機器 | |
| JPS62143095A (ja) | ドライバ−内蔵アクテイブマトリクスパネル | |
| TW200425037A (en) | Electro-optical panel, driving circuit and driving method for driving electro-optical panel, and electronic apparatus | |
| JP2001272657A (ja) | 液晶素子 | |
| JP4779165B2 (ja) | ゲートドライバ | |
| JPS62145289A (ja) | ドライバ−内蔵アクテイブマトリクスパネル |