JPS62142349A - Contact type image sensor - Google Patents
Contact type image sensorInfo
- Publication number
- JPS62142349A JPS62142349A JP60283774A JP28377485A JPS62142349A JP S62142349 A JPS62142349 A JP S62142349A JP 60283774 A JP60283774 A JP 60283774A JP 28377485 A JP28377485 A JP 28377485A JP S62142349 A JPS62142349 A JP S62142349A
- Authority
- JP
- Japan
- Prior art keywords
- image sensor
- wiring
- clock
- sensor chip
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 abstract description 5
- 230000009191 jumping Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は密着型イメージセンサの構成に関する０〔発明
の概要〕
本発明は複数個のイメージセンサチップを他の基板上に
実装した密着型イメージセンサにおいて、入力端子群を
１ケ所に集中し、周辺回路との接続を容易にしたもので
ある。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to the structure of a contact type image sensor. [Summary of the Invention] The present invention relates to a contact type image sensor in which a plurality of image sensor chips are mounted on another substrate. In a sensor, a group of input terminals are concentrated in one place to facilitate connection with peripheral circuits.
従来の密着型イメージセンサは、たとえば特開昭５９−
８６５６２の第２図、第３図に示される。A conventional contact type image sensor is, for example, disclosed in Japanese Patent Application Laid-Open No. 1986-
86562 in FIGS. 2 and 3.
センサチップは千鳥状に実装され、入力端子数もかなり
多くなる。また、実装基板も多層配線基板が必要となる
ほど複雑である。The sensor chips are mounted in a staggered manner, and the number of input terminals is also quite large. Furthermore, the mounting board is so complex that a multilayer wiring board is required.
〔発明が解決しようとする問題点及゛び目的〕従来技術
では、多数のセンサチップを接続するために多層配線基
板を用いたり、入力端子数が増加するために実装コスト
が大幅に上昇するという問題点を有する。そこで本発明
はこのような間ｍ点を解決するもので、その目的とする
ところは、入力端子群を１ケ所に集中し、周辺回路との
接続を容易にし、実装コストを下げる実装方法を提供す
ることにある。[Problems and objectives to be solved by the invention] In the conventional technology, a multilayer wiring board is used to connect a large number of sensor chips, and the mounting cost increases significantly due to an increase in the number of input terminals. There are problems. Therefore, the present invention aims to solve this problem.The purpose of the present invention is to provide a mounting method that concentrates a group of input terminals in one place, facilitates connection with peripheral circuits, and reduces mounting costs. It's about doing.
本発明の密着型イメージセンサは入力端子群が１ケ所に
集中して配置されることを特徴とする。The contact image sensor of the present invention is characterized in that a group of input terminals are arranged in a concentrated manner at one location.
さらに詳しくは・第１の方法として・イメージセンサチ
ップ群の長軸方向の両端から基板の配線パターンを介し
て接続され、加えてクロック配線においては、イメージ
センサチップ群の長軸方向の一端からは正相クロックの
ダミー配線を、他の一端からは逆相クロックのダミー配
線を、それぞれ結板の中央まで設けることを特徴とする
。More specifically, as the first method, the image sensor chips are connected from both ends of the image sensor chip group in the long axis direction via the wiring pattern of the board, and in addition, in the clock wiring, from one end of the image sensor chip group in the long axis direction A dummy wiring for a normal phase clock and a dummy wiring for a negative phase clock are provided from one end to the center of the board.
第２の方法としては隣接するイメージセンサチップの接
続端の周辺から基板の配線パターンを介して接続するこ
とを特徴とする。The second method is characterized in that connection is made from the periphery of the connection end of adjacent image sensor chips via the wiring pattern of the substrate.
第６の方法としては第１の方法と第２の方法を今月する
方法であることを特徴とする。The sixth method is characterized in that the first method and the second method are performed this month.
本発明の上記の構成の第１の方法によれば、イメージセ
ンサチップ群の長軸方向の両端から配線するのでイメー
ジセンサチップの短軸方向の幅を短くできる。クロック
のダミー配線を設けることにより、密着型イメージセン
サのグイナミノクレンジが減少しない。According to the first method of the present invention having the above-mentioned configuration, since wiring is provided from both ends of the image sensor chip group in the long axis direction, the width of the image sensor chip in the short axis direction can be shortened. By providing a dummy clock wiring, the cleanliness of the contact type image sensor does not decrease.
第２の方法によれば、隣接するイメージセンサチップ同
志で配線するので基板上の配線面積が減らせて、基板を
小さくできる。According to the second method, since wiring is provided between adjacent image sensor chips, the wiring area on the board can be reduced and the board can be made smaller.
第５の方法によれば、イメージセンサチップ群の長軸方
向の両端及隣接するイメージセンサチップ同志から配線
されるので、配線抵抗が下がり、より多数のイメージセ
ンサチップを実装して構成できる。According to the fifth method, wiring is performed from both ends of the image sensor chip group in the longitudinal direction and from adjacent image sensor chips, so wiring resistance is reduced and a larger number of image sensor chips can be mounted.
第１．２．３の方法共入力端子群が１ケ所になって周辺
回路との接続が容易になる。For methods 1.2.3, the input terminal group is located at one location, which facilitates connection with peripheral circuits.
第１．２．５図は本発明の密着型イメージセンサの実装
平面図である。第３，４図は本発明の密着型イメージセ
ンサに用いるイメージセンサチップの平面図である。本
実施例では、まず、イメージセンサチップについて説明
し、次に密着型イメージセンサの実装について説明する
。FIG. 1.2.5 is a mounting plan view of the contact type image sensor of the present invention. 3 and 4 are plan views of the image sensor chip used in the contact type image sensor of the present invention. In this embodiment, first, an image sensor chip will be described, and then mounting of a contact type image sensor will be described.
第６，４図において、１０２，１０４はイメージセンサ
チップ、１０６はパッド、１０７はフォトセンサアレイ
、１０８は走査回路、１０９は補助切断線である。本実
施例においてはＭＯＳ型のイメージセンサチップを例と
して説明する。１０６Ｄはビデオ出力端子であり、イメ
ージセンサチップを補助切断線１０９で切断してイメー
ジセンサチップ同志を接続する場合にビデオ信号の接続
に用いるっ１０６Ｆはビデオ出力端子であり、補助切断
線１０９を切断しない場合に用いる。In FIGS. 6 and 4, 102 and 104 are image sensor chips, 106 is a pad, 107 is a photosensor array, 108 is a scanning circuit, and 109 is an auxiliary cutting line. In this embodiment, a MOS type image sensor chip will be explained as an example. 106D is a video output terminal, which is used to connect video signals when the image sensor chips are cut at the auxiliary cutting line 109 and connected to each other. 106F is a video output terminal, which is used to cut the auxiliary cutting line 109. Used when not.
１０６Ｅはスタートパルスまたはエンドパルス端子であ
る。１０６ＧはＭ助切断線でイメージセンサチップを切
断した場合に用いる補助パッドである。イメージセンサ
チップ１０２と１０４の違いは補助バッド１０６Ｇが有
るか、無いかである。106E is a start pulse or end pulse terminal. 106G is an auxiliary pad used when cutting the image sensor chip along the M auxiliary cutting line. The difference between the image sensor chips 102 and 104 is whether or not they have an auxiliary pad 106G.
さらに詳しくは、補助パッド１０６Ｇが有るイメージセ
ンサチップ１０４の方がチップ幅が大きい。More specifically, the image sensor chip 104 with the auxiliary pad 106G has a larger chip width.
フォトセンサアレイ１０７は補助切断１１０９（７）近
くまで配置され、補助切断線１０９で切断してイメージ
センサチップ同志を接続できるようにしている◇走査回
路１０８はパッド１０６Ｅ等を配置するために、フォト
センサアレイ１０７よりも長さが短い。The photo sensor array 107 is placed close to the auxiliary cutting line 1109 (7) so that the image sensor chips can be connected to each other by cutting along the auxiliary cutting line 109. It is shorter in length than the sensor array 107.
第１図において１〜９は入力端子、１０１は基板、１０
２Ａ、１０２Ｂはイメージセンサチップ、＋０３Ａ、１
０３Ｂはクロック配線である。基板１０１はたとえばガ
ラスのような透明基板に厚膜印刷で配線パターン１０３
を形成したものである。In FIG. 1, 1 to 9 are input terminals, 101 is a board, and 10
2A, 102B are image sensor chips, +03A, 1
03B is a clock wiring. The substrate 101 is a transparent substrate such as glass, and a wiring pattern 103 is formed by thick film printing.
was formed.
イメージセンサチップ１０２Ａ、１０２Ｂはイメージセ
ンサチップ１０２の左右の補助切断１１１ｒ１゜９でそ
れぞれ片側だけ切断したものである。イメージセンサチ
ップ１０２Ａ、１０２Ｂは基板１０１に固定され、ボン
デイングリイヤ１０５で′ｊ（ｉ気的に接続される。入
力端子１，９はシールド、１０３Ｃはシールド配線、入
力端子２はスタートバルス、１０３Ｅはスタートパルス
配線、入力端子３は正相クロック・１０３Ａは正相クロ
ック配線、入力端子４は逆相クロック、１０３Ｂは逆相
クロック配線、入力端子５，６．７は電極、入力端子８
はビデオ出力である。第１図のような実装方法で間誼と
なるのはイメージセンサチップ上のビデオ出力配線への
クロックの飛び込みである。The image sensor chips 102A and 102B are obtained by cutting only one side of the image sensor chip 102 at the left and right auxiliary cuts 111r1°9. The image sensor chips 102A and 102B are fixed to the substrate 101 and are electrically connected by a bonding ear 105. Input terminals 1 and 9 are shielded, 103C is a shield wiring, input terminal 2 is a start pulse, 103E is start pulse wiring, input terminal 3 is positive phase clock, 103A is positive phase clock wiring, input terminal 4 is negative phase clock, 103B is negative phase clock wiring, input terminals 5, 6.7 are electrodes, input terminal 8
is the video output. The problem with the mounting method shown in FIG. 1 is that the clock is input to the video output wiring on the image sensor chip.
そこで本実施例においては第１図に示すように・イメー
ジセンサチップＩ Ｑ２Ａ側ではイメージセンサチップ
に近い側から逆相、正相、逆相と、イメージセンサチッ
プ１０２Ｂ側では正相、逆相、正相とクロック配置ｉ［
１０３Ａ、１０３Ｂを配線して、ビデオ出力配線へのク
ロックの正相と逆相の飛び込みのバランスを取っている
。平面的に配線パターンが構成できるので１層配線で良
い。入力端子が１ケ所に集中されている。補助パッド１
０６Ｇが不要なので、イメージセンサチップ幅が小さい
。In this embodiment, as shown in FIG. Positive phase and clock arrangement i[
103A and 103B are wired to balance the positive phase and negative phase input of the clock to the video output wiring. Since the wiring pattern can be configured in a two-dimensional manner, only one layer of wiring is required. Input terminals are concentrated in one place. Auxiliary pad 1
Since 06G is not required, the image sensor chip width is small.
第２図において、１０４Ａ、１０４Ｂはイメージセンサ
チップである。イメージセンサチップ１０４Ａ、１０４
Ｂは、イメージセンサチップ１０４の左右の補助切断線
１０９でそれぞれ片側だけ切断したものである。イメー
ジセンサチップ１０４Ｂはイメージセンサチップ１０４
Ａを介して電気的に接続される。第１図の実施例に比較
して、補助パッド１０６Ｇが必要なので、イメージセン
サチップの幅が大きい、また、補助バンド１０６Ｇ間の
配線パターン１０３が短いので、基板１０１の幅が小さ
い。In FIG. 2, 104A and 104B are image sensor chips. Image sensor chips 104A, 104
In B, only one side of the image sensor chip 104 is cut along the left and right auxiliary cutting lines 109. The image sensor chip 104B is the image sensor chip 104
It is electrically connected via A. Compared to the embodiment shown in FIG. 1, the width of the image sensor chip is larger because the auxiliary pad 106G is required, and the width of the substrate 101 is smaller because the wiring pattern 103 between the auxiliary bands 106G is shorter.
第５図において、イメージセンサチップ１０４Ｃ’、
１０４ Ｄは、イメージセンサチップ１０４の左右の補
助切断線１０９でそれぞれ両側切断したものである。第
５図に明らかなように、第１図。In FIG. 5, the image sensor chip 104C',
104D is a cut on both sides of the image sensor chip 104 along the left and right auxiliary cutting lines 109, respectively. As is evident in FIG.
第２図の方式を台用したものである。多数のイメージセ
ンサチップを接続する場合に配線の抵抗が下がって効果
的である。This is a version of the system shown in Figure 2. This is effective when connecting a large number of image sensor chips because the wiring resistance is reduced.
以上の述べたように本発明によれば次のような効果を有
する。As described above, the present invention has the following effects.
（１）入力端子群を１ケ所に集中して配置するので、周
辺回路との接続が容易になり実装コストが下がる０
（２）イメージセンサチップ群の長軸方向の両端から接
続するのでイメージセンサチップの幅を小さくすること
ができ、イメージセンサチップのコストが下がる。また
、クロックのダミー配線パターンを設けることによって
、密着型イメージセンサのダイナミックレンジが減少し
ない。(1) Since the input terminal group is concentrated in one place, connection with peripheral circuits is easy and the mounting cost is reduced. (2) Since the image sensor chip group is connected from both ends of the long axis direction, the image sensor The width of the chip can be reduced, reducing the cost of the image sensor chip. Further, by providing a dummy wiring pattern for the clock, the dynamic range of the contact type image sensor is not reduced.
（３１隣接スるイメージセンサチップの接続端の周辺か
ら基板の配線パターンを介して接続するので・基板上の
配線面積が減らせて、基板を小さくでき、小型、軽量化
、コストが下がるという効果を有する０(31) Since the connection is made from the periphery of the connection end of the adjacent image sensor chip through the wiring pattern of the board, the wiring area on the board can be reduced, making the board smaller, resulting in smaller size, lighter weight, and lower cost. have 0
第１．２．ｓｗは本発明の密着型イメージセンサの一実
施例を示す実装平面図である。
第３，４図は本発明の密着型イメージセンサの一実施例
に用いるイメージセンサチップの平面図である。
１〜９は入力端子、
１０１は基板、
１０２Ａ、Ｂはイメージセンサチップ、１０３は配線パ
ターン、
１０３Ａ、Ｂはクロック配線、
１０４Ａ、Ｂはイメージセンサチップである〇以 上Section 1.2. sw is a mounting plan view showing an embodiment of the contact type image sensor of the present invention. 3 and 4 are plan views of an image sensor chip used in an embodiment of the contact type image sensor of the present invention. 1 to 9 are input terminals, 101 is a board, 102A and B are image sensor chips, 103 is a wiring pattern, 103A and B are clock wirings, and 104A and B are image sensor chips.
Claims (3)
装して構成される密着型イメージセンサにおいて、入力
端子群は１ヶ所に集中して配置されることを特徴とする
密着型イメージセンサ。(1) A contact type image sensor configured by mounting a plurality of image sensor chips on another substrate, in which a group of input terminals are arranged in a concentrated manner in one place.
板の配線パターンを介して接続し、加えて、クロック配
線においては、イメージセンサチップ群の長軸方向の一
端から正相クロックのダミー配線を、他の一端からは逆
相クロックのダミー配線を、それぞれ基板の中央まで設
けたことを特徴とする特許請求の範囲第１項記載の密着
型イメージセンサ。(2) Connect from both ends of the image sensor chip group in the long axis direction via the wiring pattern of the board, and in addition, for clock wiring, connect dummy wiring for the positive phase clock from one end of the image sensor chip group in the long axis direction. 2. The contact type image sensor according to claim 1, wherein dummy wiring for reverse phase clocks is provided from the other end to the center of the substrate.
ら基板の配線パターンを介して接続したことを特徴とす
る特許請求の範囲第１項記載の密着型イメージセンサ。(3) The contact type image sensor according to claim 1, wherein the connection is made from the periphery of the connection end of adjacent image sensor chips through a wiring pattern of the substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283774A JPH0746719B2 (en) | 1985-12-17 | 1985-12-17 | Contact image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60283774A JPH0746719B2 (en) | 1985-12-17 | 1985-12-17 | Contact image sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62142349A true JPS62142349A (en) | 1987-06-25 |
| JPH0746719B2 JPH0746719B2 (en) | 1995-05-17 |
Family
ID=17669946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60283774A Expired - Fee Related JPH0746719B2 (en) | 1985-12-17 | 1985-12-17 | Contact image sensor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0746719B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013055242A (en) * | 2011-09-05 | 2013-03-21 | Hamamatsu Photonics Kk | Solid-state imaging element and mounting structure for the same |
| US9053997B2 (en) | 2012-01-18 | 2015-06-09 | Canon Kabushiki Kaisha | Solid-state image sensor, method of manufacturing the same, and camera with dummy patterns |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063957A (en) * | 1983-09-17 | 1985-04-12 | Toshiba Corp | Image sensor |
-
1985
- 1985-12-17 JP JP60283774A patent/JPH0746719B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6063957A (en) * | 1983-09-17 | 1985-04-12 | Toshiba Corp | Image sensor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013055242A (en) * | 2011-09-05 | 2013-03-21 | Hamamatsu Photonics Kk | Solid-state imaging element and mounting structure for the same |
| US9583526B2 (en) | 2011-09-05 | 2017-02-28 | Hamamatsu Photonics K.K. | Solid-state image pickup element and solid-state image pickup element mounting structure |
| US9053997B2 (en) | 2012-01-18 | 2015-06-09 | Canon Kabushiki Kaisha | Solid-state image sensor, method of manufacturing the same, and camera with dummy patterns |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0746719B2 (en) | 1995-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS64822B2 (en) | ||
| JPS6344759A (en) | Photoelectric conversion device | |
| JPS62142349A (en) | Contact type image sensor | |
| US5923091A (en) | Bonded semiconductor integrated circuit device | |
| JPS60218870A (en) | Photosensor array | |
| JPS5957563A (en) | Solid-state linear image sensor | |
| JPH07106523A (en) | Semiconductor element and its manufacturing method | |
| JPH0618385Y2 (en) | Display device | |
| JPS63208252A (en) | Package for semiconductor device | |
| JP2000022079A (en) | Semiconductor integrated circuit | |
| JPS629654A (en) | Mounting package for ic device | |
| JPS60218968A (en) | Optical reader | |
| JPS62191161A (en) | Thermal recording head | |
| JPS60134462A (en) | Integrated semiconductor logic circuit device | |
| JPH06350025A (en) | Semiconductor device | |
| JPH05190674A (en) | Semiconductor integrated circuit device | |
| JPH04188865A (en) | Semiconductor integrated circuit | |
| JPS62179735A (en) | Electronic circuit chip | |
| JPS60218967A (en) | Optical reader | |
| JPS62183155A (en) | Semiconductor integrated circuit | |
| JPH02117075A (en) | Hybrid integrated circuit | |
| JPH02192155A (en) | Semiconductor device | |
| JPS63312670A (en) | One-dimensional image sensor | |
| JP2003179177A (en) | Bga multilayer semiconductor module | |
| JPH03239284A (en) | Display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |