JPS6214195A - Aging of el panel - Google Patents

Aging of el panel

Info

Publication number
JPS6214195A
JPS6214195A JP15286585A JP15286585A JPS6214195A JP S6214195 A JPS6214195 A JP S6214195A JP 15286585 A JP15286585 A JP 15286585A JP 15286585 A JP15286585 A JP 15286585A JP S6214195 A JPS6214195 A JP S6214195A
Authority
JP
Japan
Prior art keywords
panel
circuit
pulse
aging
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15286585A
Other languages
Japanese (ja)
Inventor
高原 和博
哲也 小林
片山 良志郎
佐藤 精威
泰史 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15286585A priority Critical patent/JPS6214195A/en
Publication of JPS6214195A publication Critical patent/JPS6214195A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔概要〕 マトリックス電極が配列された表示パネルの製造に係り
、パネル内の絶縁破壊を最小限度に抑止して、該パネル
特性の安定化を図るエージング方法について提示するも
のである。
[Detailed Description of the Invention] [Summary] This invention presents an aging method for manufacturing a display panel in which matrix electrodes are arranged, minimizing dielectric breakdown within the panel and stabilizing the panel characteristics. It is.

〔産業上の利用分野〕[Industrial application field]

本発明は表示パネルに適用されるEL (Electr
o−1uminescence)パネルのエージング方
法に関する。
The present invention is applied to display panels.
o-luminescence) panel aging method.

パネル基板上に透明電極、誘電体1発光層、及び背面電
極を形成せる例えばマトリックス構成EL表示パネルの
製造において、パネル面内配列になる無数の発光セルに
対してエージング処理をするのが一般的である。
For example, in the manufacture of matrix-structured EL display panels in which a transparent electrode, a dielectric light-emitting layer, and a back electrode are formed on a panel substrate, it is common to perform an aging treatment on the countless light-emitting cells arranged in the panel plane. It is.

係るエージング処理時、特に絶縁破壊などが生じた際、
破壊による電極損傷を最小限度に抑えることが不可欠と
なる。
During such aging treatment, especially when dielectric breakdown occurs,
It is essential to minimize electrode damage due to fracture.

〔従来の技術〕[Conventional technology]

第6図は透明基板上に薫着等の手段により電極。 Figure 6 shows electrodes formed on a transparent substrate by means such as smoke deposition.

発光層、誘電体層、などを積層する薄膜ELパネル部分
的断面図である。図に従ってパネルの一構成例を説明す
る。
1 is a partial cross-sectional view of a thin film EL panel in which a light emitting layer, a dielectric layer, etc. are laminated. An example of a panel configuration will be explained according to the drawings.

ガラス基板1には、マトリックス回路構成の一方電極(
例えばX電極)として導電性ITOv電極2が°形成さ
れる。ITO膜電極2の表面は誘電体層3と1発光層4
.更に発光層の上に誘電体層5゜を順次積層した後、光
反射率の大きい他方のY電極6が被着される。
The glass substrate 1 has one electrode (
For example, a conductive ITOv electrode 2 is formed as an X electrode). The surface of the ITO film electrode 2 has a dielectric layer 3 and a light emitting layer 4.
.. Furthermore, after dielectric layers 5° are sequentially laminated on the light emitting layer, the other Y electrode 6 having a high light reflectance is deposited.

前記構成になるパネル組立が完了した基板はパネル特性
を安定化するためXとY電極間に例えば。
In order to stabilize the panel characteristics, the board with the above-mentioned panel assembly has been assembled, for example, between the X and Y electrodes.

1(1011zの交流パルス電圧を1(10〜2(10
時間にわたり印加してエージングがされる。
1(1011z AC pulse voltage 1(10~2(10
Aging is performed by applying the voltage over a period of time.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、前記エージング処理中において、誘電体層3
及び5に例えば、ピンホールなどによる層欠陥があった
とすれば、誘電体層の絶縁破壊が電極損傷となる。更に
、絶縁破壊の状態のままパルス電圧を印加し続けると、
欠陥周辺部の温度が上昇し電極1員傷は印加電力に比例
して大きい痕跡となり、逐には電極の断線に発展するこ
ととなり。
By the way, during the aging process, the dielectric layer 3
For example, if there is a layer defect due to a pinhole or the like in 5 and 5, dielectric breakdown of the dielectric layer will cause electrode damage. Furthermore, if the pulse voltage is continued to be applied while the dielectric breakdown occurs,
As the temperature around the defect increases, the damage to one electrode becomes a larger trace in proportion to the applied power, which eventually develops into electrode disconnection.

ディスプレイパネルとして致命的欠陥に繋がると云う問
題がある。
There is a problem in that it can lead to fatal defects as a display panel.

又、印加電圧のパルス幅を狭くして破壊痕跡を小さくし
ようとしても周期、1(1011zで連続的に印加され
るため破壊が連続的に起ごり痕跡が拡大することが屡で
ある。
Further, even if an attempt is made to reduce the trace of destruction by narrowing the pulse width of the applied voltage, the voltage is applied continuously at a period of 1 (1011z), so destruction often occurs continuously and the trace expands.

〔問題点を解決するための手段] 第1図は、前記エージング処理時における絶縁破壊によ
るパネル損傷を最小に抑えるため設けられた本発明の絶
縁破壊検出回路と該検出回路の出力により表示パネルの
駆動を一定時間停止させるものである。
[Means for Solving the Problems] FIG. 1 shows the dielectric breakdown detection circuit of the present invention, which is provided to minimize panel damage due to dielectric breakdown during the aging process, and how the display panel is operated by the output of the detection circuit. This stops the drive for a certain period of time.

表示パネル】Oの絶縁破壊を検出する回路12または1
4は、共に該パネルに印加される高圧パルス波形に発生
する歪を、コンパレータで検知するようにしたものであ
る。
Display panel] Circuit 12 or 1 for detecting dielectric breakdown of O
4 is designed to detect distortion occurring in the high-voltage pulse waveform applied to the panel using a comparator.

そして前記コンパレータ12または14の出力19また
は20によってワンショットマルチハイブレーク回路2
4を起動せしめて、複数のタイミングパルス発生回路2
1と22を一定時間停止させ該時間経過後。
The output 19 or 20 of the comparator 12 or 14 determines the one shot multi-high break circuit 2.
4, the plurality of timing pulse generation circuits 2
1 and 22 are stopped for a certain period of time, and after that period of time has elapsed.

再び前記パルス発生回路21と22を動作させるもので
ある。
The pulse generating circuits 21 and 22 are operated again.

〔作 用〕[For production]

前記Et、パネルのエージング手段は、前記交流パルス
による絶縁破壊の有無を常時、コンパレータ12または
14により監視させるものである。
The Et panel aging means is such that the comparator 12 or 14 constantly monitors the presence or absence of dielectric breakdown due to the alternating current pulse.

絶縁破壊時は、パルス波形が歪んで例えば第2図回路中
に示される波形17となることから、これを基準側のパ
ルス波形18と比較して検出、該検出出力19 (また
は20)を用いて、論理和素子23を介してワンショッ
トマルチハイブレーク24 (図中、O/Sと記された
回路素子)を起動させる。
At the time of dielectric breakdown, the pulse waveform is distorted and becomes, for example, the waveform 17 shown in the circuit in Figure 2, so this is detected by comparing it with the pulse waveform 18 on the reference side, and the detection output 19 (or 20) is used. Then, the one-shot multi-high break 24 (circuit element labeled O/S in the figure) is activated via the OR element 23.

かくして、破壊発生の初期、0/S素子内部の回路定数
で決まる一定時間、タイミングパルス発生回路を停止さ
せる制御が可能となり、欠陥周辺部の熱的上昇を抑えパ
ネル欠陥部の破壊損傷を最小限に抑止しうる。
In this way, it is possible to control the timing pulse generation circuit to stop for a certain period of time determined by the circuit constants inside the 0/S element at the beginning of the failure, thereby suppressing the thermal rise in the area around the defect and minimizing the damage caused by the failure in the panel defect. can be suppressed.

〔実施例〕〔Example〕

以下1本発明エージング方法実施例を示す第1図乃至第
3図に従って本発明の詳細な説明する。
The present invention will be described in detail below with reference to FIGS. 1 to 3 showing an embodiment of the aging method of the present invention.

第1図は不発1ガエージング手段を説明する回路実施例
図、第2図は前回の破壊検出要部手段を説明する図、及
び第3図は前記破壊検出に続いてタイミング発生回路を
一定時間(′r)停止させる動作波形タイミング図であ
る。
Fig. 1 is a circuit embodiment diagram explaining the misfire 1 gaaging means, Fig. 2 is a diagram explaining the main part means for detecting the previous destruction, and Fig. 3 shows the timing generation circuit for a certain period of time following the destruction detection. ('r) is an operation waveform timing diagram for stopping.

第1図図中1回路構成要部の符号は次の通り。The reference numerals for the main parts of one circuit in FIG. 1 are as follows.

CLKはパネル駆動用の共通タイミング発生回路。CLK is a common timing generation circuit for panel drive.

P (Xe)はパネルのX側電極2を駆動する高圧パル
スXeのタイミング発生回路21.  P (Ye)は
同パネルのY側電極5を駆動する高圧パルスYeのタイ
ミング発生回路22である。
P (Xe) is a timing generation circuit 21 for the high voltage pulse Xe that drives the X side electrode 2 of the panel. P (Ye) is a timing generation circuit 22 for a high-voltage pulse Ye that drives the Y-side electrode 5 of the same panel.

P (Xr)は破壊検出手段に使用するX(!!lI基
準パルスXrの発生回路、  P (Yr)は破壊検出
手段に使用するY側基単パルスYrの発生回路である。
P (Xr) is a generation circuit for the X (!I reference pulse Xr) used in the destruction detection means, and P (Yr) is a generation circuit for the Y side group single pulse Yr used in the destruction detection means.

前記X (!1.!I電橿(またはY (ljll電極
)に印加する高圧パルスXe (またはYe)は、パネ
ルドライバ回路11(または13)を介してELパネル
10に供給される。
The high voltage pulse Xe (or Ye) applied to the X (!1.!I electric pole (or Y (ljll electrode)) is supplied to the EL panel 10 via the panel driver circuit 11 (or 13).

前記パネルドライバ回路11(または13)のXeパル
スまたはYeパルスは、それぞれ対応する比較基準パル
スXrとYrと共に、それぞれXコンパレータ12、−
及びYコンパレータ14に入力される。
The Xe pulse or Ye pulse of the panel driver circuit 11 (or 13), together with the corresponding comparison reference pulses Xr and Yr, respectively, are sent to the X comparators 12, -
and is input to the Y comparator 14.

又1図中10/Sと記す回路素子24はワンショットマ
ルチハイブレークである。該回路素子24は。
Further, the circuit element 24 marked 10/S in FIG. 1 is a one-shot multi-high break. The circuit element 24 is.

前記X、  Yコンパレータ12.14の何れか側から
のリセットパルス19または20で動作するように論理
和素子23が挿入される。
An OR element 23 is inserted so as to be operated by the reset pulse 19 or 20 from either side of the X, Y comparators 12, 14.

パネル10印加のYe高圧パルス波形は、常時、破壊検
出のため設けられた基準パルスYrにより監視され、も
しkTh!破壊等の異常があれば、パネルlO内の該当
電極に印加される高圧ドライバパルスYeの波形が歪む
ことから、該歪みをコンパレータ14で検出する。そし
て前記検出のコンパレータ14からはりセントパルス2
0が出力される。
The Ye high voltage pulse waveform applied to the panel 10 is constantly monitored by a reference pulse Yr provided for destruction detection, and if kTh! If there is an abnormality such as destruction, the waveform of the high-voltage driver pulse Ye applied to the corresponding electrode in the panel IO will be distorted, and the comparator 14 will detect this distortion. Then, the cent pulse 2 is output from the detection comparator 14.
0 is output.

第2図は、絶縁破壊により、X側の高圧パルスXeと、
 Xeと比較する基準パルスXr、相互のコンパレータ
12の入力波形17及び18の違いを図式的に示し、こ
れからX側リセットパルス19が出される前記破壊検出
要部回路図である。
Figure 2 shows that due to dielectric breakdown, the high voltage pulse Xe on the X side,
It is a circuit diagram of the main part of the destruction detection, from which the X-side reset pulse 19 is issued, schematically showing the reference pulse Xr to be compared with Xe and the difference between the input waveforms 17 and 18 of the mutual comparators 12.

同図コンパレータ12の比較パルスXeとXrそれぞれ
は、直列容量からなる入力端子の分割回路15と16が
設けられる。
Comparison pulses Xe and Xr of the comparator 12 in the figure are provided with input terminal dividing circuits 15 and 16 made of series capacitors, respectively.

前記X側すセントパルス19出力により起動されたO/
S回路素子24は、該素子の回路定数で決まるある時間
(第3図の最下段に示す”P停止”信号のT時間)、複
数のタイミングパルス発生回路P (Xe)とP (Y
e)に対してその動作を停止させる。従って、バ♀ル駆
動のそれぞれの高圧ドライバパルスXeとYeも断状態
となる。
O/ activated by the X side cent pulse 19 output.
The S circuit element 24 operates a plurality of timing pulse generating circuits P (Xe) and P (Y
e) to stop its operation. Therefore, the high voltage driver pulses Xe and Ye for driving the valve are also turned off.

このようにELパネルの絶縁破壊検出と該検出後におけ
るタイミングパルス発生回路を停止せしめる本発明の主
要回路部の動作タイミング波形は第3図に示される。
FIG. 3 shows the operation timing waveforms of the main circuit section of the present invention which detects the dielectric breakdown of the EL panel and stops the timing pulse generation circuit after the detection.

更に、第4図は、一定時間Tの間、前記”P停止”をな
すパネル駆動波形が示される。
Further, FIG. 4 shows a panel drive waveform that makes the "P stop" mentioned above for a certain period of time T.

第5図falは従来のエージング駆動電源回路によるE
しパネルのセル部の電極損傷、及びtb1図は本発明の
エージング駆動電源回路による表示セルの電極損傷3相
互の比較をしたセル正面図である。
Fig. 5 fal shows E by the conventional aging drive power supply circuit.
Figure tb1 is a cell front view comparing electrode damage in the cell portion of the panel and electrode damage 3 of the display cell caused by the aging drive power supply circuit of the present invention.

前記実施例では、パネルの絶縁破壊時における電圧波形
の歪を検出する例を示したが、これは破壊時の電流波形
で検出することも可能である。
In the embodiment described above, an example was shown in which distortion of the voltage waveform at the time of dielectric breakdown of the panel is detected, but this can also be detected using the current waveform at the time of breakdown.

(発明の効果〕 以上説明のように本発明のエージング駆動電源回路によ
れば、 ELパネルの絶縁破壊によるパネル電極の損傷
が最小限に抑えられることとなり、結果的には該パネル
の破壊に対して信頼性の高いエージング処理が施行され
ることとなる。
(Effects of the Invention) As explained above, according to the aging drive power supply circuit of the present invention, damage to the panel electrodes due to dielectric breakdown of the EL panel can be minimized, and as a result, damage to the panel can be prevented. Therefore, highly reliable aging treatment will be performed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のエージング回路実施例図。 第2図は前回の破壊検出要部手段を説明する図。 第3図は絶縁破壊検出とパネル駆動停止する動作波形の
タイミング図。 第4図はP停止時のパネル駆動波形図。 第5図(alと(b)はそれぞれ表示セルの電極損傷を
比較するセル正面図。 第6図はELパネルの断面図である。 図中、10は表示パネル。 12と14は絶縁破壊を検出する回路。 19と20はそれぞれ検出回路12.14の出力。
FIG. 1 is a diagram showing an embodiment of the aging circuit of the present invention. FIG. 2 is a diagram illustrating the main part means for detecting previous destruction. FIG. 3 is a timing chart of operation waveforms for detecting dielectric breakdown and stopping panel drive. FIG. 4 is a panel drive waveform diagram when P is stopped. Figure 5 (al) and (b) are cell front views comparing the electrode damage of the display cells. Figure 6 is a cross-sectional view of the EL panel. In the figure, 10 is the display panel. 12 and 14 are the cell front views comparing the electrode damage of the display cells. Detection circuit. 19 and 20 are outputs of detection circuits 12 and 14, respectively.

Claims (1)

【特許請求の範囲】 表示パネル(10)の絶縁破壊を検出する回路(12)
〔または(14)〕と、前記検出回路(12)〔または
(14)〕の出力(19)〔または(20)〕によって
表示パネル(10)を駆動する複数のタイミングパルス
発生回路(21)と(22)の出力信号を一定時間停止
せしめる回路(24)、を備えてなすことを特徴とする
ELパネルのエージング方法。
[Claims] Circuit (12) for detecting dielectric breakdown of display panel (10)
[or (14)] and a plurality of timing pulse generation circuits (21) that drive the display panel (10) by the output (19) [or (20)] of the detection circuit (12) [or (14)]; A method for aging an EL panel, comprising: a circuit (24) for stopping the output signal of (22) for a certain period of time.
JP15286585A 1985-07-11 1985-07-11 Aging of el panel Pending JPS6214195A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15286585A JPS6214195A (en) 1985-07-11 1985-07-11 Aging of el panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15286585A JPS6214195A (en) 1985-07-11 1985-07-11 Aging of el panel

Publications (1)

Publication Number Publication Date
JPS6214195A true JPS6214195A (en) 1987-01-22

Family

ID=15549807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15286585A Pending JPS6214195A (en) 1985-07-11 1985-07-11 Aging of el panel

Country Status (1)

Country Link
JP (1) JPS6214195A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10501446B2 (en) 2003-07-01 2019-12-10 Transitions Optical, Inc. Photochromic compounds

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10501446B2 (en) 2003-07-01 2019-12-10 Transitions Optical, Inc. Photochromic compounds
US10532998B2 (en) 2003-07-01 2020-01-14 Transitions Optical, Inc. Photochromic compounds
US10532997B2 (en) 2003-07-01 2020-01-14 Transitions Optical, Inc. Photochromic compounds

Similar Documents

Publication Publication Date Title
EP2257122B1 (en) Light emitting device
US6356017B1 (en) Method of driving a plasma display panel with improved luminescence efficiency
KR100292190B1 (en) Method of driving discharge tube for display
JPS6214195A (en) Aging of el panel
JPS61267799A (en) Display unit
US9196875B2 (en) Manufacturing method for organic EL lighting device
JPS61248092A (en) Driving of el panel
JP2728567B2 (en) Aging method of EL panel
JPH0460316B2 (en)
CN1121673C (en) Plasma display with low start voltage and its start method
KR100554415B1 (en) Driving Apparatus For Plasma Display Panel
JP2005310659A (en) Manufacturing method for organic el panel
US9741933B2 (en) Method for repairing organic EL element, method for manufacturing organic EL panel, and light-emitting device
JPS61114493A (en) Aging for thin film electroluminescence panel
JP2006092886A (en) Manufacturing method of organic el element
JPH05135874A (en) Aging method for matrix thin film el panel
JPS62206590A (en) Display unit
CN100385598C (en) Plasma display panel and plasma display device
JPH01309095A (en) Display device
RU2242820C1 (en) Gas panel
KR20050076465A (en) Plasma display panel
JPH01232396A (en) Display device
JPH077244B2 (en) Display device protection circuit
JPH05265395A (en) Control device for plasma display
JPS63216295A (en) Thin film el device