JPS62131759A - Controller for switching power source - Google Patents

Controller for switching power source

Info

Publication number
JPS62131759A
JPS62131759A JP27053185A JP27053185A JPS62131759A JP S62131759 A JPS62131759 A JP S62131759A JP 27053185 A JP27053185 A JP 27053185A JP 27053185 A JP27053185 A JP 27053185A JP S62131759 A JPS62131759 A JP S62131759A
Authority
JP
Japan
Prior art keywords
signal
output
comparator
voltage
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27053185A
Other languages
Japanese (ja)
Other versions
JPH0517787B2 (en
Inventor
Haruki Yamashita
山下 治樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP27053185A priority Critical patent/JPS62131759A/en
Publication of JPS62131759A publication Critical patent/JPS62131759A/en
Publication of JPH0517787B2 publication Critical patent/JPH0517787B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To protect against a malfunction by generating a time signal in response to the level of an output signal of a comparator for comparing a DC output signal with an external control signal, and outputting an interruption signal when the time signal becomes a predetermined level. CONSTITUTION:A triangular signal from an oscillator 41 and an output voltage of an output voltage control amplifier 43 are compared by a comparator 42, its output is applied through an AND gate 23 to a switch transistor 46, which is turned ON, OFF. When becoming a malfunction state by an overload, the output voltage of the amplifier 43 drops the output voltage of a voltage comparator 13 becomes a low level, and a transistor 15 is turned OFF. Accordingly, a capacitor C is charged, when this charged voltage becomes a predetermined value, a flip-flop 21 is reset, and a gating operation of the gate 23 is inhibited.

Description

【発明の詳細な説明】 11より上皿差! 本発明は、スイッチング電源用制御回路に関し、特に、
異常動作に伴う過負荷からスイッチング制御素子等を保
護することができるスイッチング電源用制御回路に関す
るものである。
[Detailed description of the invention] Better than 11! The present invention relates to a control circuit for a switching power supply, and in particular,
The present invention relates to a control circuit for a switching power supply that can protect switching control elements and the like from overload caused by abnormal operation.

スイッチングレギュレータは低消費電力のために電源装
置として多用されている。しかし、実際の使用にあって
は、電源電圧を供給すべき負荷に異常が発生したりする
ことがあるので、かかる状態から特にスイッチング制御
用素子の破損を防止する必要がある。
Switching regulators are often used as power supplies due to their low power consumption. However, in actual use, an abnormality may occur in the load to which the power supply voltage is to be supplied, so it is necessary to prevent damage to the switching control element from such a situation.

従来の技術 そのような保護を講じたスイッチング電源用制御回路の
従来例として第4図に示すようなものがあった。これを
ステップダウン形スイッチング電源に適用した例を第5
図に示す。
BACKGROUND ART A conventional example of a control circuit for a switching power supply that provides such protection is shown in FIG. An example of applying this to a step-down switching power supply is shown in Section 5.
As shown in the figure.

第4図および第5図において、従来のスイッチング電源
用制御回路40は、発振器(O3C)41゜パルス幅制
御コンパレータ42、出力電圧制御用増幅器43、過電
流保護用増幅器44、電圧加算器45および出力トラン
ジスタ46が図示する如く接続されて成っている。
4 and 5, a conventional switching power supply control circuit 40 includes an oscillator (O3C) 41° pulse width control comparator 42, an output voltage control amplifier 43, an overcurrent protection amplifier 44, a voltage adder 45, and Output transistors 46 are connected as shown.

制御回路40の出力端子47から出力されるスイッチン
グ制御電圧V c ONをスイッチングトランジスタ5
1のベースに供給することにより、当該トランジスタ5
1がオン、オフし、入力電圧Vl11が断続される。こ
の断続電圧は、フライホイールダイオード53を介して
送られチョークコイル55およびコンデンサ57によっ
て平滑される。従って、両出力端子59ou−および5
9GN+1には安定化された直流出力電圧V。uTが生
じ、負荷61に供給される。
The switching control voltage V c ON output from the output terminal 47 of the control circuit 40 is applied to the switching transistor 5
1 by supplying the base of the transistor 5
1 is turned on and off, and the input voltage Vl11 is interrupted. This intermittent voltage is sent via flywheel diode 53 and smoothed by choke coil 55 and capacitor 57. Therefore, both output terminals 59ou- and 59ou-
9GN+1 has a stabilized DC output voltage V. uT is generated and supplied to the load 61.

いま、例えば負荷61に異常が生じて短絡したものとす
ると、出力電流■。U□が増大してしまう。
For example, if an abnormality occurs in the load 61 and it is short-circuited, the output current will be ■. U□ increases.

ただ、この出力電源I outは電流検出用抵抗器63
に流れているので、その両端に生じる電圧降下が過電流
保護用増幅器44に印加されている。その反転入力端子
65の電位が非反転入力端子67よりも低下すると、当
該増幅器44の出力電圧V44は上昇する。
However, this output power supply I out is connected to the current detection resistor 63.
The voltage drop that occurs across the current is applied to the overcurrent protection amplifier 44. When the potential of the inverting input terminal 65 becomes lower than that of the non-inverting input terminal 67, the output voltage V44 of the amplifier 44 increases.

一方、出力電圧制御用増幅器43は、安定化出力電圧■
。、Tと基準電圧■、との差電圧の増幅出力電圧V43
を発生している。電圧加算器45により、この出力電圧
V 43に増幅器44の出力電圧V s 4が加算され
て得られる加算出力電圧V a sは、上昇することに
なる。この出力電圧V45はコンパレータ42の反転入
力端子に供給されているので、当該コンパレータ42の
出力電圧のパルス幅は短くなる。それにより、スイッチ
ング制御電圧V c 011のバルスデニーティ比が小
さくなり、スイッチングトランジスタ51のオン期間が
短くなる。その結果、安定化出力電圧■。LITが低下
することとなり、過電流に対する保護機能が発揮される
On the other hand, the output voltage control amplifier 43 controls the stabilized output voltage
. , T and reference voltage ■, amplified output voltage V43
is occurring. The voltage adder 45 adds the output voltage V s 4 of the amplifier 44 to the output voltage V 43 to thereby increase the added output voltage V a s. Since this output voltage V45 is supplied to the inverting input terminal of the comparator 42, the pulse width of the output voltage of the comparator 42 becomes short. As a result, the pulse density ratio of the switching control voltage V c 011 becomes smaller, and the on period of the switching transistor 51 becomes shorter. As a result, the regulated output voltage ■. LIT will be reduced, and the protection function against overcurrent will be exhibited.

発明が解決しようとする問題点 しかしながら、上述した従来例にあっては、過電流保護
用増幅器44を用いており、そのために2つの入力端子
65および67の2端子を余分に必要とする。また、第
5図に示すような適用装置にあっても、電流検出用抵抗
器63および両調整用抵抗器69および71を外部接続
する必要がある。
Problems to be Solved by the Invention However, in the conventional example described above, the overcurrent protection amplifier 44 is used, and therefore two additional input terminals 65 and 67 are required. Further, even in the applied device as shown in FIG. 5, it is necessary to externally connect the current detection resistor 63 and both adjustment resistors 69 and 71.

更に、抵抗器63には正常時においても常時電流が流れ
ているので、その電力損失が伴うなどの問題点があった
Furthermore, since current always flows through the resistor 63 even in normal conditions, there is a problem in that power loss occurs.

本発明は、このような問題点に鑑みて為されたものであ
り、外部接続端子を多くせず且つ接続関係が簡易である
と共に、余分な電力消費のないスイッチング電源用制御
回路を提供することを目的としている。
The present invention has been made in view of these problems, and provides a control circuit for a switching power supply that does not require a large number of external connection terminals, has simple connection relationships, and does not consume excessive power. It is an object.

問題点を解決するための手段 本発明によるスイッチング電源用制御回路は、スイッチ
ング電源の直流出力信号と該直流出力信号の大きさを制
御するための外部制御信号との比較を行う信号比較器と
、その信号比較器の出力と発振器の出力信号を受けて出
力パルス信号のパルス幅を制御するパルス幅制御コンパ
レータと、前記信号比較器の出力信号の所定レベルに応
じて時間信号を発生する信号発生手段と、その時間信号
が所定レベルになると遮断信号を発生してスイッチング
制御信号供給手段に供給する遮断信号発生手段とを具備
している。
Means for Solving the Problems A control circuit for a switching power supply according to the present invention includes a signal comparator that compares a DC output signal of a switching power supply with an external control signal for controlling the magnitude of the DC output signal; a pulse width control comparator that receives the output of the signal comparator and the output signal of the oscillator to control the pulse width of the output pulse signal; and a signal generating means that generates a time signal in accordance with a predetermined level of the output signal of the signal comparator. and a cutoff signal generating means that generates a cutoff signal and supplies it to the switching control signal supply means when the time signal reaches a predetermined level.

作用 上記構成においては、パルス幅制御コンパレータにより
パルス幅制御されて得られる出力パルス信号が、スイッ
チング電源に制御パルスとして供給される。このパルス
幅制御は、スイッチング電源の直流出力信号に応じた比
較出力信号の大きさによって行われる。比較出力信号が
所定レベルとなると、時間の経過に対して信号レベルの
変化する時間信号が発生される。この時間信号が所定レ
ベルになると遮断信号が発生されて、スイッチング制御
信号供給手段において、出力パルス信号がスイッチング
電源には供給されなくなる。
Operation In the above configuration, the output pulse signal obtained by controlling the pulse width by the pulse width control comparator is supplied to the switching power supply as a control pulse. This pulse width control is performed by the magnitude of the comparison output signal corresponding to the DC output signal of the switching power supply. When the comparison output signal reaches a predetermined level, a time signal whose signal level changes over time is generated. When this time signal reaches a predetermined level, a cutoff signal is generated, and the output pulse signal is no longer supplied to the switching power supply in the switching control signal supply means.

従って、スイッチング電源への出力パルス信号の遮断に
因り、当該スイッチング電源は本来の機能を果さなくな
るので異常に対する保護が計られることとなる。
Therefore, due to the cutoff of the output pulse signal to the switching power supply, the switching power supply no longer performs its original function, so that protection against abnormalities is provided.

31男 第1図に本発明の一実施例を示す。なお、第4図に示す
従来例の部分と同−又は対応する部分には同一参照番号
を付いて、説明は省略する。ここで、最大デユーテイ設
定用の入力端子11に印加される最大デユーティ設定電
圧Vnutがコンパレータ42の別な反転入力端子およ
び電圧比較器13の反転入力端子にそれぞれ供給される
。また、この電圧比較器13の非反転入力端子には、出
力電圧制御用増幅器43の出力電圧V 43とレベルシ
フト用の電池電圧Vatとの合成電圧(V43 + V
RI )が供給される。
A 31-year-old man FIG. 1 shows an embodiment of the present invention. Note that parts that are the same as or correspond to parts of the conventional example shown in FIG. 4 are given the same reference numerals, and explanations thereof will be omitted. Here, the maximum duty setting voltage Vnut applied to the input terminal 11 for maximum duty setting is supplied to another inverting input terminal of the comparator 42 and an inverting input terminal of the voltage comparator 13, respectively. Further, the non-inverting input terminal of the voltage comparator 13 receives a composite voltage (V43 + V43) of the output voltage V43 of the output voltage control amplifier 43 and the level shift battery voltage Vat
RI) is supplied.

電圧比較器13の出力電圧V 13はトランジスタ15
のベースに印加されるようになっており、当該トランジ
スタ15のエミッタは接地され、コレクタには定電流源
17が接続されている。また、このコレクタは、コンデ
ンサCが接続されている出力端子19およびR−Sフリ
ップフロップ21のリセット入力端子Rにそれぞれ接続
されている。このフリップフロップ21のセット入力端
子Sはプルアップされており、そのQ出力信号はコンパ
レータ42の出力電圧V a 2と共にアンドゲート2
3に供給されている。その論理積出力信号である出力電
圧V23が出力トランジスタ46のベースに供給される
The output voltage V 13 of the voltage comparator 13 is the transistor 15
The emitter of the transistor 15 is grounded, and the collector is connected to a constant current source 17. Further, this collector is connected to the output terminal 19 to which the capacitor C is connected and to the reset input terminal R of the R-S flip-flop 21, respectively. The set input terminal S of this flip-flop 21 is pulled up, and its Q output signal is applied to the AND gate 2 together with the output voltage V a 2 of the comparator 42.
3. The output voltage V23, which is the AND output signal, is supplied to the base of the output transistor 46.

このように構成した本発明実施例の動作を、その各部に
おける信号波形を示す第2図(a)〜(f)を参照しな
がら以下に説明する。
The operation of the embodiment of the present invention constructed in this manner will be described below with reference to FIGS. 2(a) to 2(f) showing signal waveforms at each part thereof.

先ず通常動作を見ておく。発振器41から連続的に発生
されている三角波電圧V 41が、出力電圧制御用増幅
器43の出力電圧V43より“高”レベルをとる期間に
亘って“高”レベルとなる出力電圧V42をコンパレー
タ42は発生する(第2図(a)、(b)参照)。
First, let's look at normal operation. The comparator 42 outputs an output voltage V42 that is at a "high" level during a period in which the triangular wave voltage V41 continuously generated from the oscillator 41 is at a "higher" level than the output voltage V43 of the output voltage control amplifier 43. occurs (see FIGS. 2(a) and (b)).

従って、電圧V 42のパルス幅は電圧V s 3の大
きさによって制御される。
Therefore, the pulse width of voltage V 42 is controlled by the magnitude of voltage V s 3.

R−Sフリップフロップ21は通常セット状態になって
いるので、アンドゲート23はコンパレータ42の出力
電圧■4□をそのまま通過させるので、これが出力トラ
ンジスタ46で増幅されて、第2図(f)に示すような
スイッチング制御電圧■。。、となって出力される。こ
れを例えば第5図に示すようなPNP形のスイッチング
トランジスタ51に供給するならば、制御電圧■。01
1の“低”レベルおよび“高”レベルでスイッチングト
ランジスタは“オン”および“オフ”となる。
Since the R-S flip-flop 21 is normally in the set state, the AND gate 23 passes the output voltage ■4□ of the comparator 42 as it is, so this is amplified by the output transistor 46 and becomes as shown in FIG. 2(f). ■ Switching control voltage as shown. . , is output. If this is supplied to, for example, a PNP type switching transistor 51 as shown in FIG. 5, the control voltage ■. 01
A "low" level and a "high" level of 1 turn the switching transistor "on" and "off".

スイッチング電源の安定化出力電圧■。Uアおよびその
大きさを制御するための電圧■1が出力電圧制御用増幅
器43の非反転入力端子および反転入力端子に供給され
るようになっている。
Stabilized output voltage of switching power supply ■. A voltage (1) for controlling Ua and its magnitude is supplied to the non-inverting input terminal and the inverting input terminal of the output voltage control amplifier 43.

電圧比較器13は、最大デユーティ設定用入力端子11
に印加される最大デユーティ設定電圧Vouアと電圧(
Vnz+Va+)とを比較する。通常は、Vouア <
 (V43+VRI )        ・・(1)と
なっているので、電圧比較器13の出力電圧V l 3
は“高”レベルにある(第2図(C)参照)。従って、
トランジスタ15はオン状態となっており、端子19は
接地電位に維持され、コンデンサCは充電されない。
The voltage comparator 13 has a maximum duty setting input terminal 11
Maximum duty setting voltage applied to Voua and voltage (
Vnz+Va+). Usually, Voua <
(V43+VRI) ... (1), so the output voltage of the voltage comparator 13 V l 3
is at a "high" level (see Figure 2 (C)). Therefore,
Transistor 15 is in an on state, terminal 19 is maintained at ground potential, and capacitor C is not charged.

次に、過負荷の異常状態となった場合をみる。Next, let's look at a case where an abnormal overload condition occurs.

通常動作を行っていた時点T1で過負荷になったものと
する。それに因り、安定化出力電圧(■。UT)が帰還
されている出力電圧制御用増幅器43の出力電圧V 4
 sが低下する。ここで、 Vout > (V43+ Vll )       
 ” (2)の関係が成立するようになるまで出力電圧
V 4 、が下ると、電圧比較器13の出力電圧vli
lは低レベルとなり、トランジスタ15がオフとなる(
時点T、)。
Assume that an overload occurs at time T1 during normal operation. Accordingly, the output voltage V 4 of the output voltage control amplifier 43 to which the stabilized output voltage (■.UT) is fed back.
s decreases. Here, Vout > (V43+Vll)
” When the output voltage V 4 decreases until the relationship (2) is established, the output voltage vli of the voltage comparator 13 decreases.
l becomes low level and transistor 15 turns off (
Time T,).

すると、定電流源17の定電流は端子19に接続された
コンデンサCの充電を開始する(第2図(C)、(d)
参照)。
Then, the constant current of the constant current source 17 starts charging the capacitor C connected to the terminal 19 (Fig. 2 (C), (d))
reference).

このコンデンサCの充電電圧■。は時間と共に変化する
積分電圧であり、該電圧■。がR−Sフリップフロップ
21の高レベル閾値電圧■いを上まわると(時点T、)
、該フリップフロップ21はリセットされる。これによ
り、フリップフロップ21のQ出力信号は“低”レベル
となり(第2図(e)参照)、アンドゲート23のゲー
ティング動作を禁止する。
The charging voltage of this capacitor C is ■. is an integrated voltage that changes with time, and the voltage ■. exceeds the high-level threshold voltage of the R-S flip-flop 21 (at time T).
, the flip-flop 21 is reset. As a result, the Q output signal of the flip-flop 21 becomes a "low" level (see FIG. 2(e)), and the gating operation of the AND gate 23 is prohibited.

従って、出力端子47からスイッチング制御電圧V c
 o wのスイッチングトランジスタへの供給が遮断さ
れるので(第2図(f)参照)、保護が計られることと
なる。
Therefore, the switching control voltage V c from the output terminal 47
Since the supply of ow to the switching transistor is cut off (see FIG. 2(f)), protection is achieved.

第3図は本発明の別実施例を示す。本実施例は、所謂デ
ュアルスイッチング電源用制御回路である。
FIG. 3 shows another embodiment of the invention. This embodiment is a so-called dual switching power supply control circuit.

ここで、同一構成の2つの制御回路30Aおよび30B
のそれぞれは第1図に示したものと略同様である。
Here, two control circuits 30A and 30B with the same configuration
Each of them is substantially the same as that shown in FIG.

つまり、1つの発振器41を共用しており、電圧比較器
13Aおよび13Bの両出力電圧を1つのアンドゲート
31で論理積をとり、その出力電圧。、によってコンデ
ンサCの充電を制御するようにしている。
That is, one oscillator 41 is shared, and both output voltages of the voltage comparators 13A and 13B are ANDed by one AND gate 31, and the output voltage is obtained. , to control the charging of the capacitor C.

この充電電圧Vcによって共通のR−3フリツプフロツ
プ21をリセットされると、その“低”レベルとなるQ
出力信号によって両アンドゲート23Aおよび23Bを
共通に非導通とさせる。従って、過負荷などの異常状態
が発生すると、出力端子47Aおよび47Bから出力さ
れていたデュアルのスイッチング制御電圧■。(IWA
およびVC(IMBのスイッチングトランジスタ(図示
せず)への供給が遮断されることとなる。それに因り、
回路の保護が計られる。
When the common R-3 flip-flop 21 is reset by this charging voltage Vc, its "low" level Q
The output signal causes both AND gates 23A and 23B to become non-conductive. Therefore, when an abnormal condition such as an overload occurs, the dual switching control voltage ■ that was output from the output terminals 47A and 47B. (I.W.A.
and VC (the supply to the IMB switching transistor (not shown) is cut off. As a result,
The circuit is protected.

このように構成することにより、スイッチング制御回路
としてわずかに1端子増すのみで保護機能を持たせるこ
とができる。また、過電流保護のための特別な検出手段
を講する必要がないために、スイッチング電源に適用す
る場合に外部接続回路が極めて簡単となる。従来あった
電流検出用抵抗器63が不要となるため、不要な電力消
費が失くなるので、消費電力の点からして効率的といえ
る。
With this configuration, a protection function can be provided by adding only one terminal to the switching control circuit. Further, since there is no need to provide special detection means for overcurrent protection, the external connection circuit becomes extremely simple when applied to a switching power supply. Since the conventional current detection resistor 63 is not required, unnecessary power consumption is eliminated, so it can be said that it is efficient in terms of power consumption.

更に、第3図に示すようにデュアルスイッチング電源用
制御回路を形成しても、保護機能を有する回路部は制御
回路全体の中でわずか1端子設けるのみで実現できる。
Furthermore, even if a control circuit for a dual switching power supply is formed as shown in FIG. 3, a circuit portion having a protection function can be realized by providing only one terminal in the entire control circuit.

従って、外部接続上極めて構成簡単となる。Therefore, the configuration is extremely simple in terms of external connections.

発明の効果 以上詳述した如く本発明によれば、外部接続端子が少な
く接続構成が簡易であり、無駄な消費電力がなく且つ保
護機能を有するスイッチング電源用制御回路を実現する
ことかできる。
Effects of the Invention As detailed above, according to the present invention, it is possible to realize a control circuit for a switching power supply that has a small number of external connection terminals, a simple connection configuration, no unnecessary power consumption, and a protection function.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例によるスイッチング電源用制
御回路の構成を示すブロック図である。 第2図(a)〜(f)は第1図の動作を説明するための
各部の信号波形図である。 第3図は本発明の別実施例を示す構成図である。 第4図は従来例を示す構成ブロック図である。 第5図は従来例を適用したスイッチング電源の構成を示
す結線図である。 (主な参照番号) 13.13A、13B・・電圧比較器、17・・定電流
源、 21・・R−Sフリップフロップ、 23.23A、23B・・アンドゲート、41・・発振
器、 42.42A、 42B・・パルス幅制御コンパレータ
、43.43A、43B・・出力電圧制御用増幅器、4
6.46A、46B・・出力トランジスタ、51・・ス
イッチングトランジスタ、 C・・コンデンサ、
FIG. 1 is a block diagram showing the configuration of a switching power supply control circuit according to an embodiment of the present invention. 2(a) to 2(f) are signal waveform diagrams of various parts for explaining the operation of FIG. 1. FIG. 3 is a configuration diagram showing another embodiment of the present invention. FIG. 4 is a configuration block diagram showing a conventional example. FIG. 5 is a wiring diagram showing the configuration of a switching power supply to which a conventional example is applied. (Main reference numbers) 13. 13A, 13B...Voltage comparator, 17... Constant current source, 21... R-S flip-flop, 23. 23A, 23B... AND gate, 41... Oscillator, 42. 42A, 42B...Pulse width control comparator, 43.43A, 43B...Output voltage control amplifier, 4
6.46A, 46B...output transistor, 51...switching transistor, C...capacitor,

Claims (1)

【特許請求の範囲】 発振器と、 スイッチング電源の直流出力信号と該直流出力信号の大
きさを制御するための外部制御信号との比較を行う信号
比較器と、 前記発振器の出力信号と前記信号比較器の出力を受ける
パルス幅制御コンパレータと、 該コンパレータの出力パルス信号の通過を制御してスイ
ッチング電源に供給するスイッチング制御信号供給手段
と、 前記信号比較器の出力信号の所定レベルでオン、オフす
る状態切換素子と、 該状態切換素子が一方の状態をとるときに時間に対して
信号レベルが変化する時間信号を発生する手段と、 前記時間信号が所定のレベルに達すると遮断信号を発生
して前記スイッチング制御信号供給手段に供給する遮断
信号発生手段と、 を有し、前記遮断信号が発生されると、前記スイッチン
グ制御信号供給手段は前記パルス幅制御コンパレータか
らの出力パルス信号の通過を遮断するように構成したこ
とを特徴とするスイッチング電源用制御回路。
[Claims]: an oscillator; a signal comparator that compares a DC output signal of a switching power supply with an external control signal for controlling the magnitude of the DC output signal; and a signal comparator that compares the output signal of the oscillator with the signal. a pulse width control comparator that receives the output of the signal comparator, a switching control signal supply means that controls the passage of the output pulse signal of the comparator and supplies it to the switching power supply, and is turned on and off at a predetermined level of the output signal of the signal comparator. a state switching element; means for generating a time signal whose signal level changes with time when the state switching element assumes one state; and means for generating a cutoff signal when the time signal reaches a predetermined level. and a cutoff signal generation means for supplying the switching control signal supply means to the switching control signal supply means, and when the cutoff signal is generated, the switching control signal supply means blocks passage of the output pulse signal from the pulse width control comparator. A control circuit for a switching power supply, characterized in that it is configured as follows.
JP27053185A 1985-11-30 1985-11-30 Controller for switching power source Granted JPS62131759A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27053185A JPS62131759A (en) 1985-11-30 1985-11-30 Controller for switching power source

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27053185A JPS62131759A (en) 1985-11-30 1985-11-30 Controller for switching power source

Publications (2)

Publication Number Publication Date
JPS62131759A true JPS62131759A (en) 1987-06-15
JPH0517787B2 JPH0517787B2 (en) 1993-03-10

Family

ID=17487512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27053185A Granted JPS62131759A (en) 1985-11-30 1985-11-30 Controller for switching power source

Country Status (1)

Country Link
JP (1) JPS62131759A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005348554A (en) * 2004-06-04 2005-12-15 Hitachi High-Technologies Corp Voltage source circuit
JP2014150612A (en) * 2013-01-31 2014-08-21 Mitsumi Electric Co Ltd Switching power-supply circuit, switching power-supply device, and semiconductor integrated circuit device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005348554A (en) * 2004-06-04 2005-12-15 Hitachi High-Technologies Corp Voltage source circuit
JP4496014B2 (en) * 2004-06-04 2010-07-07 株式会社日立ハイテクノロジーズ Voltage source circuit
JP2014150612A (en) * 2013-01-31 2014-08-21 Mitsumi Electric Co Ltd Switching power-supply circuit, switching power-supply device, and semiconductor integrated circuit device

Also Published As

Publication number Publication date
JPH0517787B2 (en) 1993-03-10

Similar Documents

Publication Publication Date Title
US6194875B1 (en) Controller for DC-DC converter
US4667121A (en) Integrated circuit speed controller
US20200389090A1 (en) Adaptive minimum on time control for a switching regulator
EP3066537A1 (en) Limiting current in a low dropout linear voltage regulator
JP3691635B2 (en) Voltage control circuit and DC / DC converter
JPH02299460A (en) Direct current/direct current converter
US4148097A (en) DC to DC converter utilizing current control for voltage regulation
US5892353A (en) Power supply apparatus
US5991175A (en) Control circuit for an in-rush current control element, and a protection circuit and power supply employing the same
JPH0464209B2 (en)
JPS62131759A (en) Controller for switching power source
US3697862A (en) Power supply having means for limiting load currents with both active and passive loads
JPH10293617A (en) Constant voltage power supply device and rush current preventing circuit
JPH09149631A (en) Power supply apparatus
JP2001161068A (en) Dc-dc converter with feeding power limiting function
JP2857442B2 (en) Power supply low voltage detector
JP2830648B2 (en) Voltage detection circuit
JPH0312030Y2 (en)
JPH0698533A (en) Step-down dc/dc converter
JPH06106020B2 (en) Switching regulator
JP2811904B2 (en) Power protection device
KR930004803Y1 (en) S.m.p.s.
KR890009007Y1 (en) A fixed voltage device
JPS609857Y2 (en) power supply
JPH0441371Y2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees