JPS6212960U - - Google Patents
Info
- Publication number
- JPS6212960U JPS6212960U JP10304385U JP10304385U JPS6212960U JP S6212960 U JPS6212960 U JP S6212960U JP 10304385 U JP10304385 U JP 10304385U JP 10304385 U JP10304385 U JP 10304385U JP S6212960 U JPS6212960 U JP S6212960U
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor package
- groove
- semiconductor
- lead pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 13
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
第１図ａ，ｂはこの考案の第１実施例の半導体
デバイスの底面図および要部部分断面図、第２図
ａ，ｂ，ｃは変形例を示す底面図、第３図ａ，ｂ
は第２実施例を示す底面図および要部部分断面図
、第４図ａ，ｂは変形例を示す底面図および要部
部分断面図、第５図は他の実施例を示す部分底面
図、第６図ａ，ｂは従来例を示す半導体デバイス
の底面図および要部部分断面図である。 １０，２０……半導体デバイス、１２，２２…
…半導体パツケージ、１４，２４……リードピン
、１６，２６……凹溝、２８……切欠き。
デバイスの底面図および要部部分断面図、第２図
ａ，ｂ，ｃは変形例を示す底面図、第３図ａ，ｂ
は第２実施例を示す底面図および要部部分断面図
、第４図ａ，ｂは変形例を示す底面図および要部
部分断面図、第５図は他の実施例を示す部分底面
図、第６図ａ，ｂは従来例を示す半導体デバイス
の底面図および要部部分断面図である。 １０，２０……半導体デバイス、１２，２２…
…半導体パツケージ、１４，２４……リードピン
、１６，２６……凹溝、２８……切欠き。
Claims (1)
- 【実用新案登録請求の範囲】 １ 半導体パツケージから延出するリードピンを
該半導体パツケージの裏面内方向に折曲した半導
体デバイスにおいて、 前記半導体パツケージ裏面の縁部を平らに形成
するとともに、前記半導体パツケージのリードピ
ン先端部分に、リードピン先端を入さるように、
リードピンの並列方向の凹溝を設けたことを特徴
とする半導体デバイス。 ２ 前記凹溝の両端を閉塞したことを特徴とする
実用新案登録請求の範囲第１項記載の半導体デバ
イス。 ３ 前記凹溝の両端を開放したことを特徴とする
実用新案登録請求の範囲第１項記載の半導体デバ
イス。 ４ 前記凹溝を、複数に区別したリードピン群ご
とに区画したことを特徴とする実用新案登録請求
の範囲第１項記載または第２項記載の半導体デバ
イス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985103043U JPH034045Y2 (ja) | 1985-07-05 | 1985-07-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985103043U JPH034045Y2 (ja) | 1985-07-05 | 1985-07-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6212960U true JPS6212960U (ja) | 1987-01-26 |
| JPH034045Y2 JPH034045Y2 (ja) | 1991-02-01 |
Family
ID=30975234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985103043U Expired JPH034045Y2 (ja) | 1985-07-05 | 1985-07-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH034045Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117263A (en) * | 1979-02-23 | 1980-09-09 | Amp Inc | Lead frame for integrated circuit |
-
1985
- 1985-07-05 JP JP1985103043U patent/JPH034045Y2/ja not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55117263A (en) * | 1979-02-23 | 1980-09-09 | Amp Inc | Lead frame for integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH034045Y2 (ja) | 1991-02-01 |