JPS6212599B2 - - Google Patents

Info

Publication number
JPS6212599B2
JPS6212599B2 JP15898479A JP15898479A JPS6212599B2 JP S6212599 B2 JPS6212599 B2 JP S6212599B2 JP 15898479 A JP15898479 A JP 15898479A JP 15898479 A JP15898479 A JP 15898479A JP S6212599 B2 JPS6212599 B2 JP S6212599B2
Authority
JP
Japan
Prior art keywords
circuit
signal
output
recording
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15898479A
Other languages
Japanese (ja)
Other versions
JPS5680740A (en
Inventor
Toshiharu Aihara
Jushin Matsuo
Takuro Wakabayashi
Naoki Takahashi
Iwao Tawara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP15898479A priority Critical patent/JPS5680740A/en
Publication of JPS5680740A publication Critical patent/JPS5680740A/en
Publication of JPS6212599B2 publication Critical patent/JPS6212599B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は、音声を録音できるようにした録音
機能付電子機器に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic device with a recording function that is capable of recording audio.

最近、電子機器は、多機能化が進み、例えば、
電子時計においてはアラーム機能やタイマ機能等
を備えたものがある。そして、例えばアラーム機
能は、アラーム時刻になつたとき、所定周波数の
単一音を鳴らしたり、所定曲名のメロデイ音を鳴
らしたりして時刻の報知を行なうのに使用されて
いる。しかし、アラーム音は、メーカサイドによ
つて決められた音、メロデイ音しか鳴らすことが
できず、使用者の好みに合わなかつたり、すぐに
飽きられてしまうという欠点を有するばかりか、
放音されたアラーム音が何を意味するか、つま
り、そのアラーム時刻は何のために設定した時刻
なのかを直感的に把握しにくく、使用者があらか
じめアラーム時刻の意味を記憶し、判別しなけれ
ばならないという不都合が生じていた。
Recently, electronic devices have become more multi-functional, for example,
Some electronic watches are equipped with alarm functions, timer functions, and the like. For example, the alarm function is used to notify the time by sounding a single tone of a predetermined frequency or a melody sound of a predetermined song title when the alarm time arrives. However, alarm sounds can only produce melodic sounds, which are determined by the manufacturer, and not only do they not suit the user's tastes, or they become boring quickly.
It is difficult to intuitively understand what the emitted alarm sound means, that is, what the alarm time was set for, and it is difficult for the user to memorize and distinguish the meaning of the alarm time in advance. The inconvenience of having to do so has arisen.

そこで、テープレコーダあるいは半導体メモリ
等にアラームの用件を音声で記憶させておき再生
させることが考えられる。然しながら、テー丙等
を用いた場合には装置自体が大きくなる欠点があ
つた。また、半導体メモリ等を用いた場合には、
録音時間が短かくテープの如く長時間録音が出来
ないので、録音可能な時間のうちに録音すべき音
声を入力してしまわなければならず、録音ミスが
発生する欠点があつた。
Therefore, it is conceivable to record the alarm requirements in the form of audio in a tape recorder or semiconductor memory, etc., and to reproduce the alarm information. However, when using a tape, etc., there was a drawback that the device itself became large. In addition, when using semiconductor memory, etc.
Since the recording time is short and it is not possible to record for a long time like with tape, the voice to be recorded must be input within the recordable time, resulting in recording errors.

この発明は上記事情に鑑みてなされたもので、
その目的とするところは、外部から所望の音声を
容易に録音することができると共に、録音内容を
例えば、アラーム時刻の報知音として聞くことが
でき、しかも、録音時に、録音可能な残りの録音
容量を表示することにより、録音ミスを防止して
録音を確実に行なうことができる録音機能付電子
機器を提供することにある。
This invention was made in view of the above circumstances,
The purpose of this is to be able to easily record a desired sound from the outside, and also to be able to hear the recorded content as a notification sound for example, an alarm time. To provide an electronic device with a recording function that can prevent recording mistakes and ensure recording by displaying the following.

以下、この発明を図面に示す一実施例に基づい
て詳細に説明する。第1図は音でアラーム時刻を
報知する電子時計の回路構成図である。図におい
て符号1は、基準周波数信号を発生する発振回路
であり、上記基準周波数信号は分周回路2に送ら
れて1秒周期の信号に分周され、計時計数回路3
に与えられる。この計時計数回路3は上記1秒周
期の信号に基づいて時刻情報としての“分”、
“時”、及び午前、午後を区別するPM(午後)情
報、ならびに曜日情報を計数するものであり、こ
の計時計数回路3で計数された計時情報は、表示
制御回路4を介して液晶表示部5に与えられ、表
示される。また、計時計数回路3から送出される
計時情報は、アラーム時刻設定回路6からアラー
ム時刻情報が与えられている一致回路7に対して
も出力される。このアラーム時刻設定回路6に設
定記憶されているアラーム時刻情報は、表示制御
回路4を介して液晶表示部5に与えられる。上記
一致回路7は計時計数回路3からの計時情報とア
ラーム時刻情報との一致を検出したときに、アラ
ーム信号ALを送出し、表示制御回路4に表示切
替制御信号として与える。
Hereinafter, the present invention will be explained in detail based on an embodiment shown in the drawings. FIG. 1 is a circuit diagram of an electronic clock that notifies alarm time by sound. In the figure, reference numeral 1 is an oscillation circuit that generates a reference frequency signal, and the reference frequency signal is sent to a frequency dividing circuit 2 and divided into a signal with a period of 1 second.
given to. This counting circuit 3 calculates "minutes" as time information based on the above-mentioned 1-second cycle signal.
It counts the "hour", PM (afternoon) information that distinguishes between morning and afternoon, and day of the week information, and the time information counted by the clock counting circuit 3 is displayed on the liquid crystal display via the display control circuit 4. section 5 and displayed. Further, the clock information sent from the counting circuit 3 is also output to the matching circuit 7 to which the alarm time information is supplied from the alarm time setting circuit 6. The alarm time information set and stored in the alarm time setting circuit 6 is provided to the liquid crystal display section 5 via the display control circuit 4. When the matching circuit 7 detects a match between the clock information from the counting circuit 3 and the alarm time information, it sends out an alarm signal AL, which is given to the display control circuit 4 as a display switching control signal.

一方、図においてS1は、表示切替用スイツチで
あり、このスイツチS1の操作信号はワンシヨツト
回路8に与えられ、ワンシヨツト回路8から1発
のパルス信号を出力させる。また、S2は録音用ス
イツチであり、このスイツチS2の操作信号はワン
シヨツト回路9に与えられ、ワンシヨツト回路9
から1発のパルス信号を出力させる。上記ワンシ
ヨツト回路8からのパルス信号は、バイナリフリ
ツプフロツプ10のT入力端子に与えられてお
り、その出力状態を反転させる。このフリツプフ
ロツプ10のQ及び側出力信号は、表示切替制
御信号として表示制御回路4に夫夫与えられてい
る。このフリツプフロツプ10は、側出力信号
を送出しているときには、液晶表示部5に計時計
数回路3の計時情報を表示させる通常時刻表示モ
ード、またそのQ側出力信号を送出しているとき
には、アラーム時刻設定回路6のアラーム時刻を
液晶表示部置5に表示させるアラーム時刻表示モ
ードを選択的にセツトするものである。前記フリ
ツプフロツプ10がアラーム時刻表示モードにあ
るときにおいて、ワンシヨツト回路9からのパル
ス信号は、フリツプフロツプ10のQ側出力信号
が与えられているアンド回路11を介してスイツ
チ制御部12に送出される。このスイツチ制御部
12は、後で詳述するが、アンド回路11からの
1発のパルス信号が与えられたときに出力される
制御信号f1、この制御信号f1を出力してから約4
秒経過した後に出力される制御信号f2及び制御信
号f1が出力されてから制御信号f2が出力されるま
での経過時間情報を夫々送出するように構成され
ている。このスイツチ制御部12から送出される
経過時間情報は、表示制御回路4を介して液晶表
示部5に供給される。一方、アンド回路11から
出力されるパルス信号は、ダウンカウンタ13に
も与えられており、このパルス信号を受けたと
き、ダウンカウンタ13には10進数の“8”がプ
リセツトされる。このダウンカウンタ13にプリ
セツトされた“8”は、アンド回路14から出力
される1Hzの信号が与えられる毎に、1ずつ減算
されるように構成されている。上記アンド回路1
4の一方の入力側端子には、1Hzの信号が与えら
れ、また他方の入力側端子にはスイツチ制御部1
2から出力される制御信号f2がゲート制御信号と
して与えられている。しかして、ダウンカウンタ
13は計数動作を開始してから8秒経過したと
き、ボロー信号を送出し、スイツチ制御部12に
与える。そして、スイツチ制御部12から出力さ
れる制御信号f2は、上記ボロー信号が与えられる
と、出力されなくなる。なお、ダウンカウンタ1
3の内容は、後述するように録音可能な残りの録
音容量を示すものであり、ダウンカウンタ13か
ら出力される出力内容Aは、表示制御回路4を介
して液晶表示部5に供給される。
On the other hand, in the figure, S1 is a display switching switch, and the operation signal of this switch S1 is applied to the one-shot circuit 8, which causes the one-shot circuit 8 to output one pulse signal. Further, S 2 is a recording switch, and the operation signal of this switch S 2 is given to the one shot circuit 9.
Outputs one pulse signal from. The pulse signal from the one-shot circuit 8 is applied to the T input terminal of the binary flip-flop 10, and inverts its output state. The Q and side output signals of the flip-flop 10 are applied to the display control circuit 4 as a display switching control signal. This flip-flop 10 operates in a normal time display mode in which time information of the counter circuit 3 is displayed on the liquid crystal display section 5 when it is sending out a side output signal, and in an alarm mode when it is sending out its Q side output signal. The alarm time display mode for displaying the alarm time of the time setting circuit 6 on the liquid crystal display unit 5 is selectively set. When the flip-flop 10 is in the alarm time display mode, the pulse signal from the one-shot circuit 9 is sent to the switch control section 12 via the AND circuit 11 to which the Q-side output signal of the flip-flop 10 is applied. As will be described in detail later, this switch control section 12 outputs a control signal f 1 when one pulse signal from the AND circuit 11 is given, and approximately 4 seconds after outputting this control signal f 1 .
The control signal f 2 is output after seconds have elapsed, and the elapsed time information from when the control signal f 1 is output to when the control signal f 2 is output is transmitted, respectively. The elapsed time information sent from the switch control section 12 is supplied to the liquid crystal display section 5 via the display control circuit 4. On the other hand, the pulse signal outputted from the AND circuit 11 is also given to the down counter 13, and upon receiving this pulse signal, the down counter 13 is preset to decimal number "8". The "8" preset in the down counter 13 is configured to be subtracted by 1 each time a 1 Hz signal output from the AND circuit 14 is applied. Above AND circuit 1
A 1Hz signal is given to one input terminal of the switch controller 1, and a 1Hz signal is given to the other input terminal of the switch controller 1.
A control signal f 2 output from 2 is given as a gate control signal. Thus, the down counter 13 sends out a borrow signal to the switch control section 12 when eight seconds have elapsed since the start of the counting operation. The control signal f2 output from the switch control section 12 is no longer output when the borrow signal is applied. In addition, down counter 1
The content of 3 indicates the remaining recording capacity that can be recorded as will be described later, and the output content A output from the down counter 13 is supplied to the liquid crystal display section 5 via the display control circuit 4.

また、スイツチ制御部12から出力される制御
信号f2は、オア回路15を介してアドレス部16
に送られ、アドレス部16からアドレス情報を出
力させると共に、A/D(デイジタル/アナロ
グ)変換回路17、符号化回路18に動作指令信
号として送られ、しかも半導体メモリ19に読み
出し指令/書き込み指令信号として送られる。上
記A/D変換回路17はアナログ量の音声信号を
デイジタル量の音声信号に変換するものであり、
ここで得られたデイジタ量の音声信号は、符号化
回路18に与えられる。この符号化回路18はデ
イジタル量の音声信号を符号化するものであり、
ここで符号化された信号は半導体メモリ19の入
力側端子INに与えられる。この半導体メモリ1
9は、半導体メモリを使用した固体録音手段とし
て用いられていて、例えば、シフトレジスタ、
RAM(ランダム・アクセス・メモリ)等によつ
て構成されており、アドレス部16に含まれるア
ドレスカウンタ(図示せず)によつてアドレス指
定されるものである。即ち、制御信号f2が与えら
れることにより、書き込みの指定を受け、分周回
路2から出力される所定周波数信号φに同期して
書き込みの動作を行なうようになつている。な
お、半導体メモリ19は上記信号φで動作して約
8秒程度の録音可能容量をもつように容量が設定
されている。
Further, the control signal f 2 output from the switch control section 12 is transmitted to the address section 16 via the OR circuit 15.
is sent to the address section 16 to output address information, and is also sent to the A/D (digital/analog) conversion circuit 17 and encoding circuit 18 as an operation command signal, and also to the semiconductor memory 19 as a read command/write command signal. sent as. The A/D conversion circuit 17 converts an analog audio signal into a digital audio signal,
The digitized audio signal obtained here is given to the encoding circuit 18. This encoding circuit 18 encodes a digital audio signal,
The encoded signal here is applied to the input side terminal IN of the semiconductor memory 19. This semiconductor memory 1
9 is used as a solid-state recording means using semiconductor memory, such as a shift register,
It is composed of RAM (random access memory) and the like, and is addressed by an address counter (not shown) included in the address section 16. That is, by receiving the control signal f 2 , writing is designated and the writing operation is performed in synchronization with the predetermined frequency signal φ output from the frequency dividing circuit 2 . Note that the capacity of the semiconductor memory 19 is set so that it can operate with the signal φ and have a recording capacity of about 8 seconds.

一方、一致回路7から出力されるアラーム信号
ALは、オア回路15を介してアドレス部16に
送られ、アドレス部16からアドレス情報を出力
させると共に、符号化回路20及び音声信号合成
回路21に動作指令信号として送られる。従つ
て、半導体メモリ19は、アドレス部16の出力
情報に従つてアドレス指定され、この指定アドレ
スに記憶されている音声は、その出力側端子
OUTから書き込まれた順に読み出される。この
半導体メモリ19から読み出された情報は、上記
符号化回路18とは逆の符号化を行なう符号化回
路20を介して音声信号合成回路21に与えられ
る。この音声信号合成回路21は符号化回路20
によつて符号化された信号と分周回路2からの所
定周波数信号φとに基づいて音声信号に合成・変
換するものであり、ここで得られた音声信号は
I/O(インプツト/アウトプツト)切替回路2
2に与えられる。このI/O切替回路22には制
御信号f2が音声の入力指令信号として与えられて
おり、この制御信号f2が出力されているとき、
I/o切替回路22はインプツト回路として動作
し、また制御信号f2が出力されていないとき、ア
ウトプツト回路として動作するように構成されて
いる。このI/o切替回路22はアンプ23及び
ゲート回路24を順次介してマイクロホン兼用ス
ピーカ25に接続されている。このゲート回路2
4には制御信号f1がインバータ26を介してゲー
ト解除信号として与えられている。しかして、マ
イクロホン25から入力された音声は、ゲート回
路24、アンプ23を順次介してI/o切替回路
22から送出され、A/D変換回路17に与えら
れる。
On the other hand, the alarm signal output from the coincidence circuit 7
The AL is sent to the address section 16 via the OR circuit 15, causes the address section 16 to output address information, and is also sent to the encoding circuit 20 and the audio signal synthesis circuit 21 as an operation command signal. Therefore, the semiconductor memory 19 is addressed according to the output information of the address section 16, and the audio stored at this designated address is transmitted to its output terminal.
Read from OUT in the order written. The information read from the semiconductor memory 19 is provided to the audio signal synthesis circuit 21 via an encoding circuit 20 which performs encoding in the opposite manner to that of the encoding circuit 18 described above. This audio signal synthesis circuit 21 is an encoding circuit 20
is synthesized and converted into an audio signal based on the encoded signal and the predetermined frequency signal φ from the frequency dividing circuit 2. Switching circuit 2
given to 2. A control signal f 2 is given to this I/O switching circuit 22 as an audio input command signal, and when this control signal f 2 is output,
The I/O switching circuit 22 is configured to operate as an input circuit, and to operate as an output circuit when the control signal f2 is not output. This I/O switching circuit 22 is connected to a microphone/speaker 25 via an amplifier 23 and a gate circuit 24 in sequence. This gate circuit 2
4 is supplied with a control signal f 1 via an inverter 26 as a gate release signal. Thus, the audio input from the microphone 25 is sent out from the I/O switching circuit 22 via the gate circuit 24 and the amplifier 23 in sequence, and is applied to the A/D conversion circuit 17.

また、アンプ23によつて増幅された音声信号
は、A/D変換回路27に与えられてアナログ量
をデイジタル量に変換された後、表示制御回路4
を介して液晶表示部5に供給される。このA/D
変換回路27にはアラーム信号ALが動作指令信
号として与えられている。
Further, the audio signal amplified by the amplifier 23 is given to an A/D conversion circuit 27 to convert an analog quantity into a digital quantity, and then is sent to a display control circuit 4.
is supplied to the liquid crystal display section 5 via. This A/D
An alarm signal AL is given to the conversion circuit 27 as an operation command signal.

一方、制御信号f1及びf2は、表示制御回路4に
表示切替信号として与えられている。また、制御
信号f1はブザー音信号発生回路29に動作指令信
号として与えられると共に、ゲート回路30にゲ
ート解除信号として与えられている。上記ブザー
音信号発生回路29は単一ブザー音信号を出力す
る回路であり、ここから発生されたブザー音信号
は、ゲート回路30を介してスピーカ25に与え
られる。
On the other hand, the control signals f 1 and f 2 are given to the display control circuit 4 as display switching signals. Further, the control signal f 1 is given to the buzzer sound signal generation circuit 29 as an operation command signal, and is also given to the gate circuit 30 as a gate release signal. The buzzer sound signal generation circuit 29 is a circuit that outputs a single buzzer sound signal, and the buzzer sound signal generated therefrom is given to the speaker 25 via the gate circuit 30.

第2図はスイツチ制御部12の回路構成図を示
したものである。上記アンド回路11から出力さ
れる1発のパルス信号は、RS形フリツプフロツ
プ31のセツト側入力端子Sに与えられ、これを
セツトする。このフリツプフロツプ31のセツト
により、Q側出力信号が制御信号f1としてスイツ
チ制御部12から送出されると共に、このQ側出
力信号は2Hzの信号が与えられているアンド回路
32にゲート制御信号として送られる。このアン
ド回路32から出力される2Hzの信号は、8進カ
ウンタ33に与えられ、計数される。このカウン
タ33の出力内容は、表示制御回路4に送出され
る。また8進カウンタ33が計数値“8”となつ
たとき、つまり、計時動作が開始してから4秒経
過したとき、キヤリー信号を出力し、フリツプフ
ロツプ31のリセツト側入力端子Rに与え、これ
をリセツトさせる。また、制御信号f1及びダウン
カウンタ13からのボロ信号はオア回路35を介
してバイナリフリツプフロツプ35のT入力端子
に与えられ、その出力状態を反転させる。このフ
リツプフロツプ35のQ側出力信号は、フリツプ
フロツプ31の側出力信号が与えられているア
ンド回路36に送られ、アンド回路36から制御
信号f2を送出させる。
FIG. 2 shows a circuit diagram of the switch control section 12. One pulse signal output from the AND circuit 11 is applied to the set side input terminal S of the RS type flip-flop 31 to set it. By setting the flip-flop 31, the Q-side output signal is sent from the switch control section 12 as the control signal f1 , and this Q-side output signal is sent as a gate control signal to the AND circuit 32 to which the 2Hz signal is applied. It will be done. The 2 Hz signal output from this AND circuit 32 is given to an octal counter 33 and counted. The output contents of this counter 33 are sent to the display control circuit 4. Furthermore, when the octal counter 33 reaches the count value "8", that is, when 4 seconds have elapsed since the start of the timekeeping operation, a carry signal is outputted and applied to the reset side input terminal R of the flip-flop 31. Reset. Further, the control signal f 1 and the boro signal from the down counter 13 are applied to the T input terminal of the binary flip-flop 35 via the OR circuit 35 to invert its output state. The Q-side output signal of the flip-flop 35 is sent to an AND circuit 36 to which the side output signal of the flip-flop 31 is applied, and the AND circuit 36 outputs a control signal f 2 .

第3図は、表示制御回路4の回路構成図及び液
晶表示部5の構成図である。表示制御回路4にお
いて、計時計数回路3で得られたPM情報はアン
ド回路37、また曜日情報はアンド回路38に夫
夫送られる。そして、これら各アンド回路37,
38にはフリツプフロツプ10の側出力信号が
ゲート制御信号として与えられている。また、ダ
ウンカウンタ13の出力内容Aはアンド回路39
に、またスイツチ制御部12のカウンタ33の出
力内容はアンド回路40に、さらにA/D変換回
路27の出力内容はアンド回路41に夫々送られ
る。そしてアンド回路39にはフリツプフロツプ
10のQ側出力信号及び制御信号f2が夫々ゲート
制御信号として与えられ、またアンド回路40に
はフリツプフロツプ10のQ側出力信号及び制御
信号f1が夫々ゲート制御信号として与えられ、さ
らにアンド回路41にはアラーム信号ALがゲー
ト制御信号として与えられている。これらアンド
回路39〜41の出力情報は、オア回路42を介
して表示制御回路4から送出される。また、計時
計数回路3で得られた“時”情報はアンド回路4
3に、またアラーム時刻設定回路6に設定された
“時”情報はアンド回路44に夫々送られる。そ
して、アンド回路43にはフリツプフロツプ10
の側出力信号が、またアンド回路44にはフリ
ツプフロツプ10のQ側出力信号が夫々ゲート制
御信号として与えられている。これら各アンド回
路43,44の出力情報は、オア回路45を介し
て表示制御回路4から送出される。さらに、計時
計数回路3で得られた“分”情報はアンド回路4
6に、またアラーム時刻設定回路6に設定された
“分”情報はアンド回路47に夫々送られる。そ
して、このアンド回路46にはフリツプフロツプ
10の側出力信号が、またアンド回路47には
フリツプフロツプ10のQ側出力信号が夫々ゲー
ト制御信号として与えられている。これら各アン
ド回路46,47の出力情報は、オア回路48を
介して表示制御部4から送出される。
FIG. 3 is a circuit configuration diagram of the display control circuit 4 and a configuration diagram of the liquid crystal display section 5. In the display control circuit 4, the PM information obtained by the counting circuit 3 is sent to an AND circuit 37, and the day of the week information is sent to an AND circuit 38. And each of these AND circuits 37,
The side output signal of flip-flop 10 is applied to 38 as a gate control signal. In addition, the output content A of the down counter 13 is determined by the AND circuit 39.
Further, the output contents of the counter 33 of the switch control section 12 are sent to an AND circuit 40, and the output contents of the A/D conversion circuit 27 are sent to an AND circuit 41, respectively. The AND circuit 39 is supplied with the Q-side output signal of the flip-flop 10 and the control signal f 2 as gate control signals, and the AND circuit 40 is supplied with the Q-side output signal of the flip-flop 10 and the control signal f 1 as gate control signals. Furthermore, an alarm signal AL is given to the AND circuit 41 as a gate control signal. The output information of these AND circuits 39 to 41 is sent out from the display control circuit 4 via an OR circuit 42. In addition, the "hour" information obtained by the counting circuit 3 is transferred to the AND circuit 4.
3 and the "hour" information set in the alarm time setting circuit 6 are sent to the AND circuit 44, respectively. The AND circuit 43 has a flip-flop 10.
The Q side output signal of the flip-flop 10 is applied to the AND circuit 44 as a gate control signal. The output information of each of these AND circuits 43 and 44 is sent out from the display control circuit 4 via an OR circuit 45. Furthermore, the "minute" information obtained by the counting circuit 3 is transferred to the AND circuit 4.
6 and the "minute" information set in the alarm time setting circuit 6 are sent to an AND circuit 47, respectively. The AND circuit 46 is supplied with the side output signal of the flip-flop 10, and the AND circuit 47 is supplied with the Q-side output signal of the flip-flop 10 as gate control signals. The output information of each of these AND circuits 46 and 47 is sent from the display control section 4 via an OR circuit 48.

一方、液晶表示部5には、時刻単位としての時
単位をデイジタル的に表示する第1のデイジタル
表示部49及び時刻単位としての分単位をデイジ
タル的に表示する第2のデイジタル表示部50の
ほか、横一列に配設された8つのドツト表示体に
よつて曜日、午後などを指示するアナログ表示部
51を有している。このアナログ表示部51を構
成する各ドツト表示体のうち、図において、左端
から7番目までに位置するドツト表示体の上方に
は、第1図に示すように、対応する曜日指示記
号、「S(日曜日)」、「M(月曜日)」、「T(火曜
日)」、「W(水曜日)」、「T(木曜日)」、「F(

曜日)」、「S(土曜日)」が夫々印刷等の手段で固
定的に表示されている。また、図中、右端(8番
目)に位置するドツト表示体の上方には、第1図
に示すように、時間帯の午後を指示する記号
「PM」、またその下方には録音開始を指示する記
号「START」が印刷等の手段で固定的に表示さ
れている。なお、説明の便宜上、アナログ表示部
51を、図中、左端から7番目までに位置するド
ツト表示体を含む第1のアナログ表示部51aと
し、図中、右端に位置するドツト表示体を第2の
アナログ表示部51bとする。
On the other hand, the liquid crystal display section 5 includes a first digital display section 49 that digitally displays the hour unit as the time unit, a second digital display section 50 that digitally displays the minute unit as the time unit, and a second digital display section 50 that digitally displays the minute unit as the time unit. , has an analog display section 51 that indicates the day of the week, afternoon, etc. by means of eight dot displays arranged in a horizontal row. As shown in FIG. 1, above each of the dot display bodies constituting the analog display section 51, the seventh dot display body from the left end in the figure has a corresponding day-of-the-week indicator symbol "S". (Sunday),” “M (Monday),” “T (Tuesday),” “W (Wednesday),” “T (Thursday),” “F (
"S (Friday)" and "S (Saturday)" are fixedly displayed by printing or other means. In addition, above the dot display located at the right end (eighth) in the figure, as shown in Figure 1, there is a symbol "PM" indicating the afternoon time zone, and below it is an instruction to start recording. The symbol ``START'' is permanently displayed by printing or other means. For convenience of explanation, the analog display section 51 is referred to as the first analog display section 51a including the seventh dot display from the left end in the figure, and the dot display located at the right end in the figure is referred to as the second analog display section 51a. The analog display section 51b is the analog display section 51b.

また、アンド回路37の出力情報は、第2のア
ナログ表示部51bに与えられており、そのドツ
ト表示体を表示駆動させる。また、アンド回路3
8の出力情報は、第1のアナログ表示部51bに
与えられており、ここに含まれているドツト表示
体の何れか一つを選択的に点灯駆動させる。ま
た、オア回路42の出力情報は、第1及び第2の
アナログ表示部51a,51bを構成するアナロ
グ表示部51に与えられており、ここに含まれて
いるドツト表示体を図中、左端から順次累積的に
点灯駆動させる。さらに、オア回路45の出力情
報は、第1のデイジタル表示部49に与えられて
デイジタル的に表示駆動される。また、オア回路
48の出力情報は、第2のデイジタル表示部50
に与えられてデイジタル的に表示される。
Further, the output information of the AND circuit 37 is given to the second analog display section 51b, and the dot display is driven for display. Also, AND circuit 3
The output information No. 8 is given to the first analog display section 51b, and any one of the dot display bodies included therein is selectively driven to light up. Further, the output information of the OR circuit 42 is given to an analog display section 51 constituting the first and second analog display sections 51a and 51b, and the dot display included therein is shown from the left end in the figure. The lighting is driven sequentially and cumulatively. Furthermore, the output information of the OR circuit 45 is given to a first digital display section 49 and driven to be displayed digitally. Further, the output information of the OR circuit 48 is displayed on a second digital display section 50.
and digitally displayed.

次に、上記のように構成された電子時計の動作
について、第4図に示すタイミングチヤート、第
5図1,2、第6図1,2に示す表示状態図を参
照して説明する。まず、バイナリフリツプフロツ
プ10の側出力端子から、“1”の信号が出力
されているときには、表示制御回路4において、
アンド回路37,28,43,46が夫々ゲート
解除される。このため、計時計数回路3で得られ
たPM情報、曜日情報、時単位情報、分単位情報
は、対応するアンド回路を介して表示制御回路4
から送出され、液晶表示部5に与えられる。これ
により、液晶表示部5には、現在の時刻、曜日情
報が表示される。すなわち、例えば、第5図1に
示すように、第1のデイジタル表示部49には時
単位の「10時」が、また第2のデイジタル表示部
50には分単位の「30」が夫々表示されて現在時
刻「10時30分」が明示され、また第1のアナログ
表示部51aの各ドツト表示体のうち、図中、左
端から数えて4番目のドツト表示体が点灯駆動さ
れて「水曜日」であることが明示され、さらに、
第2のアナログ表示部51bのドツト表示体が点
灯駆動されて第1及び第2のデイジタル表示部4
9,50に表示されている時刻は午後の時間帯に
属することが明示される。
Next, the operation of the electronic timepiece configured as described above will be explained with reference to the timing chart shown in FIG. 4, the display state diagrams shown in FIGS. 1 and 2, and FIGS. 6 1 and 2. First, when a signal of "1" is output from the side output terminal of the binary flip-flop 10, the display control circuit 4
AND circuits 37, 28, 43, and 46 are each gated off. Therefore, the PM information, day of the week information, hourly information, and minutely information obtained by the counting circuit 3 are passed to the display control circuit 4 through the corresponding AND circuit.
The signal is sent out from the terminal and given to the liquid crystal display section 5. As a result, the current time and day of the week information are displayed on the liquid crystal display section 5. That is, for example, as shown in FIG. 5, the first digital display section 49 displays "10 o'clock" in hours, and the second digital display section 50 displays "30" in minutes. The current time "10:30" is clearly displayed, and among the dot displays on the first analog display section 51a, the fourth dot display counting from the left end in the figure is turned on to indicate "Wednesday". ”, and furthermore,
The dot display of the second analog display section 51b is driven to light up, and the first and second digital display sections 4
It is clearly shown that the times displayed at 9 and 50 belong to the afternoon time zone.

次に、表示切替用スイツチS1を操作すると、ワ
ンシヨツト回路8からはパルス信号が出力され、
バイナリフリツプフロツプ10の出力状態が反転
される。これによつて、バイナリフリツプフロツ
プ10のQ側出力端子から“1”の信号が出力さ
れるようになる。このため、表示制御回路4にお
いて、アンド回路44,47が夫々ゲート解除さ
れるので、アラーム時刻設定回路6に設定されて
いるアラーム時刻の時単位情報及び分単位情報が
対応するアンド回路44,47を介して送出され
る。従つて、液晶表示部5には、例えば第5図2
に示すように、「12時35分」のアラーム時刻が表
示される。
Next, when the display switching switch S1 is operated, a pulse signal is output from the one-shot circuit 8.
The output state of binary flip-flop 10 is inverted. As a result, a signal of "1" is output from the Q side output terminal of the binary flip-flop 10. Therefore, in the display control circuit 4, the gates of the AND circuits 44 and 47 are released, so that the AND circuits 44 and 47 correspond to the hourly information and minute information of the alarm time set in the alarm time setting circuit 6. Sent via . Therefore, the liquid crystal display section 5 displays, for example, the image shown in FIG.
As shown, the alarm time of "12:35" is displayed.

このアラーム時刻が表示されているアラームモ
ードにおいて、録音用スイツチS2を操作すると、
このスイツチS2の操作信号は、ワンシヨツト回路
9に与えられ、第4図4に示すようにワンシヨツ
ト回路9から1発のパルス信号を出力させる。こ
のため、バイナリフリツプフロツプ10のQ側出
力信号によつてゲートが解除されるアンド回路1
1からこの1発のパルス信号が出力されると、ダ
ウンカウンタ13には“8”がプリセツトされ
る。また、アンド回路11から出力される1発の
パルス信号は、スイツチ制御部12に与えられ
る。このスイツチ制御部12において、第4図7
に示すように、RS形フリツプフロツプ31はセ
ツトされると共に、第4図9に示すようにバイナ
リフリツプフロツプ35のQ側出力端子から
“1”の信号が出力される。そして、前記フリツ
プフロツプ31のQ側出力信号は、スイツチ制御
部12から制御信号f1として送出されると共に、
アンド回路32をゲート解除する。このアンド回
路32には第4図1に示すような2Hzの出力が与
えられているので、アンド回路32からは第4図
5に示すように、2Hzの信号が出力され、8進カ
ウンタ33に計数される。そして、8進カウンタ
33で計数された内容は、表示制御回路4に送ら
れる。この表示制御回路4には、制御信号f1及び
バイナリフリツプフロツプ10のQ側出力信号が
与えられているので、アンド回路40はゲート解
除される。このため、8進カウンタ33の内容が
アンド回路40、オア回路42を介して表示制御
回路4から送出され、アナログ表示部51に与え
られる。従つて、液晶表示部5において、デイジ
タル表示部49,50には、アラーム時刻「12時
35分」が表示されるほか、アナログ表示部51の
各ドツト表示体は、左端から0.5秒毎に順次点灯
され、そして第6図1に示すように、4秒後にす
べてのドツト表示体が点灯されて固定表示
「START」に対応するドツト表示体51bが点
灯し、録音開始を指示するようになる。
In the alarm mode where this alarm time is displayed, if you operate the recording switch S 2 ,
The operation signal of this switch S2 is applied to the one-shot circuit 9, causing the one-shot circuit 9 to output one pulse signal as shown in FIG. Therefore, the AND circuit 1 whose gate is released by the Q side output signal of the binary flip-flop 10
When this one pulse signal is output from 1, the down counter 13 is preset to "8". Further, one pulse signal outputted from the AND circuit 11 is given to the switch control section 12. In this switch control section 12, as shown in FIG.
As shown in FIG. 4, the RS type flip-flop 31 is set, and a signal of "1" is output from the Q side output terminal of the binary flip-flop 35, as shown in FIG. The Q side output signal of the flip-flop 31 is sent out as a control signal f1 from the switch control section 12, and
AND circuit 32 is gated. Since the AND circuit 32 is given a 2Hz output as shown in FIG. 4, the AND circuit 32 outputs a 2Hz signal as shown in FIG. It is counted. The contents counted by the octal counter 33 are sent to the display control circuit 4. Since the display control circuit 4 is supplied with the control signal f 1 and the Q-side output signal of the binary flip-flop 10, the gate of the AND circuit 40 is released. Therefore, the contents of the octal counter 33 are sent out from the display control circuit 4 via the AND circuit 40 and the OR circuit 42, and provided to the analog display section 51. Therefore, in the liquid crystal display section 5, the digital display sections 49 and 50 display the alarm time "12 o'clock".
35 minutes" is displayed, and each dot display on the analog display section 51 is lit sequentially from the left end every 0.5 seconds, and all dot displays are lit after 4 seconds as shown in Fig. 6-1. Then, the dot display 51b corresponding to the fixed display "START" lights up, instructing to start recording.

一方、スイツチ制御部12から制御信号f1が出
力されることに伴つて、ブザー音信号発生回路2
9は動作し、ゲート回路30はゲート解除され
る。このため、ブザー音信号発生回路29からブ
ザー音信号が出力され、ゲート回路30を介して
スピーカ25に与えられることにより、所定周波
数のブザー音が発音される。このブザー音は、ス
イツチ制御部12から制御信号f1が出力されてい
る間、発音される。
On the other hand, as the control signal f 1 is output from the switch control section 12, the buzzer sound signal generation circuit 2
9 is activated and gate circuit 30 is de-gated. Therefore, a buzzer sound signal is output from the buzzer sound signal generation circuit 29 and is applied to the speaker 25 via the gate circuit 30, whereby a buzzer sound of a predetermined frequency is generated. This buzzer sound is generated while the control signal f 1 is being output from the switch control section 12.

しかして、スイツチ制御部12において、アン
ド回路32から第4図5に示すように、8発のパ
ルス信号が出力されると、8進カウンタ33の計
数値は「8」となり、8進カウンタ33からは、
第4図6に示すように、キヤリー信号が出力され
るようになる。このキヤリー信号の出力によつて
フリツプフロツプ31はリセツトされ、その出力
状態が反転して、第4図7及び第4図8に示すよ
うに、そのQ側出力端子から“0”の信号、その
側出力端子から“1”の信号が出力される。そ
して、バイナリフリツプフロツプ35のQ側出力
端子からは、第4図9に示すように、“1”の信
号が出力されるので、アンド回路36からは第4
図10に示すような出力が得られ、スイツチ制御
部12から制御信号f2として送出される。
In the switch control unit 12, when eight pulse signals are output from the AND circuit 32 as shown in FIG. From,
As shown in FIG. 4, a carry signal is output. The flip-flop 31 is reset by the output of this carry signal, and its output state is inverted, and as shown in FIG. 47 and FIG. A signal of "1" is output from the output terminal. Since the Q side output terminal of the binary flip-flop 35 outputs a signal of "1" as shown in FIG.
An output as shown in FIG. 10 is obtained and sent out from the switch control section 12 as a control signal f2 .

即ち、この制御信号f2は録音用スイツチS2を操
作してから4秒経過した後に出力され、そして、
この制御信号f2の出力によつて録音可能状態とな
る。このように、録音用スイツチS2を操作してか
ら4秒間は、録音開始を知らせる確認音であるブ
ザー音が発音されると共に、録音用スイツチS2
操作してから4秒経過するまでの経過時間が0.5
秒毎に、アナログ表示部51によつて表示され
る。
That is, this control signal f2 is output 4 seconds after the recording switch S2 is operated, and
By outputting this control signal f2 , a recordable state is achieved. In this way, for 4 seconds after operating the recording switch S 2 , the buzzer sound is emitted as a confirmation sound to notify the start of recording, and the buzzer sound is emitted for 4 seconds after operating the recording switch S 2 . Elapsed time is 0.5
It is displayed on the analog display section 51 every second.

しかして、制御信号f2が出力されると、半導体
メモリ19は書き込み指定を受けると共に、アド
レス部16からはアドレス情報が出力され、また
I/o切替回路22はインプツト回路として動作
し、しかもA/D変換回路17及び符号化回路1
8は動作可能状態となる。この状態において、マ
イクロホン25に向かつてラジオ受信機等から使
用者の好みに合つた楽曲を流したり、あるいはア
ラーム時刻の意味する言葉、例えば「会議」、「打
ち合せ」、「待ち合せ」等を声で正しく発音する。
すると、マイクロホン25が感受した音声信号
は、A/D変換回路17によつてデイジタル量に
変換され、さらに符号化回路18で符号化されて
半導体メモリ19に与えられる。この半導体メモ
リ19はアドレス部16からの出力情報によつて
順次指定アドレスが変換され、この指定アドレス
に、音声情報が書き込まれることによつて、所定
の楽曲、「会議」、「待ち合せ」等の音声が録音さ
れるものである。
When the control signal f 2 is output, the semiconductor memory 19 receives write designation, the address section 16 outputs address information, and the I/O switching circuit 22 operates as an input circuit, and the A /D conversion circuit 17 and encoding circuit 1
8 becomes operational. In this state, you can play music that suits the user's preference from a radio receiver or the like by pointing into the microphone 25, or say the words that the alarm time means, such as "meeting", "meeting", "meeting", etc. Pronounce correctly.
Then, the audio signal sensed by the microphone 25 is converted into a digital quantity by the A/D conversion circuit 17, further encoded by the encoding circuit 18, and provided to the semiconductor memory 19. In this semiconductor memory 19, specified addresses are sequentially converted according to output information from the address section 16, and audio information is written to the specified addresses, so that predetermined music, "meeting", "meeting", etc. The audio is recorded.

即ち、制御信号f2の出力によつてアンド回路1
4はゲート解除される。このアンド回路14に
は、第4図2に示すような1Hzの信号が与えられ
ているので、アンド回路14がゲート解除される
と、アンド回路14からは第4図11に示すよう
に、1Hzの信号が出力される。このため、ダウン
カウンタ13にプリセツトされた“8”は、アン
ド回路14から出力される1Hzの信号が与えられ
る毎に、1ずつ減算される。このダウンカウンタ
13の出力内容Aは、表示制御回路4に送られ
る。この表示制御回路4にはバイナリフリツプフ
ロツプ10のQ側出力信号及び制御信号f2が与え
られるので、アンド回路39はゲート解除され
る。このため、ダウンカウンタ13の出力内容A
は、アンド回路39、オア回路42を介して表示
制御回路4から送出され、アナログ表示部51に
与えられる。この結果、液晶表示部5において、
デイジタル表示部49,50には、第6図2に示
すように、アラーム時刻「12時35分」が表示され
るほか、ダウンカウンタ13の出力内容Aが
“8”のときには、アナログ表示部51の8つの
ドツト表示体がすべて点灯されるが、1秒経過す
る毎に、固定表示「PM」、「S」、「F」…に対応
するドツト表示体が消灯し、そして、ダウンカウ
ンタ13の出力内容Aが“5”になつたときに
は、第6図2に示すように、図中、左端から5番
目までの各ドツト表示体が点灯表示され、半導体
メモリ19に録音可能な残り容量は、これを時間
で表わすと残り5秒であることが明示される。こ
のように、録音可能な残り容量は、アナログ表示
部51によつて光学的に表示されるので、この表
示を見ながら録音することができる。
That is, by outputting the control signal f2 , the AND circuit 1
4 is de-gated. Since the AND circuit 14 is given a 1Hz signal as shown in FIG. 42, when the gate of the AND circuit 14 is released, the AND circuit 14 outputs a 1Hz signal as shown in FIG. signal is output. Therefore, "8" preset in the down counter 13 is subtracted by 1 each time the 1 Hz signal output from the AND circuit 14 is applied. The output content A of the down counter 13 is sent to the display control circuit 4. Since the display control circuit 4 is supplied with the Q side output signal of the binary flip-flop 10 and the control signal f2 , the gate of the AND circuit 39 is released. Therefore, the output content A of the down counter 13
is sent from the display control circuit 4 via the AND circuit 39 and the OR circuit 42, and is applied to the analog display section 51. As a result, in the liquid crystal display section 5,
As shown in FIG. 6, the digital display sections 49 and 50 display the alarm time "12:35," and when the output content A of the down counter 13 is "8," the analog display section 51 All eight dot displays are lit, but every second that passes, the dot displays corresponding to the fixed displays "PM", "S", "F", etc. go out, and the down counter 13 is turned off. When the output content A reaches "5", as shown in FIG. 6, the fifth dot display from the left end in the figure lights up, and the remaining recording capacity of the semiconductor memory 19 is: Expressing this in time, it clearly shows that there are 5 seconds left. In this way, the remaining recordable capacity is optically displayed on the analog display section 51, so that recording can be performed while viewing this display.

しかして、アンド回路14から8発のパルス信
号が出力されると、ダウンカウンタ13からは、
第4図12に示すように、ボロー信号が出力され
る。このボロー信号はスイツチ制御部12に送ら
れる。そして、スイツチ制御部12において、ダ
ウンカウンタ13からのボロ信号は、オア回路3
4を介してフリツプフロツプ35の出力状態を反
転する。このため、フリツプフロツプ35のQ側
出力信号は、第4図9に示すように“0”とな
り、またこれに伴つてアンド回路36の出力信号
も第4図10に示すように“0”となる。従つ
て、録音が開始されてから8秒経過すると、録音
は終了するようになる。
When eight pulse signals are output from the AND circuit 14, the down counter 13 outputs the following:
As shown in FIG. 4, a borrow signal is output. This borrow signal is sent to the switch control section 12. Then, in the switch control section 12, the boro signal from the down counter 13 is sent to the OR circuit 3.
4, the output state of flip-flop 35 is inverted. Therefore, the Q side output signal of the flip-flop 35 becomes "0" as shown in FIG. 4, and accordingly, the output signal of the AND circuit 36 also becomes "0" as shown in FIG. 4, 10. . Therefore, the recording will end when 8 seconds have elapsed since the recording started.

しかして、アラーム時刻となり、一致回路7か
らアラーム信号ALが出力された場合には、アラ
ーム信号ALはオア回路アドレス部16に与えら
れ、アドレス部16からアドレス情報を出力させ
ると共に、符号化回路20及び音声信号合成回路
21を夫々動作可能状態とする。このとき、半導
体メモリ19及びI/o切替回路22には、制御
信号f2が与えられていないので、半導体メモリ1
9は読み出し指定を受けると共に、I/o切替回
路22はアウトプツト回路として動作する。この
状態において、半導体メモリ19に記憶されてい
る音声情報は、アドレス部16のアドレス指定に
伴つて順次読み出される。そして、読み出された
音声情報は、符号化回路20によつて符号化され
た後、音声信号合成回路21に送られ、ここで音
声信号に変換・合成され、そしてI/o切替回路
22を介してアンプ23に送られる。このアンプ
23で増幅された音声信号は、インバータ26の
出力信号によつてゲート解除されているゲート回
路24を介してスピーカ25に送られ、アラーム
時刻の報知音として発音される。なお、録音され
ていた音声情報が所定の楽曲であれば、この楽曲
が発音され、また、アラーム時刻の意味する言葉
であれば、この言葉、例えば「会議」、「待ち合
せ」が発音される。
When the alarm time is reached and the alarm signal AL is output from the matching circuit 7, the alarm signal AL is given to the OR circuit address section 16, causing the address section 16 to output address information, and the encoding circuit 20 and the audio signal synthesis circuit 21 are made operable. At this time, since the control signal f 2 is not given to the semiconductor memory 19 and the I/O switching circuit 22, the semiconductor memory 19 and the I/O switching circuit 22 are not given the control signal f2.
9 receives a read designation, and the I/O switching circuit 22 operates as an output circuit. In this state, the audio information stored in the semiconductor memory 19 is sequentially read out in accordance with the address specification of the address section 16. The read audio information is encoded by the encoding circuit 20 and then sent to the audio signal synthesis circuit 21, where it is converted and synthesized into an audio signal, and then sent to the I/O switching circuit 22. The signal is sent to the amplifier 23 via the signal. The audio signal amplified by the amplifier 23 is sent to the speaker 25 via the gate circuit 24 whose gate is released by the output signal of the inverter 26, and is emitted as an alarm time notification sound. Note that if the recorded audio information is a predetermined song, this song is pronounced, and if the word is the meaning of the alarm time, the word, for example, "meeting" or "meeting" is pronounced.

一方、アラーム信号ALはオア回路28を介し
てA/D変換回路27を動作可能状態とする。こ
の状態において、アンプ23によつて増幅された
音量信号はA/D変換回路27によつてデイジタ
ル量に変換され、表示制御回路4に送られる。こ
の表示制御回路4にはアラーム信号ALが与えら
れるので、アンド回路41はゲート解除される。
このため、A/D変換回路27からの音量情報は
アンド回路41及びオア回路42を介して表示制
御回路4から送出され、アナログ表示部51に与
えられる。このため、アナログ表示部51の各ド
ツト表示体によつて発音される録音内容の音量が
レベル表示される。
On the other hand, the alarm signal AL enables the A/D conversion circuit 27 via the OR circuit 28. In this state, the volume signal amplified by the amplifier 23 is converted into a digital quantity by the A/D conversion circuit 27 and sent to the display control circuit 4. Since the alarm signal AL is applied to the display control circuit 4, the gate of the AND circuit 41 is released.
Therefore, the volume information from the A/D conversion circuit 27 is sent out from the display control circuit 4 via the AND circuit 41 and the OR circuit 42, and is given to the analog display section 51. Therefore, the level of the volume of the recorded content produced by each dot display on the analog display section 51 is displayed.

このように、録音用スイツチS2を操作してから
4秒経過した後に録音可能状態となり、そして録
音が開始される4秒前から録音が開始されるまで
の間、録音の開始を知らせる確認音が発音される
と共に、録音が開始されるまでの残り時間がレベ
ル表示される。このため、録音開始時点を聴覚
的、視覚的に知ることができ、録音可能な容量を
無駄にすることなく、録音を有効に行うことがで
きる。また、録音中においては、録音の残り容量
がレベル表示されるので、この表示を見ながら、
録音することができ、録音もれがなくなり、録音
を確実に行うことができる。
In this way, recording becomes possible 4 seconds after operating the recording switch S 2 , and a confirmation sound notifying the start of recording is heard from 4 seconds before recording starts until recording starts. is sounded, and the remaining time until recording starts is displayed at the level. Therefore, the recording start point can be known aurally and visually, and recording can be performed effectively without wasting the recordable capacity. Also, while recording, the remaining recording capacity is displayed at the level, so while watching this display,
It is possible to record, eliminate recording omissions, and ensure reliable recording.

なお、上記各実施例においては、設定時刻にア
ラーム音を報音するようにしたが、この発明はこ
れに限らず、特定日の設定時刻に報音するように
してもよく、また、タイマー時間経過時、タイマ
ーの報知音として、あるいは毎正時に時報として
報音するようにしてもよい。
In each of the above embodiments, the alarm sound is sounded at a set time, but the present invention is not limited to this, and the alarm sound may be sounded at a set time on a specific day. When the time has elapsed, the sound may be emitted as a timer notification sound or as a time signal every hour on the hour.

また、上記各実施例は半導体メモリに録音され
た音声情報はアラーム音としてのみ報音するよう
にしたが、外部操作スイツチにより、音声情報を
任意に読み出して発音させるようにしてもよい。
Further, in each of the embodiments described above, the audio information recorded in the semiconductor memory is sounded only as an alarm sound, but the audio information may be arbitrarily read out and generated by an external operation switch.

また、上記各実施例は、録音可能な残り容量を
アナログ的にレベル表示するようにしたが、これ
をデイジタル的に数値表示するようにしてもよ
い。
Further, in each of the embodiments described above, the remaining recordable capacity is displayed in an analog level, but it may also be displayed digitally and numerically.

さらに、上記各実施例は、録音内容の発音時、
音量レベルを表示するようにしたが、録音中、音
量レベルを表示するようにしてもよい。
Furthermore, in each of the above embodiments, when the recorded content is pronounced,
Although the volume level is displayed, the volume level may also be displayed during recording.

この発明は、以上詳細に説明したように、外部
から音声を入力して録音させ、この録音内容を発
音させるようにしたから、使用者の好みに合つた
楽曲、所望の言葉等を聞くことのできると共に、
録音中において、録音可能な残り容量を光学的に
表示するようにしたから、この表示を見ながら録
音を行うことができ、録音ミスを防止でき、所望
の録音内容を確実に録音することができる。
As explained in detail above, this invention allows the user to input and record audio from the outside, and to pronounce the recorded content, making it possible for the user to listen to music, desired words, etc. that suit the user's tastes. As well as being able to
During recording, the remaining recordable capacity is optically displayed, so you can record while looking at this display, preventing recording mistakes, and ensuring that the desired recording content is recorded. .

【図面の簡単な説明】[Brief explanation of the drawing]

図面は、この発明の実施例を示したもので、第
1図は電子時計の回路構成図、第2図は第1図で
示したスイツチ制御部の回路構成図、第3図は第
1図で示した表示制御回路の回路構成図及び液晶
表示部の構成図、第4図1〜12は各種信号のタ
イミングチヤート、第5図1,2、第6図1,2
は表示状態を示した図である。 5…液晶表示部、12…スイツチ制御部、13
…ダウンカウンタ、17…A/D変換回路、18
…符号化回路、19…半導体メモリ、20…符号
化回路、21…音声信号合成回路、25…マイク
ロホン兼用スピーカ、51…アナログ表示部。
The drawings show an embodiment of the present invention; FIG. 1 is a circuit diagram of an electronic timepiece, FIG. 2 is a circuit diagram of a switch control section shown in FIG. 1, and FIG. The circuit configuration diagram of the display control circuit and the configuration diagram of the liquid crystal display section shown in FIG.
is a diagram showing a display state. 5...Liquid crystal display section, 12...Switch control section, 13
...Down counter, 17...A/D conversion circuit, 18
... Encoding circuit, 19... Semiconductor memory, 20... Encoding circuit, 21... Audio signal synthesis circuit, 25... Microphone speaker, 51... Analog display unit.

Claims (1)

【特許請求の範囲】[Claims] 1 録音開始スイツチと、この録音開始スイツチ
のスタート操作によつて動作を開始し外部から入
力される所定時間分の音声を符号化して記憶する
録声用半導体メモリと、この録音用半導体メモリ
に記憶された内容を読み出して音声信号に変換す
る音声信号変換手段と、この音声信号変換手段で
得られた音声信号に基づいて音声を発音する発音
手段と、前記録音開始スイツチのスタート操作に
よつて始動されタイマ時間が前記所定時間に略等
しいタイマ手段と、前記所定時間及び前記タイマ
手段の内容を前記録音用半導体メモリの録音可能
な残り容量として光学的に表示する表示手段とを
備えたことを特徴とする録音機能付電子機器。
1. A recording start switch, a recording semiconductor memory that starts operation upon the start operation of the recording start switch, and encodes and stores a predetermined period of audio input from the outside; an audio signal converting means for reading out the recorded content and converting it into an audio signal; a sounding means for producing audio based on the audio signal obtained by the audio signal converting means; and a display means for optically displaying the predetermined time and the contents of the timer means as the remaining recordable capacity of the recording semiconductor memory. An electronic device with a recording function.
JP15898479A 1979-12-06 1979-12-06 Electronic equipment with recording function Granted JPS5680740A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15898479A JPS5680740A (en) 1979-12-06 1979-12-06 Electronic equipment with recording function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15898479A JPS5680740A (en) 1979-12-06 1979-12-06 Electronic equipment with recording function

Publications (2)

Publication Number Publication Date
JPS5680740A JPS5680740A (en) 1981-07-02
JPS6212599B2 true JPS6212599B2 (en) 1987-03-19

Family

ID=15683666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15898479A Granted JPS5680740A (en) 1979-12-06 1979-12-06 Electronic equipment with recording function

Country Status (1)

Country Link
JP (1) JPS5680740A (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182580A (en) * 1982-04-19 1983-10-25 Seiko Epson Corp Electronic timepiece with sound recording function
JPS5919883A (en) * 1982-07-23 1984-02-01 Mitsubishi Electric Corp Electronic warning device
JPS5999295U (en) * 1982-12-22 1984-07-05 カシオ計算機株式会社 music data storage device
JPS59193389A (en) * 1983-04-19 1984-11-01 Seiko Epson Corp Electronic time piece with sound memory function
JPS6017797A (en) * 1983-07-12 1985-01-29 株式会社ケンウッド Recorder/reproducer
JPS606199U (en) * 1983-06-24 1985-01-17 株式会社ケンウッド Recording and playback device
JPS6011896A (en) * 1983-06-30 1985-01-22 三洋電機株式会社 Voice recorder
JPS6016198U (en) * 1983-07-12 1985-02-02 株式会社ケンウッド Recording and playback device
JPS60172097A (en) * 1984-02-17 1985-09-05 三洋電機株式会社 Semiconductor recorder
JPS60191097U (en) * 1984-05-28 1985-12-18 中川電気工業株式会社 recording player
JPS62147200U (en) * 1986-03-08 1987-09-17
JP2515149Y2 (en) * 1987-06-16 1996-10-30 株式会社精工舎 Recording equipment
JPS6428696A (en) * 1987-07-23 1989-01-31 Matsushita Electric Ind Co Ltd Message apparatus
JPS6433694A (en) * 1988-05-13 1989-02-03 Seiko Epson Corp Card with voice storing function
JP2557530B2 (en) * 1989-08-19 1996-11-27 カシオ計算機株式会社 Display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4827640A (en) * 1971-08-13 1973-04-12
JPS5018070A (en) * 1973-06-19 1975-02-26
JPS5261932A (en) * 1975-11-17 1977-05-21 Engineered Syst Inc Device for indicating filled degree of memory
JPS54152436A (en) * 1978-05-22 1979-11-30 Seiko Epson Corp Portable information unit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4827640A (en) * 1971-08-13 1973-04-12
JPS5018070A (en) * 1973-06-19 1975-02-26
JPS5261932A (en) * 1975-11-17 1977-05-21 Engineered Syst Inc Device for indicating filled degree of memory
JPS54152436A (en) * 1978-05-22 1979-11-30 Seiko Epson Corp Portable information unit

Also Published As

Publication number Publication date
JPS5680740A (en) 1981-07-02

Similar Documents

Publication Publication Date Title
US4368988A (en) Electronic timepiece having recording function
US4391530A (en) Electronic timepiece
JPS6212599B2 (en)
JPH01265195A (en) Voice display timepiece
US4405241A (en) Electronic device having timepiece function
JPS6237475B2 (en)
JPS62475B2 (en)
JPS6153672B2 (en)
JPS6244628B2 (en)
JPS6212600B2 (en)
JPH01112597A (en) Electronic equipment with recording function
JPH0125354Y2 (en)
JPS621233B2 (en)
JPS621232B2 (en)
JPS6346874Y2 (en)
GB2296346A (en) Alarm clock
JPH0333033Y2 (en)
JPH0255757B2 (en)
JPS6239713B2 (en)
JPS6045388B2 (en) Electronic equipment with notification function
JPS60113180A (en) Timepiece with sound recording memorandum
JPS62168088A (en) Timepiece with memory function
JPS6142154Y2 (en)
JPH085760A (en) Summer-time timepiece
JPH0341799B2 (en)