JPS6212215A - 周波数変換装置 - Google Patents
周波数変換装置Info
- Publication number
- JPS6212215A JPS6212215A JP60150209A JP15020985A JPS6212215A JP S6212215 A JPS6212215 A JP S6212215A JP 60150209 A JP60150209 A JP 60150209A JP 15020985 A JP15020985 A JP 15020985A JP S6212215 A JPS6212215 A JP S6212215A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- phase
- phase difference
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は高周波信号周波数を選択的に同調して周波数変
換する装置に関する。
換する装置に関する。
高周波信号を位相合成して信号を取り出す精成は、例え
ば、特開昭５７−８９５２２号公報、特開昭５７一方５
９１４０号公報等圧示されている。これらは、ハイブリ
ッド回路で分波したあるいは２個のアンテナからの２系
統の高周波信号を、系統ごとに設げた周波数変換器で、
同位相の固定の発振器信号によって中間周波信号に周波
数変換後、位相器によって位相調整し、ハイブリッド回
路で同一位相で合成して信号を取り出している。これは
単一信号周波数のみの信号位相合成であり、多信号に対
する選択に対しては認識されてはいない。
ば、特開昭５７−８９５２２号公報、特開昭５７一方５
９１４０号公報等圧示されている。これらは、ハイブリ
ッド回路で分波したあるいは２個のアンテナからの２系
統の高周波信号を、系統ごとに設げた周波数変換器で、
同位相の固定の発振器信号によって中間周波信号に周波
数変換後、位相器によって位相調整し、ハイブリッド回
路で同一位相で合成して信号を取り出している。これは
単一信号周波数のみの信号位相合成であり、多信号に対
する選択に対しては認識されてはいない。
本発明の目的は多信号の入力に対応し、特別にバンドパ
スフィルタを用いることなく、シかも信号チャネル間で
特性差が少なく、中間周波数成分を選択的に得る周波数
変換装置を提供することにある。
スフィルタを用いることなく、シかも信号チャネル間で
特性差が少なく、中間周波数成分を選択的に得る周波数
変換装置を提供することにある。
本発明では高周波信号を２系統に分配し、このうち１系
統の周波数変換器の前に移相器を設けるとともに、２系
統の周波数変換器に周波数が同一で位相の異なる発振信
号を用いて周波数変換した後中間周波信号をハイブリッ
ド回路で位相合成して選択的に信号を出力するもので、
選択するチャネルに応じて、最適な発振器の位相差をあ
らかじめ、不揮発性メ°モリ−に記憶しておき、チャネ
ル選択時に読み出して発振器の位相差を最適に設定する
ものである。
統の周波数変換器の前に移相器を設けるとともに、２系
統の周波数変換器に周波数が同一で位相の異なる発振信
号を用いて周波数変換した後中間周波信号をハイブリッ
ド回路で位相合成して選択的に信号を出力するもので、
選択するチャネルに応じて、最適な発振器の位相差をあ
らかじめ、不揮発性メ°モリ−に記憶しておき、チャネ
ル選択時に読み出して発振器の位相差を最適に設定する
ものである。
以下本発明の内容について図面を用いて説明する。第１
図で１は高周波信号入力端子、２はハイブリッド電力分
配器（Ｈ）、ｓは移相器。
図で１は高周波信号入力端子、２はハイブリッド電力分
配器（Ｈ）、ｓは移相器。
４．５は周波数変換器、６，７はローパスフィルタ（Ｌ
ＰＦ）、８はハイブリッド電力合成器（Ｈ）、ｑは出力
端子、１０は可変発振器（ＶＣＯ）、１１は可変移相回
路（ＶＦ６）、１２はＰＬＬ制御回路、１３はプリスケ
ーラ（１ハ）、１４は基準発振器、１５は位相比較器（
ＦＤ）、１６はＡ／Ｄコンバータ、１７は位相制御回路
、１８は不揮発性メモリ（以下メモリと略す。）メモリ
、１９は選局制御回路、２０は選局ボードである。ｖＣ
ｏｌｏの発振信号はグリスケーラ１３で固定分周された
あとＰＬＬ制御回路１２に入力され、ＰＬＬ制御回路１
２でメモリ１８からの分周比データに応じて再分周され
るとともに、基準発振器１４０周波数と位相比較され、
この信号によりｖｃｏｔ。
ＰＦ）、８はハイブリッド電力合成器（Ｈ）、ｑは出力
端子、１０は可変発振器（ＶＣＯ）、１１は可変移相回
路（ＶＦ６）、１２はＰＬＬ制御回路、１３はプリスケ
ーラ（１ハ）、１４は基準発振器、１５は位相比較器（
ＦＤ）、１６はＡ／Ｄコンバータ、１７は位相制御回路
、１８は不揮発性メモリ（以下メモリと略す。）メモリ
、１９は選局制御回路、２０は選局ボードである。ｖＣ
ｏｌｏの発振信号はグリスケーラ１３で固定分周された
あとＰＬＬ制御回路１２に入力され、ＰＬＬ制御回路１
２でメモリ１８からの分周比データに応じて再分周され
るとともに、基準発振器１４０周波数と位相比較され、
この信号によりｖｃｏｔ。
の発振周波数を制御している。ＶＣＯｌｏの発振信号は
、可変移相回路１１に入力され、メモ１月８からの位相
差データにもとすいた移相制御回路１７からの信号によ
り、位相差が設定され、周波数変換器４，５に周波数が
同一で、位相差の異なる発振信号が印加される。ここで
周波数変換器４，５への発振信号はＰＤ１５にも加えら
れ、ＰＤ１５で位相比較された信号は、ＮΦコンバータ
１６でデジタルデータに変換され、移相制御回路１７に
加えられる。移相制御回路１７ではメモリ１８からの移
相データとルΦコンバータからのデータを比較して、制
御信号を可変移相器１１に出力して、常に一定の位相差
の発振信号が周波数変換器４，５に印加されるように制
御している。
、可変移相回路１１に入力され、メモ１月８からの位相
差データにもとすいた移相制御回路１７からの信号によ
り、位相差が設定され、周波数変換器４，５に周波数が
同一で、位相差の異なる発振信号が印加される。ここで
周波数変換器４，５への発振信号はＰＤ１５にも加えら
れ、ＰＤ１５で位相比較された信号は、ＮΦコンバータ
１６でデジタルデータに変換され、移相制御回路１７に
加えられる。移相制御回路１７ではメモリ１８からの移
相データとルΦコンバータからのデータを比較して、制
御信号を可変移相器１１に出力して、常に一定の位相差
の発振信号が周波数変換器４，５に印加されるように制
御している。
第１図での周波数選択動作について説明する。
選局ボード２０からの選局信号によって、選局チャネル
に応じた分局比データと位相差データをメモ１月８から
読み出して、前述したように、ＶＣ０１０の発振周波数
と、可変移相回路１１での位相差を決定する。入力端子
１に加えられた高周波信号はハイブリッド電力分配器２
で分配され、一方は移相器３を経て周波数変換器４に入
力し、一方は直接周波数変換器５に入力され、それぞれ
の変換された信号はＬＰＦ６．７を経たのち、ハイブリ
ッド電力合成器８によって合成され、周波数変換された
信号が取り出される。ここで、高周波入力信号角周波数
をωｒとして、ｓｉｎωｒｔとし、ざらに移相器３の位
相変化量をψｒとする。
に応じた分局比データと位相差データをメモ１月８から
読み出して、前述したように、ＶＣ０１０の発振周波数
と、可変移相回路１１での位相差を決定する。入力端子
１に加えられた高周波信号はハイブリッド電力分配器２
で分配され、一方は移相器３を経て周波数変換器４に入
力し、一方は直接周波数変換器５に入力され、それぞれ
の変換された信号はＬＰＦ６．７を経たのち、ハイブリ
ッド電力合成器８によって合成され、周波数変換された
信号が取り出される。ここで、高周波入力信号角周波数
をωｒとして、ｓｉｎωｒｔとし、ざらに移相器３の位
相変化量をψｒとする。
また発振信号の角周波数をω。とじ、周波数変換器４へ
の発振信号をｓｉｎω。を周波数変換器５への発振信号
なｓｉｎω。ｔ＋ψ。とする。周波数変換器４．５には
第１図の場合、ローパスフィルタを接続して差の周波数
成分が得られるようＫしているので、ＬＰＦ６の出力信
号は、５ｉｎ（ω。→ｒ）ｔ−ｑｒ、ＬＰＦ７の出力信
号ハ５ｉｎ（ωｏ−ａｚｒ ） ｔ＋ψ、となる。これ
らの信号を合成する。
の発振信号をｓｉｎω。を周波数変換器５への発振信号
なｓｉｎω。ｔ＋ψ。とする。周波数変換器４．５には
第１図の場合、ローパスフィルタを接続して差の周波数
成分が得られるようＫしているので、ＬＰＦ６の出力信
号は、５ｉｎ（ω。→ｒ）ｔ−ｑｒ、ＬＰＦ７の出力信
号ハ５ｉｎ（ωｏ−ａｚｒ ） ｔ＋ψ、となる。これ
らの信号を合成する。
５ｉｎ（（ω６−ωｒ）ｔ−ψｒ）十５ｉｎ（（ω。−
４Ｉｒ）ｔ＋ψ。 ）−２ｓｉｎ（。。−ｍｒ）ｔ＋ψ
・−ψＥ） ｃｏｓψ・１ψ１（１］とあられされる。
４Ｉｒ）ｔ＋ψ。 ）−２ｓｉｎ（。。−ｍｒ）ｔ＋ψ
・−ψＥ） ｃｏｓψ・１ψ１（１］とあられされる。
上記（１）式の第１項は変換されたω。−ωｒの中間周
波信号成分である。ここで移相器３の位相変化量ψｒは
受信角周波数ωｒの関数であり、位相変化定数を４とす
ると一般的に次式で示される。
波信号成分である。ここで移相器３の位相変化量ψｒは
受信角周波数ωｒの関数であり、位相変化定数を４とす
ると一般的に次式で示される。
ψｒ謬４ωｒ（２）
よって（１）式の第２項は次式で示される。
Ａωｒ＋ψ。−〇あるいは２πとなる周波数で中間周波
信号成分は効率よく合成される。いま０度の条件を考え
ると轟ωｙｍ−ψ。どなる。よって入力信号角周波数ω
ｒに応じて変化する位相変化量に応じて、発振信号の位
相ψ。を変化、すなわち、選局チャネルに応じて位相ψ
。を変化させ、位相条件を満たすようにすれば、選局チ
ャネルでの中間周波信号成分を効率よく合成できること
になる。一方、選局チャネルの周波数からのあるチャネ
ルまでの角周波数の差をΔωｒとすると（３）式は、（
４）式のごとく変換される。
信号成分は効率よく合成される。いま０度の条件を考え
ると轟ωｙｍ−ψ。どなる。よって入力信号角周波数ω
ｒに応じて変化する位相変化量に応じて、発振信号の位
相ψ。を変化、すなわち、選局チャネルに応じて位相ψ
。を変化させ、位相条件を満たすようにすれば、選局チ
ャネルでの中間周波信号成分を効率よく合成できること
になる。一方、選局チャネルの周波数からのあるチャネ
ルまでの角周波数の差をΔωｒとすると（３）式は、（
４）式のごとく変換される。
＾Δωｒ
ｃ ｏ ｓ −（４）
り
すなわち離調角周波数Δωｒに対し、下で比例した角周
波数の変化のｃｏｓ関数で信号が減衰することになる。
波数の変化のｃｏｓ関数で信号が減衰することになる。
よって移相器３０位相変化定数４を大きくとることによ
り、選局チャネルより離れた信号の周波数変換成分を減
衰することがき、選局チャネルの中間周波成分を選択的
に取り出すことができる。
り、選局チャネルより離れた信号の周波数変換成分を減
衰することがき、選局チャネルの中間周波成分を選択的
に取り出すことができる。
以上、本発明の受信動作について述べたが、移相器３０
位相は入力信号周波数によって変化するし可変移相器１
１の位相制御特性は一定ではなく、バラツキがある。本
発明では、これを避けるため、あらかじめ、選局チャネ
ルに応じて最適の発振信号の位相差をメモリーに記憶し
ておく。この動作な第２図に示すブロック図で説明する
。第１図と同一機能を有するものは同一番号を付し説明
を略する。さらにＶＣＯＩＯの発振周波数制御回路部分
についても省略している。
位相は入力信号周波数によって変化するし可変移相器１
１の位相制御特性は一定ではなく、バラツキがある。本
発明では、これを避けるため、あらかじめ、選局チャネ
ルに応じて最適の発振信号の位相差をメモリーに記憶し
ておく。この動作な第２図に示すブロック図で説明する
。第１図と同一機能を有するものは同一番号を付し説明
を略する。さらにＶＣＯＩＯの発振周波数制御回路部分
についても省略している。
移相制御回路１７は、３０のパラレルインシリアルウド
のシフトレジスタ、３１のシリアルインパラレルアウト
のシフトレジスタ、３２のシフトレジスタ３０．５１の
データを比較するコンハレー ｐ 。
のシフトレジスタ、３１のシリアルインパラレルアウト
のシフトレジスタ、３２のシフトレジスタ３０．５１の
データを比較するコンハレー ｐ 。
３３のコンパレータの出力信号が導かれているクロック
発生器、３４のクロック発生器のクロック信号をカウン
トするカウンタ、３５のカウンタのデータをＤ／Ａ変換
するＤ ／ Ａコンバータからなっており、シフトレジ
スタ３０，３１．クロック発生器１９には選局制御信号
が印加されている。
発生器、３４のクロック発生器のクロック信号をカウン
トするカウンタ、３５のカウンタのデータをＤ／Ａ変換
するＤ ／ Ａコンバータからなっており、シフトレジ
スタ３０，３１．クロック発生器１９には選局制御信号
が印加されている。
また４０は信号源、４１はレベル検知器で、レベル検知
器４１の信号は選局制御回路１９へ入力している。第２
図で選局ボード２０をメモリー瞥き込み状態にし、選局
チャネルを選択すると、第２図では図示していないがＰ
ＬＬ制御回路により、希望の中間周波信号成分が得られ
るω。にｖＣｏｌｏの発振周波数が制御される。このと
き信号源４０の信号周波数は選択したチャネルと同じω
ｒの角周波数としており、さらに選局制御回路１９から
の制御信号により、メモリ１８を書き込み状態、クロッ
ク発生器３３をコンパレータ３２から独立して選局信号
によりクロックを発生させて、カウンタ３４をアップ、
ダウンカウントできる状態にしている。まずクロック発
生器３３はカウンタ３４をアップカウントして行きＤ／
Ａコンバータ３５の出力により可変移相器の位相を制御
して行き、これにより前述した位相条件が満たされ出力
レベルが最大となった時、レベル検知器４１から制御信
号が出力され、クロック発生器３３からのクロック出力
を停止する。この時発蚕信号の位相差はＰ Ｄ１５を４
勺コンバータ１６によってデジタルデータに変換してシ
フトレジスタ３０にパラレルインしており、シフトレジ
スタ３０のデータをシリアルアウトして選択チャネルに
応じた位相差データをメモリ１Ｂに書き込む。この手順
を選択するチャネルすべてにわたって実施し、各チャネ
ルごとに最適の位相差データを書き込む。
器４１の信号は選局制御回路１９へ入力している。第２
図で選局ボード２０をメモリー瞥き込み状態にし、選局
チャネルを選択すると、第２図では図示していないがＰ
ＬＬ制御回路により、希望の中間周波信号成分が得られ
るω。にｖＣｏｌｏの発振周波数が制御される。このと
き信号源４０の信号周波数は選択したチャネルと同じω
ｒの角周波数としており、さらに選局制御回路１９から
の制御信号により、メモリ１８を書き込み状態、クロッ
ク発生器３３をコンパレータ３２から独立して選局信号
によりクロックを発生させて、カウンタ３４をアップ、
ダウンカウントできる状態にしている。まずクロック発
生器３３はカウンタ３４をアップカウントして行きＤ／
Ａコンバータ３５の出力により可変移相器の位相を制御
して行き、これにより前述した位相条件が満たされ出力
レベルが最大となった時、レベル検知器４１から制御信
号が出力され、クロック発生器３３からのクロック出力
を停止する。この時発蚕信号の位相差はＰ Ｄ１５を４
勺コンバータ１６によってデジタルデータに変換してシ
フトレジスタ３０にパラレルインしており、シフトレジ
スタ３０のデータをシリアルアウトして選択チャネルに
応じた位相差データをメモリ１Ｂに書き込む。この手順
を選択するチャネルすべてにわたって実施し、各チャネ
ルごとに最適の位相差データを書き込む。
なお書き込みモードでなく受信モードでチャネルを選択
した時は、メモリ１８から移相データを読み出しシフト
レジスタ３１にシリアルインし、発振信号の現状の位相
差データの入っているシフトレジスタ３０とのデー°り
Ｚコンパレータ３２で比較し、データの大小によってク
ロック発生器のクロックを制御してカウンタ３４をアッ
プあるいはダウンカウントしてシフトレジスタ３０と３
２のデータが一致するように制御する。これによって可
変移相器１１０位相差を最適状態にしている。これによ
り、移相器６や可変移相器１１のバラツキさらに、配線
などによる位相変化を含んで、可変移相器１１を最適位
相状態に設定できるので、バラツキな（、各選局チャネ
ルで中間周波信号成分を効率よ（合成し取り出すことが
できている。
した時は、メモリ１８から移相データを読み出しシフト
レジスタ３１にシリアルインし、発振信号の現状の位相
差データの入っているシフトレジスタ３０とのデー°り
Ｚコンパレータ３２で比較し、データの大小によってク
ロック発生器のクロックを制御してカウンタ３４をアッ
プあるいはダウンカウントしてシフトレジスタ３０と３
２のデータが一致するように制御する。これによって可
変移相器１１０位相差を最適状態にしている。これによ
り、移相器６や可変移相器１１のバラツキさらに、配線
などによる位相変化を含んで、可変移相器１１を最適位
相状態に設定できるので、バラツキな（、各選局チャネ
ルで中間周波信号成分を効率よ（合成し取り出すことが
できている。
本発明ではハイブリッド回路１では同相に信号を分配し
ているが、逆相で分配しても同様の効果が得られる。ま
た、移相器３に損失がある場合は、移相器５０前後ある
いは周波数変換器４のあとに可変増幅器を設け、この可
変増幅器の利得の最適状態を位相差データ、とともにメ
モリに記憶してもよい。ざらに第１図の実施例では差の
周波数を取り出すダウンコンバータについて示したが、
ローパスフィルタ（ＬＰＦ）をバイパスフィルタ（ＨＰ
Ｆ）に変更して和の周波数を得るアップコンバータでも
同様の効果が得られることはいうまでもない。これによ
りバンドパスフィルタを特別に用いることな（固定の移
相器のみで中間信号周波数成分を選択的に取り出すこと
ができる。
ているが、逆相で分配しても同様の効果が得られる。ま
た、移相器３に損失がある場合は、移相器５０前後ある
いは周波数変換器４のあとに可変増幅器を設け、この可
変増幅器の利得の最適状態を位相差データ、とともにメ
モリに記憶してもよい。ざらに第１図の実施例では差の
周波数を取り出すダウンコンバータについて示したが、
ローパスフィルタ（ＬＰＦ）をバイパスフィルタ（ＨＰ
Ｆ）に変更して和の周波数を得るアップコンバータでも
同様の効果が得られることはいうまでもない。これによ
りバンドパスフィルタを特別に用いることな（固定の移
相器のみで中間信号周波数成分を選択的に取り出すこと
ができる。
以上説明したように、高周波信号を２系統に分配して、
このうち一系統では固定の移相器を経て、一方は直接、
それぞれの周波数変換器で周波数が同一で位相が異なる
発振信号によって周波数変換した後、合成して中間周波
信号成分を選択的に出力するとともに、選択するチャネ
ルに応じて、発振信号の最適位相差データを不揮発性メ
モリに記憶しておき、チャネル選択時に位相差を最適状
態に設定しなおすことにより、どのチャネル選択時でも
、安定に特別にバンドパスフィルタを用いることなく多
信号の入力のなかから選択的に周波数変換された中間周
波信号成分を得ることができる。
このうち一系統では固定の移相器を経て、一方は直接、
それぞれの周波数変換器で周波数が同一で位相が異なる
発振信号によって周波数変換した後、合成して中間周波
信号成分を選択的に出力するとともに、選択するチャネ
ルに応じて、発振信号の最適位相差データを不揮発性メ
モリに記憶しておき、チャネル選択時に位相差を最適状
態に設定しなおすことにより、どのチャネル選択時でも
、安定に特別にバンドパスフィルタを用いることなく多
信号の入力のなかから選択的に周波数変換された中間周
波信号成分を得ることができる。
第１図は本発明の一実施例を示すブロック図。
第２図は第１図の動作を説明するためのブロック図であ
る。 ２・・・ハイブリッド電力分配器、 ３・・・移相器、４．５−・・周波数変換器、８・・・
ハイプリクド電力合成器、 １１・・・可変移相回路、１０・・・可変発成器、１５
・・・位相比較器、１６・・・ＮΦコンバータ、１７・
・・移相制御回路、１日・・−不揮発性メモリ一方１９
・・・選択制御回路、２０・・・選局ボード。
る。 ２・・・ハイブリッド電力分配器、 ３・・・移相器、４．５−・・周波数変換器、８・・・
ハイプリクド電力合成器、 １１・・・可変移相回路、１０・・・可変発成器、１５
・・・位相比較器、１６・・・ＮΦコンバータ、１７・
・・移相制御回路、１日・・−不揮発性メモリ一方１９
・・・選択制御回路、２０・・・選局ボード。
Claims (1)
- 【特許請求の範囲】 １、入力高周波信号が導かれ２系統に信号を分配する第
１のハイブリッド回路と、第１のハイブリッド回路の１
端の出力信号が導かれ、入力高周波信号周波数に対して
一定の位相変化を与える移相器と、移相器の出力信号が
導入されている第１の周波数変換器と、第１のハイブリ
ッド回路のもう一方の出力信号が導入されている第２の
周波数変換器と、第１と第２の周波数変換器からの周波
数変換信号を合成する第２のハイブリッド回路と、第２
のハイブリッド回路で合成された周波数変換信号を出力
する出力端子と、 チャネルを選択する選局信号によつて周波 数制御される可変発振器と、選局チャネルに応じた位相
差データを記憶している不揮発性メモリと、可変発振器
の発振信号が導入され位相差のある２系統の局発信号を
第１および第２の周波数変換器へ出力する可変移相回路
と、可変移相回路の２系統の局発信号が導入され位相差
を比較する位相比較器と、不揮発性メモリから選局チャ
ネルに対応した位相差データを読み出し、位相比較器か
らの信号とを比較して制御信号を可変移相回路に出力し
て可変移相器から出力する２系統の局発信号の位相差を
選局チャネルに応じて設定する移相制御回路からなるこ
とを特徴とする周波数変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60150209A JPS6212215A (ja) | 1985-07-10 | 1985-07-10 | 周波数変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60150209A JPS6212215A (ja) | 1985-07-10 | 1985-07-10 | 周波数変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6212215A true JPS6212215A (ja) | 1987-01-21 |
Family
ID=15491913
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60150209A Pending JPS6212215A (ja) | 1985-07-10 | 1985-07-10 | 周波数変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6212215A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01282909A (ja) * | 1988-05-09 | 1989-11-14 | Hitachi Ltd | 周波数変換器 |
| JPH01297907A (ja) * | 1988-05-26 | 1989-12-01 | Hitachi Ltd | イメージキャンセルミクサ |
| JPH05160643A (ja) * | 1991-12-04 | 1993-06-25 | Fujitsu Ten Ltd | 位相差発振回路 |
| JPH06291557A (ja) * | 1992-06-03 | 1994-10-18 | Matsushita Electric Ind Co Ltd | 周波数変換装置 |
| JP2011055498A (ja) * | 2009-09-01 | 2011-03-17 | Samsung Electronics Co Ltd | 位相補正方法、位相補正回路、及びそれを含む信号処理装置 |
-
1985
- 1985-07-10 JP JP60150209A patent/JPS6212215A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01282909A (ja) * | 1988-05-09 | 1989-11-14 | Hitachi Ltd | 周波数変換器 |
| JPH01297907A (ja) * | 1988-05-26 | 1989-12-01 | Hitachi Ltd | イメージキャンセルミクサ |
| JP2557949B2 (ja) * | 1988-05-26 | 1996-11-27 | 株式会社日立製作所 | イメージキャンセルミクサ |
| JPH05160643A (ja) * | 1991-12-04 | 1993-06-25 | Fujitsu Ten Ltd | 位相差発振回路 |
| JPH06291557A (ja) * | 1992-06-03 | 1994-10-18 | Matsushita Electric Ind Co Ltd | 周波数変換装置 |
| JP2011055498A (ja) * | 2009-09-01 | 2011-03-17 | Samsung Electronics Co Ltd | 位相補正方法、位相補正回路、及びそれを含む信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5606736A (en) | Heterodyne radio receiver with plural variable frequency local oscillator signals | |
| US8170169B2 (en) | Serializer deserializer circuits | |
| EP0644657B1 (en) | Phase-locked oscillator circuit | |
| US5825813A (en) | Transceiver signal processor for digital cordless communication apparatus | |
| US5140284A (en) | Broad band frequency synthesizer for quick frequency retuning | |
| US4912432A (en) | Plural feedback loop digital frequency synthesizer | |
| US6954506B2 (en) | Clock signal recovery circuit used in receiver of universal serial bus and method of recovering clock signal | |
| EP1277286B9 (en) | Personal communications device with gps receiver and comon clock source | |
| US6150855A (en) | Phase-locked loop and resulting frequency multiplier | |
| CN115603763A (zh) | 多通道信号合成电路及多通道信号合成方法 | |
| US5497128A (en) | Local oscillator system and frequency switching method for minimizing spurious components | |
| US7502435B2 (en) | Two-point modulator arrangement and use thereof in a transmission arrangement and in a reception arrangement | |
| US6509802B2 (en) | PLL-tuning system having a phase detector with a sampling frequency equal to a reference frequency | |
| US7953383B2 (en) | Dual band receiver | |
| JPS6212215A (ja) | 周波数変換装置 | |
| US5715252A (en) | High rate data transmission circuit | |
| US5530406A (en) | Frequency synthesizer having a phase-locked loop structure for fast generation of radio-frequency channels | |
| KR20010029434A (ko) | 클럭 선택을 위한 디지탈 스위칭 이행 시의 타임-워킹방지 방법 및 시스템 | |
| US4709408A (en) | Phased lock loop synchronous detecting system with an automatic frequency tuning circuit | |
| US5812941A (en) | Circuit for measuring output powers of channels and stabilizing radiofrequency output in system using linear power amplifier | |
| EP0881775A1 (en) | A clock generator | |
| KR100271717B1 (ko) | 클럭 주파수 체배 장치를 포함하는 반도체 메모리 장치의 데이터 전송 장치 | |
| CN218734268U (zh) | 一种小型化延时线锁频锁相电路 | |
| US6163232A (en) | Frequency/phase modulator using a digital synthesis circuit in a phase locked loop | |
| KR0138215B1 (ko) | 반 2중 전송방식의 통신 시스템에서 코스타스 루프부를 이용한 송신 주파수의 안정도를 높이는 장치 및 방법 |