JPS62119763A - 同期制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ＶＴＲとＰＣＭテープレコーダとを編集時
に同期運転させるのに適用される同期制御装置に関する
。

〔発明の概要〕

この発明は、ＰＣＭテープレコーダとＶＴＲとを同期さ
せるための同期制？１１装置において、基準信号と同期
し、且つ両者の同期誤差を補正するようなワードクロッ
クを形成し、このワードクロックをＰＣＭテープレコー
ダにそのマスタークロックとして供給することにより、
同期状態に到達する迄の過渡状態において、ＰＣＭテー
プレコーダの再生音が消失したり、ノイズが発生するこ
とを防止するようにしたものである。

〔従来の技術〕

映像及び音声のプログラムを作成する一つの方法として
、ＶＴＲにより記録された映像信号と音声信号とをタイ
ムコードと共に他のＶＴＲ及びＰＣＭテープレコーダに
別個に記録しなおし、ＰＣＭテープレコーダを用いて音
の編集（効果音、ＢＧＭ等の付加）を行い、再びＶＴＲ
に記録し直すものがある。この音声の編集時には、ＶＴ
ＲとＰＣＭテープレコーダとが同期運転されていた。

従来では、ＶＴＲとＰＣＭテープレコーダとの同期は、
両者を基準信号（フレーム周波数の同期信号等）に同期
させ、この時の同期誤差を両者の再生タイムコードから
検出し、同期誤差を補正するように、ＰＣＭテープレコ
ーダのキャプスタンサーボを制御することによりなされ
ていた。他の同期の方式としては、先に提案されている
特願昭６０−１８７７２７号明細書に記載されているよ
うに、検出された同期誤差により、ワードクロックを変
調し、この変調されたワードクロックをＰＣＭテープレ
コーダに供給することにより、ＰＣＭテープレコーダの
マスタークロフタを変更し、従って、再生速度及びデー
タ処理用のサンプリング周波数を変更し、再生データを
正しく再生するものかあった。

〔発明が解決しようとする問題点〕

従来のキャプスタンサーボ回路を制御する同期制御方式
では、同期状態に到達する迄の過渡状態で、テープ速度
が正規のものからずれるために、再生されたデータのサ
ンプリング周波数がずれてしまい、再生データが誤りデ
ータとなり、再生音が一時的にミューティングされる。

編集時に音が出ないことは、リップシンク等の点で編集
作業を困難にする問題を生じる。

ＰＣＭテープレコーダに同期誤差により変調されたワー
ドクロックを供給する方式の場合でも、同期状態に到達
した後にＰＣＭテープレコーダの再生速度を正規のもの
に戻す時にノイズが発生したり、同期状態がずれてしま
い上述と同様の欠点があった。

従って、この発明の目的は、サンプリング周波数のワー
ドクロックと非同期の基準信号により同期運転されてい
るＶＴＲ等の情報信号再生装置及びＰＣＭテープレコー
ダとの間の同期ずれを補正する過渡状態で再生音が消失
したり、ノイズが発生する問題点が解決された同期制御
装置を提供することにある。

Ｃ問題点を解決するための手段〕 この発明は、ＰＣＭテープレコーダ３の再生アドレス情
報とｆｉＩｆ報信号再信号再生装置ＶＴＲ１２の再生ア
ドレス情報から誤差信号を検出するシンクロナイザ１０
を有し、サンプリング周波数を規定するクロックの外部
入力端子を有するＰＣＭテープレコーダ３とサンプリン
グ周波数のクロ・ツクと非同期の基準信号によって同期
される情報信号再生装置１２との両者を同期させるため
の同期制御装置において、 基準信号と同期された所定の周波数のクロックを形成す
るための第１のＰＬＬ回路２３と、第１のＰＬＬ回路２
３からの所定の周波数のクロックと同期され、且つ誤差
信号により周波数が制御されたワードクロックを形成し
、ワードクロックをＰＣＭテープレコーダ３の外部入力
端子に出力する第２のＰＬＬ回路２８と、 からなることを特徴とする同期制御装置である。

〔作用〕

第１のＰＬＬ回路２３によって、基準信号と同期された
所定の周波数例えばサンプリング周波数のワードクロッ
クが形成される。このワードクロック及び同期誤差電圧
が第２のＰＬＬ回路２８に供給され、第２のＰＬＬ回路
２８によって、同期誤差電圧により周波数が可変された
ワードクロックが形成される。ＶＴＲ１２とＰＣＭテー
プレコーダ３との同期誤差を補正するようなワードクロ
ックが第２のＰＬＬ回路２８により発生される。

ＰＣＭテープレコーダ３がワードクロックと同期して動
作するので、再生データを正しく再生できる。同期誤差
が補正されると、ＰＣＭテープレコーダ３のテープ速度
が定常速度に戻される。この場合、補正時のワードクロ
ックは、基準信号と同期されていたので、定常速度に復
帰する時にノイズが発生したり、同期状態が消失するこ
とが防止される− 〔実施例〕 以下、この発明の一実施例について図面を参照して説明
する。第１図は、この発明が通用された同期制御装置の
ブロック図であり、第２図は、この一実施例のシステム
全体の構成を示す、但し、第２図において、映像信号及
び音声信号の系統は、省略され、制御信号系のみが示さ
れている。

第２図において、ｌが標準バスシステムのひとつである
ＩＥＥＥ−４８８バス（ＧＰ−ＩＢ又はＨＰ−ＩＢとも
呼ばれる。）を用いたパスラインを示す。このパスライ
ンｌは、８本のデータラインと３本のハンドシェークラ
インと５本の制御ラインとにより構成されている。

このパスラインｌにマスター側のリモートコントローラ
２及びスレーブ側のリモートコントローラ５が結合され
ている。リモートコントローラ２には、マスター側の固
定ヘッド型の多チャンネル（例えば４８チヤンネル）の
ＰＣＭテープレコーダ３がリモート信号ケーブル４を介
して接続される。リモートコントローラ５には、スレー
ブ側のＰＣＭテープレコーダ６がリモート信号ケーブル
７を介して接続される。

また、マイクロコンピュータシステム８がパスライン１
に接続されている。このマイクロコンピュータシステム
８は、現在のリモート状態を表示したり、リモートコン
トローラ２，５による制御をプログラムするために設け
られている。更に、パスライン１にインターフェース装
置９が結合されている。インターフェース装置９は、パ
ラレル・リモート・コントロールインターフェースとパ
スラインｌとを相互に変換する装置である。このインタ
ーフェース装置９とシンクロナイザ１０とが接続され、
リモート信号ケーブル１１を介してリモートコントロー
ル信号が供給される。

１２は、回転ヘッド型ＶＴＲを示し、ＶＴＲ１２により
再生されたアドレス情報例えばＳＭＰＴＥタイムコード
がシンクロナイザ１０にケーブル１３を介して供給され
る。シンクロナイザ１０からのリモートコントロール信
号がケーブル１４を介して供給される。シンクロナイザ
ｌＯには、マスター側のＰＣＭテープレコーダ３により
再生されたタイムコードがケーブル１５を介して供給さ
れる。

ＰＣＭテープレコーダ３及びＶＴＲ１２には、端子１６
から基準信号例えば複合同期信号が供給され、この基準
信号に再装置が同期される。シンクロナイザｌＯでは、
再生タイムコードに基づいてＰＣＭテープレコーダ３及
びＶＴＲ１２の同期ずれを検出し、このずれに比例した
同期誤差電圧が発生される。この同期誤差電圧がケーブ
ル１７を介してこの発明が適用された同期制御’Ａ置１
８に供給される。

同期制御装置１８には、端子１６からの基準信号が供給
される。この同期制御装置１８は、後述のようにして基
準信号と同期し、且つ同期誤差電圧により周波数が制御
されたワードクロックを発生する。このワードクロック
がケーブル１９を介してＰＣＭテープレコーダ３のクロ
ック入力端子に供給される。スレーブ側のＰＣＭテープ
レコーダ６には、マスター側のＰＣＭテープレコーダ３
から出力された上記のワードクロックがリモートコント
ローラ２及び５を介して供給される。従って、ＰＣＭテ
ープレコーダ３及び５は、共にＶＴＲ１２と同期される
。

第２図に示すリモートコントロールシステムは、リモー
トコントローラ２．５と他の機器との間の制御信号の授
受をパスライン１を介して行い、タイムコード、基準信
号等のリアルタイム伝送を必要とする信号は、パスライ
ンｌとは別の専用のラインで伝送される。パスラインｌ
と結合されたリモートコントローラ２．３等の機器は、
規格に合致したネットワークシステムを構成するために
、ＧＰＩＢドライバ、ネットワークノード回路、ネット
ワーク回路からなるネットワークシステムコントロール
を有している。

上述の同期制御装置１８について第１図を参照して説明
する。端子１６からの基準信号は、シンり抽出回路２１
に供給される。この基準信号は、ＮＴＳＣカラーテレビ
ジョン方式の複合同期信号であって、シンク抽出回路２
１によりフレーム周波数に等しい２９．９７　Ｈｚの基
準信号（パルス波形）が抽出される。この基準信号がス
イッチ回路２２を介してＰＬＬ回路２３に供給される。

基準信号として、３０Ｈｚ　（モノクロテレビジョン信
号のフレーム周波数）　、　２５Ｈｚ　（ＣＣＩＲ方式
のフレーム周波数）及び５９．９４　Ｈｚ　（ＮＴＳＣ
カラーテレビジョン方式のフィールド周波数）を使用し
ても同期可能とされている。

スイッチ回路２２の他の入力として、映像信号系以外の
基準信号即ち、２４Ｈｚ　（フィルム再生時の同期信号
）　、　５０Ｈｚ、　６０Ｈｚ　（電源周波数）　、　
９０Ｈｚ（外部スプロケット周波数）等のパルス信号が
供給される。スイッチ回路２２の出力信号がＰＬＬ回路
２３に供給される。ＰＬＬ回路２３は、基準信号と同期
したサンプリング周波数のワードクロックを発生する。

サンプリング周波数としては、４４．１　ｋＨｚ又は４
８　ｋＨｚの一方を使用可能とされている。ＰＬＬ回路
２３には、サンプリング周波数検出回路４５からの検出
信号が端子２５から供給され、どちらのサンプリング周
波数のワードクロックを発生するかが指定される。

ＰＬＬ回路２３からのワードクロックがスイッチ回路２
６を介してＰＬＬ回路２８に供給される。

スイッチ回路２６の他方の入力として端子２７からの外
部ワードクロックが供給される。ＰＬＬ回路２８には、
端子２９からピッチ情報が供給される。ＰＬＬ回路２８
は、ワードクロックと同期し、且つピッチ情報により周
波数が制御されたワードクロックを形成し、出力端子３
０に出力する。このワードクロックが前述のようにマス
ター側のＰＣＭテープレコーダ３のクロック入力端子に
送出される。

ピッチ情報は、シンクロナイザ１０で形成された同期誤
差電圧に基づいて形成される。３１で示す端子に同期誤
差電圧が供給され、同期誤差電圧がスイッチ回路３２を
介してローパスフィルタ３４に供給される。スイッチ回
路３２の他方の入力電圧が端子３３から供給されている
。この他方の電圧は、例えばマニュアル操作に応じてレ
ベルが変化するものである。

同期誤差電圧からピッチ情報への変換は、ソフトウェア
コントロールによりなされるので、同期誤差電圧がディ
ジタル信号にＡ／Ｄコンバータ３５により変換される。

第２図において一点鎖線で囲んで示す部分は、ソフトウ
ェアコントロールされる部分を表している。このソフト
ウェアコントロールは、ネットワークシステムコントロ
ーラ４０によってなされる。ネットワークシステムコン
トローラ４０は、パスライン１と結合されている。

Ａ／Ｄコンバータ３５からのディジタル誤差信号がディ
ジタルフィルタ４１に供給され、不要信号が除去される
。このディジタルフィルタ４１の出力信号が変換回路４
２に供給される。変換回路４２は、電圧をピッチ情報に
変換するための回路であって、リミッタ作用により、ピ
ッチ情報の最大値を決定する。Ａ／Ｄコンバータ３５．
ディジタルフィルタ４１及び変換回路４２には、端子３
６から例えば１ｋＨｚのサンプリングクロックが供給さ
れる。ピンチ情報は、サンプリング周波数を基準値に対
して何パーセント変えるかを示すもので、その最大値が
例えば＋１２．５％に制限されている。

変換回路４２から出力されるピッチ情報が出力コントロ
ーラ４３を介してフィルタ回路４４に供給される。この
フィルタ回路４４は、ピッチ−Ｉｆｆ　報の変化時の立
ち上がり特性或いは立ち下がり特性を制御するものであ
る。つまり、ピッチ情報の変化の速度を所定値以下に制
限するためのものである。ピッチ情報の変化の速度は、
ＰＣＭテープレコーダの記録データの単位を１セクター
と呼ぶと、１セクターあたり０．１％以内に抑えられて
いる。

出力コントローラ４３は、ネットワークシステムコント
ロール４０からの出力イネーブル信号に応じてピッチ情
報の出力を制御するもの゛である。

同期誤差が補正された後、ストップ動作時等では、ピッ
チ情報の出力がオフとされる。フィルタ回路４４には、
同期誤差電圧から形成された上記のピソチ情報の他にネ
ットワークシステムコントロール４０からのディジタル
的な同期誤差情報が供給できるようになされている。フ
ィルタ回路４４から出力されるピッチ情報が端子２９か
らＰＬＬ回路２８に供給される。

また、サンプリング周波数検出回路４５により、電源オ
ン時にサンプリング周波数が４４．１　ｋＨｚ又は４８
ｋＨｚの何れであるか検出され、その検出結果が端子２
５からＰＬＬ回路２３に供給される。

第３図は、ＰＬＬ回路２８の一例の構成を示す。

ＰＬＬ回路２８は、位相比較回路５２、ローパスフィル
タ５３、ＶＣＯ５４、可変分周回路５５及び分周回路５
６から構成される。位相比較回路５２に端子５１から前
段のＰＬＬ回路２３により基準信号と同期されたワード
クロックと可変分周回路５５の出力信号が供給される。

可変分周回路５５の分周比（１／Ｎ）は、端子２９から
のピッチ情報により制御される。例えば（Ｎ＝２５０）
の時に分周回路５６の出力端子５７にサンプリング周波
数と等しいワードクロツタが得られる。分周比Ｎを２５
０より大きくすると、出力されるワードクロックの周波
数が高くなり、その逆に分周比Ｎを２５０より小さくす
ると、出力されるワードクロックの周波数が低くなる。

第４図に示すように、ＰＬＬ回路２８で形成されるワー
ドクロツタの周波数は、正規のサンプリング周波数Ｆｓ
を中心として、±１２．５％（Ｆ、ｈ〜Ｆ−ｔ）の範囲
で変化する。　　（Ｆ　ｓ　＝４８ｋ　Ｈｚ）の場合に
は１．（Ｆ−ｈ＝５４　ｋＨｚ）となり、（Ｆ−ｔ＝４
２ｋＨｚ）となる、　　（Ｆ　ｓ　＝４４．１　ｋＨｚ
）の場合には、（Ｆ−ｈ”４９．６１２５ｋＨｚ）とな
り、（Ｆ、、−３８，５８７５ｋＨｚ）となる、ＰＣＭ
テープレコーダ３は、このワードクロックをマスターク
ロックとして動作し、テープ速度がワードクロックと比
例して変化する。

また、ＰＣＭテープレコーダ３内のデータ処理のための
サンプリング周波数も同様の割合で変化し、再生データ
がエラーデータとして処理され、ミューティング動作が
されない。

上述のこの発明の一実施例では、端子１６からの基準信
号にＰＣＭテープレコーダ３及びＶＴＲ１２が同期され
る場合、同期誤差電圧に応じて変調されたワードクロッ
クにより、同期誤差の補正がされ、同期誤差が補正され
ると、ＰＣＭテープレコーダのテープ速度が定常速度に
戻される。

尚、上述の一実施例では、ＰＬＬ回路２３により、ワー
ドクロツタを形成している。しかし、このＰＬＬ回路２
３では、サンプリング周波数以外の所定の周波数の基準
信号と同期した信号を形成すれば良い。また、この発明
は、ＶＴＲ以外のアナログ多トラツクテープレコーダ、
フィルム再生装置等の情報信号再生装置とＰＣＭテープ
レコーダとを同期させる場合にも適用できる。

〔発明の効果〕

この発明に依れば、ＶＴＲ等の情報信号再生装置と同期
し、且つ同期誤差電圧により周波数が可変されたワード
クロツタをＰＣＭテープレコーダに供給することにより
、過渡状態で再生音声が消失したり、ノイズが発生する
ことを防止できる。

従って、編集時にリップシンクが困難になる等の不都合
を回避することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はこ
の発明を適用できるリモートコントロールシステムの一
例のブロック図、第３図はＰＬＬ回路の一例のブロック
図、第４図はワードクロックの周波数の制御の説明のた
めの路線図である。 図面における主要な符号の説明 ｌ：バスライン、２．５：リモートコントローラ、３．
６：ＰＣＭテープレコーダ、１０：シンクロナイザ、１
２：ＶＴＲ，１８：同期側？１１装置、２３．２８：Ｐ
ＬＬ回路。

Claims (1)

1. 【特許請求の範囲】 ＰＣＭテープレコーダの再生アドレス情報と情報信号再
   生装置の再生アドレス情報から誤差信号を検出する手段
   を有し、サンプリング周波数を規定するクロックの外部
   入力端子を有する上記ＰＣＭテープレコーダと上記クロ
   ックと非同期の基準信号によって同期される上記情報信
   号再生装置との両者を同期させるための同期制御装置に
   おいて上記基準信号と同期された所定の周波数のクロッ
   クを形成するための第１のクロック発生手段と上記第１
   のクロック形成手段からの上記所定の周波数のクロック
   と同期され、且つ上記誤差信号により周波数が制御され
   たワードクロックを形成し、上記ワードクロックを上記
   ＰＣＭテープレコーダの外部入力端子に出力する第２の
   クロック発生手段と、 からなることを特徴とする同期制御装置。