JPS62109000U - - Google Patents
Info
- Publication number
- JPS62109000U JPS62109000U JP17198685U JP17198685U JPS62109000U JP S62109000 U JPS62109000 U JP S62109000U JP 17198685 U JP17198685 U JP 17198685U JP 17198685 U JP17198685 U JP 17198685U JP S62109000 U JPS62109000 U JP S62109000U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- counter
- signal
- pulse
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 239000007858 starting material Substances 0.000 claims description 3
- 238000001228 spectrum Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 1
Description
第1図は、本考案にかかる電子式スタータの実
施例でその構成を示すブロツク図、第2図は同本
体装置の結線図、第3図は本実施例にかかる電子
式スタータから出力されたスタート音の波形及び
周波数スペクトル特性を表わすグラフ、第4図は
同三次元表示周波数スペクトル特性を表わすグラ
フ、第5図はピストル音の波形及び周波数スペク
トル特性を表わすグラフ、第6図は同三次元表示
周波数スペクトル特性を表わすグラフである。
1……本体装置、2……ピストル型入力接点装
置、3……スピーカ、4……スタート信号発生回
路、5……入力接点用リレー、6……波形整形用
SRフリツプフロツプ、7……単安定マルチバイ
ブレータ、8……入力端子、9……論理積回路、
10……パルス発振器、11……論理和回路、1
2……他の論理積回路、13……Dフリツプフロ
ツプ、14……バイナリーカウンタ、15……リ
セツトパルス発生器、16……記憶装置、17…
…デジタル・アナログ変換器、18……ローパス
フイルタ、19……低周波増幅器、20……可変
抵抗器、21……低周波電力増幅器、22……可
聴音用入力端子、23……低周波増幅器、24…
…可変抵抗器。
Fig. 1 is a block diagram showing the configuration of an embodiment of the electronic starter according to the present invention, Fig. 2 is a wiring diagram of the main unit, and Fig. 3 is a diagram showing the output from the electronic starter according to the embodiment. A graph showing the waveform and frequency spectrum characteristics of the start sound, Fig. 4 is a graph showing the three-dimensional display frequency spectrum characteristics, Fig. 5 is a graph showing the waveform and frequency spectrum characteristics of the pistol sound, and Fig. 6 is the same three-dimensional display. It is a graph showing display frequency spectrum characteristics. 1... Main unit, 2... Pistol type input contact device, 3... Speaker, 4... Start signal generation circuit, 5... Relay for input contact, 6... SR flip-flop for waveform shaping, 7... Monostable Multivibrator, 8...input terminal, 9...AND circuit,
10...Pulse oscillator, 11...OR circuit, 1
2...Other AND circuit, 13...D flip-flop, 14...Binary counter, 15...Reset pulse generator, 16...Storage device, 17...
...Digital-to-analog converter, 18...Low pass filter, 19...Low frequency amplifier, 20...Variable resistor, 21...Low frequency power amplifier, 22...Audio sound input terminal, 23...Low frequency amplifier , 24...
...variable resistor.
Claims (1)
パルス発振器に接続され、スタート信号発生回路
から出力されるスタート信号により作動してパル
ス発振器から出力されるパルスを論理和回路に出
力する一の論理積回路と、フリツプフロツプ回路
に接続されるとともに、パルス発振器に接続され
、フリツプフロツプ回路からの信号により作動し
てパルス発振器から出力されるパルスを上記論理
和回路に出力する他の論理積回路と、一方で上記
一及び他の論理積回路に接続されるとともに、他
方でカウンタに接続され、他の論理積回路から入
力したパルスを入力信号としてカウンタに出力す
る論理和回路と、上記論理和回路から入力される
パルスによりその周波数が0から所定の極大値ま
で変動し、計数値が0から1に変化したときフリ
ツプフロツプ回路にクロツク信号を送り、他方極
大値になつたときにはリセツトパルス発生器にリ
セツト用信号を送るカウンタと、該カウンタに接
続されるとともに他の論理積回路に接続され、カ
ウンタからのクロツク信号を保持して他の論理積
回路にスタート信号として出力するフリツプフロ
ツプ回路と、上記カウンタ及び上記フリツプフロ
ツプ回路に接続され、上記リセツト用信号が入力
されるとカウンタをリセツトするとともにフリツ
プフロツプ回路をリセツトするリセツトパルスを
出力してスタート信号の出力を停止するリセツト
パルス発生器と、上記カウンタに接続され、スタ
ート音のデータを記憶する記憶装置と、上記入力
信号により作動するカウンタに接続され、記憶装
置に記憶されている上記データを入力信号として
受信するデジタル・アナログ変換器と、上記出力
信号が適宜に増幅されて電子音からなるスタート
音を出力するスピーカとを具備することを特徴と
する電子式スタータ。 In addition to being connected to the start signal generation circuit,
One AND circuit is connected to the pulse oscillator and is activated by the start signal output from the start signal generation circuit to output the pulse output from the pulse oscillator to the OR circuit. another AND circuit connected to the oscillator and actuated by a signal from the flip-flop circuit to output the pulse output from the pulse oscillator to the OR circuit; and on the other hand, connected to the one and other AND circuits. On the other hand, an OR circuit is connected to the counter and outputs the pulse input from another AND circuit as an input signal to the counter, and the pulse input from the OR circuit changes the frequency from 0 to a predetermined local maximum value. a counter that sends a clock signal to the flip-flop circuit when the count value changes from 0 to 1, and sends a reset signal to the reset pulse generator when the count value reaches the maximum value; a flip-flop circuit connected to the AND circuit of the counter and holding the clock signal from the counter and outputting it as a start signal to the other AND circuit; and a flip-flop circuit connected to the counter and the flip-flop circuit, into which the reset signal is input. a reset pulse generator that outputs a reset pulse that resets the counter and the flip-flop circuit to stop outputting the start signal; a storage device that is connected to the counter and stores data of the start sound; a digital-to-analog converter that is connected to a counter that is operated by a counter that receives the above-mentioned data stored in a storage device as an input signal, and a speaker that amplifies the above-mentioned output signal appropriately and outputs a start sound consisting of an electronic sound. An electronic starter characterized by comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17198685U JPH0453814Y2 (en) | 1985-11-08 | 1985-11-08 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17198685U JPH0453814Y2 (en) | 1985-11-08 | 1985-11-08 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62109000U true JPS62109000U (en) | 1987-07-11 |
JPH0453814Y2 JPH0453814Y2 (en) | 1992-12-17 |
Family
ID=31108120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17198685U Expired JPH0453814Y2 (en) | 1985-11-08 | 1985-11-08 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0453814Y2 (en) |
-
1985
- 1985-11-08 JP JP17198685U patent/JPH0453814Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPH0453814Y2 (en) | 1992-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62109000U (en) | ||
JPH0321394U (en) | ||
JPS599614U (en) | Shock noise prevention circuit for audio equipment | |
JPS60169799U (en) | message device | |
JPS61199938U (en) | ||
JPS58109793U (en) | audio signal delay device | |
JPH0373037U (en) | ||
JPS5914408U (en) | Circuit to remove pop noise | |
JPS58174737U (en) | data input device | |
JPH0321393U (en) | ||
JPS58168798U (en) | Alarm sound device | |
JPS5834437U (en) | Pulse generation circuit | |
JPS58117523U (en) | Electronic equipment that generates a confirmation sound | |
JPS5999540U (en) | Waveform shaping circuit | |
JPS591254U (en) | Dial signal conversion circuit | |
JPS5869339U (en) | Alarm signal generation circuit | |
JPS58166217U (en) | alarm circuit | |
JPS593447U (en) | ultrasonic pulse switch | |
JPS5950175U (en) | remote control unit | |
JPS59195820U (en) | volume control device | |
JPS58109792U (en) | audio signal delay device | |
JPS5935873U (en) | F-V conversion device | |
JPS63201587U (en) | ||
JPS6014513U (en) | Sine wave generation circuit | |
JPS586450U (en) | send timer |