JPS6195457A - Diagnosis processing method - Google Patents

Diagnosis processing method

Info

Publication number
JPS6195457A
JPS6195457A JP59216822A JP21682284A JPS6195457A JP S6195457 A JPS6195457 A JP S6195457A JP 59216822 A JP59216822 A JP 59216822A JP 21682284 A JP21682284 A JP 21682284A JP S6195457 A JPS6195457 A JP S6195457A
Authority
JP
Japan
Prior art keywords
eif
error
eifs
information
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59216822A
Other languages
Japanese (ja)
Inventor
Tadanobu Hakuba
白馬 忠信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP59216822A priority Critical patent/JPS6195457A/en
Publication of JPS6195457A publication Critical patent/JPS6195457A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation

Abstract

PURPOSE:To point out the position of a failure automatically without manual operation by dividing and defining an error indicator FF(EIF) into a source EIF and a transmitted EIF and analyzing error log information to decide the source EIF. CONSTITUTION:An information processing system consisting of an operation processor (EPU)1, a service processor (SVP)5, etc. includes an error detecting circuit, which has an error indicator FF(EIF). The EIF is divided into the source EIF set up at first at the generation of an error and the transmitted EIF to be reset when the error is transmitted and the transmitted error is detected and the transmitted EIF and these EIFs are defined. When an error is generated in the EPU1, the information is informed from the EPU1 to the SVP5, which records all EIFs included in the EPU1 and the contents of other necessary registers as error log. In case of error diagnosis, the error log information is analyzed and the source EIF is decided, so that the position of the fault can be pointed out without using manual operation.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明に診断処理方式に関し、特に情報処理システムに
おいてエラー発生時にエラーログを収集し、このエラー
ログの分析により故障箇所を指摘する診断処理方式に関
する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a diagnostic processing method, and in particular to a diagnostic processing method that collects an error log when an error occurs in an information processing system and points out the failure location by analyzing the error log. Regarding.

〔従来の技術〕[Conventional technology]

一般に情報処理システムを構成する各装置の中Icは、
ハードウェアによる各種のエラー検出回路が備えられ、
これらのエラー検出回路がエラーを検出したときに、こ
れVCGじてセットされるエラーインディケータフリッ
プフロップ(以下EIF)が各エラー検出回路に対応し
て設けられている。
In general, Ic in each device that constitutes an information processing system is
Equipped with various hardware error detection circuits,
An error indicator flip-flop (hereinafter referred to as EIF) is provided corresponding to each error detection circuit, which is set by VCG when these error detection circuits detect an error.

エラー発生時には、これら各EIFのセット/リセット
の状態を示す情報を含むエラーログが例えばシステム中
のサービスプロセッサにより収集され、ディスク等に記
録される。
When an error occurs, an error log containing information indicating the set/reset status of each EIF is collected by, for example, a service processor in the system and recorded on a disk or the like.

エラー発生時にこうして収集されたエラーログは適当に
編集され、必要に応じて例えばコンソールのディスプレ
イに表示され、あるいはプリントアウトされ、前述の各
EIFのセット/リセットの状態を示す情報が、オペレ
ータにより分析され、故障箇所の診断が行なわれる。
When an error occurs, the error log collected in this way is edited appropriately and displayed on the console display or printed out as necessary, and the information indicating the set/reset status of each EIF mentioned above is analyzed by the operator. The fault location is diagnosed.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

さて、エラー発生時に、最初に起ったエラーが、このエ
ラーの検出をその守備範囲にもつエラー検出回路で検出
され、この検出回路に対応するEIFだけがセットされ
ていれば故障箇所の診断は容易に行なわれる。
Now, when an error occurs, if the first error that occurs is detected by an error detection circuit whose scope is to detect this error, and only the EIF corresponding to this detection circuit is set, the fault location can be diagnosed. easily done.

しかしながら一般に、ひとたびエラーが起ると、このエ
ラーはつぎつぎに伝播し、伝播光のエラー検出回路でも
同様にエラーとして検出されてしまう結果、前述の各E
IFのセット/リセット状態を示す情報は、伝播したエ
ラーの検出によってセットされたEIFも同様にセット
されたEIFとして表示されてしまうため、この情報の
分析によりエラーの原因となった故障箇所の診断を行な
うことは非常に困難になる場合が多い。
However, in general, once an error occurs, this error propagates one after another, and is also detected as an error by the propagating light error detection circuit, resulting in each of the above-mentioned E
Information indicating the set/reset status of the IF indicates that an EIF set due to the detection of a propagated error is also displayed as a set EIF, so by analyzing this information, it is possible to diagnose the failure location that caused the error. It is often very difficult to do so.

これに対して従来は、オペレータが各場合場合に応じて
各自の方法で診断を行なっており、このために多大の労
力と時間と全消費するという欠点があった。
In contrast, in the past, operators performed diagnosis using their own methods depending on each case, which had the disadvantage of consuming a great deal of labor and time.

本発明の目的は、上述の従来の欠点を除去して、組織的
な標準処理方式により人手に頼らず自動的に故障箇所を
指摘する診断処理方式を提供することl/(ある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a diagnostic processing method that eliminates the above-mentioned conventional drawbacks and automatically points out a failure location using an organized standard processing method without relying on human intervention.

〔問題点全解決するための手段〕[Means to solve all problems]

本発明の方式は、複数のハードウェアのエラー検出回路
と前記各エラー検出回路のエラー検出に応じてセットさ
れる前記エラー検出回路に対応するエラーインディケー
ターフリップフロップ(以下EIFと略称する)とエラ
ー発生時に前記各EIFのセット/リセット状態を示す
情報を含むエラーログを収集するエラーログ収集手段と
を具備し前記収集したエラーログ中の前記各EIFのセ
ット/リセット状態を示す情報を分析して故障箇所を指
摘する診断処理方式において、エラー発生時にエラー発
生のために最初にセットされる前記EIFを原始EIF
と定義しこのエラーが伝播し伝播したエラーの検出によ
りリセットされるE I F f、前記原始EIFに対
する被伝播EIFと定義したとき前記各EIFごとに該
EIFを前記被伝播EIFとし得るような前記原始EI
Fになり得るすべての前記EIF’i該EIFに対する
上位EIF’とするエラー伝播情報を用意し、前記収集
したエラーログ中の前記各EIFのセット/リセット状
態を示す情報の中のセットされている前記各EIFごと
に前記エラー伝播情報中の該EIFに対する前記上位E
IFがエラーログ中で全てリセットされている場合に該
EIFを前記原始EIFと判定し該EIFに対応する故
障箇所を指摘する。
The system of the present invention includes a plurality of hardware error detection circuits, an error indicator flip-flop (hereinafter abbreviated as EIF) corresponding to the error detection circuit that is set in response to error detection by each of the error detection circuits, and an error detection circuit. an error log collecting means for collecting an error log including information indicating the set/reset state of each EIF when an error occurs, and analyzing information indicating the set/reset state of each EIF in the collected error log. In the diagnostic processing method that points out the failure location, the EIF that is initially set when an error occurs is called the original EIF.
E Primitive EI
Prepare error propagation information for all the EIF'i that can become F as the upper EIF' for the EIF, and set in the information indicating the set/reset status of each EIF in the collected error log. The upper EIF for each EIF in the error propagation information
If all IFs have been reset in the error log, the EIF is determined to be the original EIF, and the failure location corresponding to the EIF is pointed out.

〔実施例」 次に本発明について図面を参照して説明する。〔Example" Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例を示すブロック■である。FIG. 1 is a block (2) showing one embodiment of the present invention.

この!施例は演算処理装置(EPU)l、システム制御
装置(SCU)2.入出力制御装置(IOP)3、主記
憶装置i(MMU)4、サービスプロセッサ(SVP)
5、ディスク6、エンソール7およびプリンタ8を含む
情報処理システムである。
this! The example is an arithmetic processing unit (EPU) 1, a system control unit (SCU) 2. Input/output control unit (IOP) 3, main memory unit (MMU) 4, service processor (SVP)
5, a disk 6, an encoder 7, and a printer 8.

これらのEPUI、5CU2.l0P3.MMU4等の
諸装置には、エラー発生全検出するハードウェアのエラ
ー検出回路が含まれており、各エラー検出回路は、この
回路がエラーを検出した場合にセットする各エラー検出
回路に対応するエラーインディケータフリップフロップ
(以下EIF)=i有している。
These EPUI, 5CU2. l0P3. Various devices such as the MMU4 include a hardware error detection circuit that detects all error occurrences, and each error detection circuit sets an error corresponding to each error detection circuit when this circuit detects an error. It has indicator flip-flop (hereinafter referred to as EIF)=i.

これらのエラー検出回路とEIFの、各装着内における
配置の一例を第2図(A)VC示す。この例においては
、入力情報100はプロセスP1によっである特定の処
理を受け、この出力はプロセスP2お工びプロセスP5
の入力情報として供給される。
An example of the arrangement of these error detection circuits and EIFs in each installation is shown in FIG. 2(A) VC. In this example, input information 100 is subjected to certain processing by process P1, and its output is processed by process P2 and process P5.
is supplied as input information.

プロセスP2お工びプロセスP5の出力a、7’0セス
P3の入力として供給され、処理場れた結果はそれぞれ
プロセスP4とプロセスP6vc供給される。
The outputs a and 7'0 of process P2 and process P5 are supplied as inputs to process P3, and the results of the processing are supplied to process P4 and process P6vc, respectively.

上記の各プロセスは、それぞれハードウェアの保守交換
ユニット(以後FRU)Kよって処理され、例えばプロ
セスPIは、F几Ull、FRU12、 ・・・・・・
F几UIN工というN8個のユニットにより処理され、
一般にプロセスPiはFRUil。
Each of the above processes is processed by a hardware maintenance/replacement unit (hereinafter referred to as FRU) K. For example, the process PI is FRU12, FRU12, etc.
Processed by N8 units called F-UIN,
Generally, process Pi is FRUil.

F几Ui2.・・・・・・FRUiN4というN、個の
ユニットにより処理されているものとする(各FRUは
図示せず)。
F 几Ui2. It is assumed that processing is performed by N units called FRUiN4 (each FRU is not shown).

さて、各プロセスpih、エラー検出回路Diを含み、
プロセスP1 の処理を行なりユニットFRUil、 
FRUi2. 、・・9.・、F几UiNiのいずれか
に故障が生じた場合九に、工2−検出回路D1  によ
り検出され、これに対応するEIFiをセットする。
Now, each process pih includes an error detection circuit Di,
A unit FRUil performs processing of process P1,
FRUi2. ,...9.・If a failure occurs in any of F-UiNi, it will be detected by the detection circuit D1, and the corresponding EIFi will be set.

例えば今、プロセスP2の中のユニッ)F凡U21に故
障が発生し、このためエラー検出回路D2がエラー全検
出し対応するEIF2’!l−セットしたとする。プロ
セスP2の出力は上述の故障のためにエラーを含みこれ
がプロセスP31C供給される。
For example, now, a failure has occurred in the unit )FU21 in the process P2, so the error detection circuit D2 detects all errors and corresponding EIF2'! Suppose that it is set to l-. The output of process P2 contains errors due to the above-mentioned failure and is fed to process P31C.

この結果、プロセスP3の各ユニッ)[Hバー)”ウェ
アの故障は何もないにもかかわらず供給でれたエラーを
含む入力情報のためにエラー検出回路D3でエラーが検
出され、EIF3がセットされる場合が起り得る。
As a result, an error is detected in the error detection circuit D3 due to input information containing an error that is supplied even though there is no failure in each unit (H bar) of process P3, and EIF3 is set. There may be cases where this happens.

同様にプロセスP3からのエラーを含む入力情報を受け
たプロセスP4とプロセスP6は、ハードウェアの故障
はなくてもエラーを含む入力情報のためにそれぞれのエ
ラー検出回路D4.  L)6で工2−が検出され、そ
の結果EIF4.EIF6がセットされるという場合が
起り得る。
Similarly, processes P4 and P6, which have received input information containing an error from process P3, have their respective error detection circuits D4. L) EIF4.2- is detected at EIF4.6. A case may occur where EIF6 is set.

こうしてハードウェアに実際の故障を起したP2に対応
するEIF2がセットされるばかりでなく。
In this way, not only is EIF2 corresponding to P2 that caused the actual failure in the hardware set.

エラーの伝播によりEIF3.EIF4およびEIF6
もセットされる可能性を有していることになる。
Due to error propagation, EIF3. EIF4 and EIF6
This means that there is also a possibility that it will be set.

さて、上述の例のEIF2のように、自己の担当領域に
含まれるハードウェアの故障により最初にセットされる
EIF’i原始EIFと定義し、上述の例のEIF3.
EIF4.EIF6のようにエラーの伝播によりセット
されるEIFiこの原始EIFK対する被伝播EIFと
定義するとじよう。こうすると、あるEIFが原始EI
Fとなったとき、これに対応する被伝播EIFとなり得
るEIFは上述のようにエラーの伝播を考慮すると常に
足めることができる。
Now, like EIF2 in the above example, EIF'i is defined as the primitive EIF that is first set due to a failure of hardware included in its own area of responsibility, and EIF3 in the above example.
EIF4. Let us define EIFi set by error propagation as EIF6 as the propagated EIF for this original EIFK. In this way, a certain EIF becomes a primitive EI
When F is reached, EIFs that can be propagated EIFs corresponding to this can always be added in consideration of error propagation as described above.

軍2図■は、第2図(A)K示した例における各EIF
が原始EIFとなった場合に、それぞれの原始EIFV
c対する被伝播EIF’となり得る各EIFを示したテ
ーブルの図である。
Figure 2 ■ shows each EIF in the example shown in Figure 2 (A)K.
becomes a primitive EIF, each primitive EIFV
FIG. 3 is a table showing each EIF that can be a propagated EIF' for c.

このテーブルを用いて、各EIFごとに、該EIF金被
法被伝播Pとし得るような原始EIFKなり得るすべて
のEIFをリストするテーブルを作ることは容易である
Using this table, it is easy to create a table that lists, for each EIF, all possible EIFs that can be a primitive EIFK such that the EIF gold can be propagated P.

例えば第2図■のテーブルより、EIF3が被伝播EI
Fとしてリストされている原始EIFには、EIFl、
EIF2.EIF5があり、これらが、EIF3を被伝
播EIFとし得るような原始EIFKなり得るEIFで
あることを示している。
For example, from the table in Figure 2 ■, EIF3 is the propagated EI
The primitive EIFs listed as F include EIFl,
EIF2. EIF5 exists, indicating that these are EIFs that can be primitive EIFKs, such that EIF3 can be a propagated EIF.

こうして各EIFごとに、該EIFを被伝播EIFとし
得るような原始EIFになり得るEIF”iリストした
第2図(Oに示すテーブルを作ることができる。これら
のテーブルはエラーの伝播に関する情報全集約したもの
である。ある被伝播EIFに対してそれに対する原始E
IFになり得るEIFは常に、エラーの伝播に関して上
位を$、6EIFであり、以後、簡単のためにこnを上
位のEIFと呼ぶことにする。例えばEIFIはEIF
’3の上位のEIFである。また、築2図◎に示す如き
テーブルをエラー伝播情報テーブルと呼ぶことにする。
In this way, for each EIF, it is possible to create a table shown in Figure 2 (O) that lists the EIFs that can be a primitive EIF such that the EIF can be a propagated EIF. For a certain propagated EIF, the primitive E
An EIF that can become an IF is always a $6EIF with an upper order in terms of error propagation, and henceforth, for simplicity, this will be referred to as an upper EIF. For example, EIFI is EIF
It is a higher EIF than '3. Also, the table shown in Figure 2 ◎ will be called the error propagation information table.

本実施例の診断処理方式においては、診断処理の対象に
なる各EIFVcついて第2図0に示す如きエラー伝播
情報テーブルが用意されている。
In the diagnostic processing method of this embodiment, an error propagation information table as shown in FIG. 2 is prepared for each EIFVc to be subjected to diagnostic processing.

ざらに本実施例の診断処理方式においては、各EIFご
とに、該EIFVC対応するプロセスを処理する保守交
換ユニット(FRU)’tリストしたEIF−FRU対
応テーブルが用意されている。
Roughly speaking, in the diagnostic processing method of this embodiment, an EIF-FRU correspondence table is prepared for each EIF, listing the maintenance/replacement units (FRUs) that process the process corresponding to the EIFVC.

また後述するように、エラー発生時に各EIFのセット
/リセット状態とを示すEIFセット/リセットテーブ
ルが編集作成され、これらの三種類のテーブルを参照し
て処理が実行される。
Furthermore, as will be described later, an EIF set/reset table indicating the set/reset status of each EIF when an error occurs is edited and created, and processing is executed with reference to these three types of tables.

第3図はこれら三種類のテーブルの一例を示すジ1であ
り、それぞれ、第3図GA)fiEIFセット/リセッ
トテーブル、第3図の)はエラー伝播情報テーブルおよ
び第3図0はEIF−FRU対応テーブルの一例を示す
図である。
FIG. 3 shows an example of these three types of tables, and FIG. 3A) is a fiEIF set/reset table, FIG. It is a figure which shows an example of a correspondence table.

さて、本実施例の診断処理は下記のように実行される。Now, the diagnostic processing of this embodiment is executed as follows.

今、例えばEPU 1にエラーが発生した場合には、エ
ラー発生の情報はEPUIから5VP5に通報される。
For example, if an error occurs in the EPU 1, information on the occurrence of the error is reported from the EPUI to the 5VP5.

この通報を受けると5VPsはEPUIに含まれるすべ
てのEIFを、EPUIに含まれる他の必要なレジスタ
類とともに一連のシフトパスを形成してCれらの内容を
シフトアウトすることによって読出し、これをエラーロ
グとして収集し、ディスク6に記録する。
Upon receiving this notification, 5VPs reads all EIFs included in the EPUI by forming a series of shift paths with other necessary registers included in the EPUI and shifting out their contents, and detects this as an error. The information is collected as a log and recorded on the disk 6.

次に5vpsは、こうして収集したエラーログを編集し
、このエラーログ中に含まれる各EIFのセット/リセ
ットの状態を示すテーブル(前述の第3図囚に示すEI
Fセット/リセットテーブル)全作成する。
Next, 5vps edits the error log thus collected and creates a table showing the set/reset status of each EIF included in this error log (the EI shown in Figure 3 above).
F set/reset table) Create all.

さて、5VP5の診断プログラムは、このEIFセット
/リセットテーブルと、予め用意されている前述のエラ
ー伝播情報テーブルおよびEIF−FRU対応テーブル
とを参照して、第4図に示したフローチャートに従い、
診断処理を実行する。
Now, the 5VP5 diagnostic program refers to this EIF set/reset table, the error propagation information table and the EIF-FRU correspondence table prepared in advance, and follows the flowchart shown in FIG.
Perform diagnostic processing.

すなわち、この診断プログラムがスタートすると(第4
図ア)、まず、1番目のEIFを処理の対象として取上
げる(篇4図イ)。次に前述のEIFセット/リセット
テーブルを参照することVC工って、このEIFがセン
トされているか否かをチェックしく第4図つ)、もしセ
ットされていない場合には第4図キに進む。もしセット
されている場合には、前述のエラー伝播情報テーブルを
参照することにより、このEIFの上位のEIFが存在
するか否かをチェックしく第4図工)、もし存在しない
場合VCハ、上位EIFが存在しないEIFがセットさ
れたことになるので当然このEIFが原始EIFと判定
され、次のチェックを飛°ばして第4図力に進む。また
もし上位EIFが存在する場合には、エラー伝播情報テ
ーブルとEIFセット/リセットテーブルとを参照して
このEIFに対する各上位EIFがすべてリセットされ
ているか否かをチェックする(第4図才)。もし上位E
IFの中にセットされているものがある場合にはこのE
IFは原始EIFではないと判定され篤4図キに進む。
That is, when this diagnostic program starts (the fourth
Figure A), first take the first EIF as the processing target (Figure 4 B). Next, refer to the EIF set/reset table mentioned above to check whether this EIF has been set (Figure 4), and if it is not set, proceed to Figure 4 (K). . If it is set, check whether an upper EIF of this EIF exists by referring to the above-mentioned error propagation information table. Since this means that an EIF that does not exist has been set, this EIF is naturally determined to be the primitive EIF, and the next check is skipped and the process proceeds to the fourth diagram. If an upper EIF exists, the error propagation information table and the EIF set/reset table are referred to to check whether all upper EIFs for this EIF have been reset (see Figure 4). If the top E
If there is something set in IF, this E
It is determined that the IF is not a primitive EIF, and the process proceeds to Figure 4.

これに対して上位EIFがすべてリセットされている場
合VCは、これが原始EIFと判定されて、次の第4図
力に進む。
On the other hand, if all the upper EIFs have been reset, the VC determines that this is the primitive EIF and proceeds to the next fourth diagram.

第4図力においては、このEIFがセットされており、
しかも上述のように上位EIFが存在しないか、または
存在しても上位EIFにセットされているものがないた
めにこのEIFが原始EIFと判定されたもので、従っ
てここで、このEIFに対応するFRUが前述のEIF
−FRU対応テーブルを参照して求められ、これらのF
RU’i指定する情報がコンソール7に表示され、ある
いはプリンタ8でプリントアウトされる。
In the fourth diagram, this EIF is set,
Moreover, as mentioned above, this EIF is determined to be the original EIF because the upper EIF does not exist, or even if it does exist, there is nothing set in the upper EIF, and therefore, here, the FRU is the EIF mentioned above
- Determined by referring to the FRU correspondence table, these FRU
The information specified by RU'i is displayed on the console 7 or printed out on the printer 8.

次に第4図キにおいても処理の対照が次の順番のEIF
に更新され、もしすべてのEIFのチェックが終了し、
でいない場合には(第4図り)、この更新されたE−I
Fが新らしく処理の対象となり、第4図つから上述の処
理が繰返えされる。
Next, in Figure 4 G, the processing contrast is EIF in the following order.
and if all EIF checks are finished,
If not (Figure 4), this updated E-I
F becomes a new object of processing, and the above-described processing is repeated from FIG.

以上の処理によって、人手を介することなく原始EIF
が自動的に決定され、この原始EIFに対応する各FR
Uを指摘する情報が、コンソール7あるいはプリンタ8
に表示出力され、これによって診断処理が迅速に自動的
に行なわれる。
By the above processing, the original EIF can be created without any human intervention.
is automatically determined, and each FR corresponding to this primitive EIF
The information pointing to U is from console 7 or printer 8.
The diagnostic process is quickly and automatically performed.

以上は本発明の一実施例を示したもので、本発明は以上
の実施例に限定されるものではない。
The above shows one embodiment of the present invention, and the present invention is not limited to the above embodiment.

と<VC第3図(A)、 @、 <avc示し1EIF
セツ)/リセットテーブル、エラー伝播情報テーブルお
よびEIF−FRU対応テーブルは単に一例を示したも
のに過ぎない。
and <VC Figure 3 (A), @, <avc shows 1EIF
The set/reset table, the error propagation information table, and the EIF-FRU correspondence table are merely examples.

同様に第4図に示したフローチャートも一例を示したも
のであり、本発明は以上の実施例に限定されるものでな
いことは明らかである。
Similarly, the flowchart shown in FIG. 4 also shows one example, and it is clear that the present invention is not limited to the above embodiment.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によると、エラー伝播VC関す
る情報を予め用意し、この情報を参照することにより、
実際のハードウェアの故障により直接セットされた原始
EIFが、エラーの伝播によりセットされた被伝播EI
Fにより隠蔽されてしまったエラーログ情報を分析して
原始EIFt−決定し、これに対応する保守交換ユニツ
)(FRU)の情報を人手を介さずに自動的に出力する
診断処理方式を提供できる。
As described above, according to the present invention, by preparing information regarding error propagation VC in advance and referring to this information,
A source EIF set directly by an actual hardware failure is set by a propagated EIF due to error propagation.
It is possible to provide a diagnostic processing method that analyzes the error log information hidden by F, determines the original EIFt, and automatically outputs the corresponding maintenance/replacement unit (FRU) information without human intervention. .

これにより診断処略を合理化し、これに要する労力と時
間とを大幅に節減することができる。
This streamlines the diagnostic process and significantly reduces the effort and time required.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施flIを説明するためのブロッ
ク図、第2図(A)は各装置内におけるエラー検出回路
とEIFの配置の一例を示す図、第2図(ハ)は第2図
囚に示した例における原始EIFとそnに対する被伝%
EIFのテーブルを示すの、第2図0汀纂2図(Alに
示した例VCおけるエラー伝播情報テーブルを示す図、
第3図(AはEIFセット/リセットテーブルの一例金
示す図、第3図1(Blはエラー伝播情報テーブルの一
例を示す■、算31Bl(C)1−IEIF−IU対応
テーブルの一例金示す図、お工び第4図は本実施の動作
を示す70−チャートを示す図である。 図において、1・・・・・・演算処理装置(EPU)、
2・・・・・・システム制御装置(8CU)、3・・・
・・・入出力制御装置(IOP)、4・・・・・・主記
憶装置(MMU)、5・・・・・・サービスプロセッサ
(SVP)、6・・・・・・ディスク、7・・・・・・
コンソール、8・・・・・・プリンタ、D1〜D6・・
・・・・エラー検出回JEIFI〜E I F4・・・
・・・エラーインディケータフリップフロップ(ELF
)、Pi〜P6・・・・・・プロセス $3
FIG. 1 is a block diagram for explaining one embodiment of the present invention, FIG. 2(A) is a diagram showing an example of the arrangement of an error detection circuit and an EIF in each device, and FIG. The transmission % for the original EIF and its n in the example shown in Figure 2
The EIF table is shown in Figure 2.
Figure 3 (A shows an example of an EIF set/reset table, Figure 3 1 (Bl shows an example of an error propagation information table), Figure 31Bl (C) shows an example of a 1-IEIF-IU correspondence table. Figure 4 is a diagram showing a 70-chart showing the operation of this implementation.In the figure, 1... Arithmetic processing unit (EPU),
2...System control unit (8CU), 3...
... Input/output control unit (IOP), 4... Main memory unit (MMU), 5... Service processor (SVP), 6... Disk, 7...・・・・・・
Console, 8...Printer, D1-D6...
...Error detection times JEIFI~E I F4...
...Error indicator flip-flop (ELF)
), Pi~P6...Process $3

Claims (1)

【特許請求の範囲】 複数のハードウェアのエラー検出回路と前記各エラー検
出回路のエラー検出に応じてセットされる前記エラー検
出回路に対応するエラーインディケーターフリップフロ
ップ(以下EIFと略称する)とエラー発生時に前記各
EIFのセット/リセット状態を示す情報を含むエラー
ログを収集するエラーログ収集手段とを具備し前記収集
したエラーログ中の前記各EIFのセット/リセット状
態を示す情報を分析して故障箇所を指摘する診断処理方
式において、 エラー発生時にエラー発生のために最初にセットされる
前記EIFを原始EIFと定義しこのエラーが伝播した
エラーの検出によりセットされるEIFを前記原始EL
Fに対する被伝播EIFと定義したとき前記各EIFご
とに該EIFを前記被伝播EIFとし得るような前記原
始EIFになり得るすべての前記EIFを該EIFに対
する上位EIFとするエラー伝播情報を用意し、 前記収集したエラーログ中の前記各EIFのセット/リ
セット状態を示す情報の中のセットされている前記各E
IFごとに前記エラー伝播情報中の該EIFに対する前
記上位EIFがエラーログ中で全てリセットされている
場合に該EIFを前記原始EIFと判定し該EIFに対
応する故障箇所を指摘するようにしたことを特徴とする
診断処理方式。
[Claims] A plurality of hardware error detection circuits, an error indicator flip-flop (hereinafter abbreviated as EIF) corresponding to the error detection circuit that is set in response to error detection by each of the error detection circuits, and an error detection circuit. an error log collecting means for collecting an error log including information indicating the set/reset state of each EIF when an error occurs, and analyzing information indicating the set/reset state of each EIF in the collected error log. In a diagnostic processing method that points out a failure location, the EIF that is initially set when an error occurs is defined as the primitive EIF, and the EIF that is set upon detection of an error that propagated this error is defined as the primitive EL.
When defined as a propagated EIF for F, for each EIF, prepare error propagation information that makes all the EIFs that can become the original EIF such that the EIF can be the propagated EIF as an upper EIF for the EIF, Each of the EIFs set in the information indicating the set/reset status of each EIF in the collected error log
For each IF, if the upper EIFs for the EIF in the error propagation information have all been reset in the error log, the EIF is determined to be the original EIF and the failure location corresponding to the EIF is pointed out. A diagnostic processing method characterized by:
JP59216822A 1984-10-16 1984-10-16 Diagnosis processing method Pending JPS6195457A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59216822A JPS6195457A (en) 1984-10-16 1984-10-16 Diagnosis processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59216822A JPS6195457A (en) 1984-10-16 1984-10-16 Diagnosis processing method

Publications (1)

Publication Number Publication Date
JPS6195457A true JPS6195457A (en) 1986-05-14

Family

ID=16694432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59216822A Pending JPS6195457A (en) 1984-10-16 1984-10-16 Diagnosis processing method

Country Status (1)

Country Link
JP (1) JPS6195457A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01319830A (en) * 1988-05-20 1989-12-26 Internatl Business Mach Corp <Ibm> Error recovery mechanism
JP2009294881A (en) * 2008-06-04 2009-12-17 Fujitsu Ltd Information processing apparatus and information processing method
CN102446131A (en) * 2010-10-14 2012-05-09 无锡江南计算技术研究所 Positioning method and system of computing node and management node

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617404A (en) * 1979-07-23 1981-02-19 Hitachi Ltd Plant-state supervising method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617404A (en) * 1979-07-23 1981-02-19 Hitachi Ltd Plant-state supervising method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01319830A (en) * 1988-05-20 1989-12-26 Internatl Business Mach Corp <Ibm> Error recovery mechanism
JP2009294881A (en) * 2008-06-04 2009-12-17 Fujitsu Ltd Information processing apparatus and information processing method
CN102446131A (en) * 2010-10-14 2012-05-09 无锡江南计算技术研究所 Positioning method and system of computing node and management node

Similar Documents

Publication Publication Date Title
US8656358B2 (en) Plant control system and interlock factor specifying method
US6704888B1 (en) Process and tool for analyzing and locating hardware failures in a computer
JPH11126215A (en) Delay analytical result display device
JPS6195457A (en) Diagnosis processing method
JPH10111712A (en) Alarm monitoring device
JPS61250708A (en) Plant diagnostic device
JPH08305600A (en) Supervisory and diagnostic device for fault state of computer system
JP2007115119A (en) Maintenance support system for monitoring control device
JP3000715B2 (en) Interactive part placement design method
JPH05127941A (en) Fault diagnostic processor
JPH01256896A (en) Process state display device
JP2023136926A (en) Operation note production support system, operation note production support method, and operation note production support program
JPH01280898A (en) Failure display device
JPH04250535A (en) Fault diagnostic result display method
JPS58217009A (en) Indication system for optimal inspection sequence
JP2936170B2 (en) Failure handling method
JPS6277612A (en) Abnormality diagnosing method for plant
JP3247846B2 (en) Medical practice input device
JPH025148A (en) System for diagnosing logical device
JPH10207531A (en) Monitoring device
JPH04153841A (en) System dump extraction system for user process generation abnormal time
JPH0722296B2 (en) In-device monitoring device
JPH05173842A (en) Fault processor
JPH10289124A (en) Data flow abnormality check device
JPS61217837A (en) Fault diagnosis device