JPS6184986A - Field delay equipment - Google Patents

Field delay equipment

Info

Publication number
JPS6184986A
JPS6184986A JP59207523A JP20752384A JPS6184986A JP S6184986 A JPS6184986 A JP S6184986A JP 59207523 A JP59207523 A JP 59207523A JP 20752384 A JP20752384 A JP 20752384A JP S6184986 A JPS6184986 A JP S6184986A
Authority
JP
Japan
Prior art keywords
signal
circuit
field
video signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59207523A
Other languages
Japanese (ja)
Inventor
Michiharu Nishihara
西原 通陽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP59207523A priority Critical patent/JPS6184986A/en
Priority to CN85104931A priority patent/CN85104931B/en
Publication of JPS6184986A publication Critical patent/JPS6184986A/en
Priority to CN86107924.8A priority patent/CN1003905B/en
Priority to CN87103833.1A priority patent/CN1005953B/en
Priority to CN 87103858 priority patent/CN1006837B/en
Priority to CN87103855.2A priority patent/CN1005954B/en
Priority to CN87103859.5A priority patent/CN1005675B/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To simplify a structure of a clock generator circuit in order to simplify a structure of a delay equipment by not inputting video signals to a field memory during a blanking period and decreasing the quantity of signals inputted to the field memory. CONSTITUTION:After the level variation of input video signals is eliminated in a clamp 1, the video signals are inputted to a field memory 4 through a switch 3 of an eliminating device 8. This switch 3 is switched to the output from an amplifier 12 by the control of a switch control 5. The control 5 is activated by a command signal from an input terminal 6 and synchronized with the output of a synchronizing separator circuit 7. The video signal excluding a blanking period is inputted to the memory 4, delayed horizontal and vertical transmission clocks from a delay clock generator circuit 9 are added and the output signal is supplied to a mix circuit 11. The output from a synchronizing signal generator circuit 14 and a continuous wave generator circuit 20 is also added to the circuit 11. Thus, the structure of a field delay equipment is simplified.

Description

【発明の詳細な説明】 (技術分野) 本発明は、ビデオディスクに記録された画像をスチル1
1)生ずるために用いられるフィールド遅延装置に関・
逼°ろ。
Detailed Description of the Invention (Technical Field) The present invention provides a method for converting images recorded on a video disc into still images.
1) Regarding the field delay device used to generate
Let's go.

(従来技術) ビデオディスクでは、その一回転に2つまたは4つのフ
ィールド信号が記録されており、そのために動画を記録
した通常のトラックをス、チル再生しても画像にぶれを
生じる。
(Prior Art) On a video disk, two or four field signals are recorded in one revolution, and therefore, even if a normal track on which a moving image is recorded is played back in a still frame, the image will be blurred.

この画像ぶれを解消するのがフィールド遅延装置であり
、フィールドメモリを用いて同一フィールド信号を繰り
返して出力し、見掛は上、静止画を再生するのであるが
、従来では、水平・垂直帰線を消去するブランキング期
間におけるビデオ信号をもフィールドメモリに入力して
いた。
A field delay device eliminates this image blurring by repeatedly outputting the same field signal using a field memory and reproducing a still image, but in the past, the horizontal and vertical retrace lines were The video signal during the blanking period was also input to the field memory.

しかしながら、このような構成を有する従来例の場合で
は、フィールドメモリに人力される信号量が多く、それ
に(半ない、フィールドメモリのヒツト数が多くなり、
高価になる欠点があった。
However, in the case of the conventional example having such a configuration, the amount of signals manually input to the field memory is large, and the number of hits in the field memory is large.
It had the disadvantage of being expensive.

(発明の目的) 本発明は、このような事情に鑑みてなされたらのであっ
て、スチル再生に際してフィールトメモリ(−人力され
る信シ」伝を減少−どき4.1: ・’rに44ことを
目的と44゜ (発明の構成) 本発明は、このような目的を達成するために、入力ビデ
オ信号からブランキング期間を除く除り手段と、前記除
去手段からのビデオ信号をフィールド遅延し、これを遅
延ビデオ信号として出力するフィールドメモリと、前記
入力ビデオ信号に位相ロックした同期信号を発生ずる同
期信号発生回路と、前記入力ビデオ信号のバースト信号
に位相ロックしたカラーサブキャリア連続波を発生する
連続波発生回路と、前記遅延ビデオ信号に前記同期信号
およびぜバースト信号を付加するミックス回路とを有す
る。
(Objective of the Invention) The present invention has been made in view of the above circumstances, and is aimed at reducing the field memory (-human input information) during still playback. (Structure of the Invention) In order to achieve such an object, the present invention provides a means for removing a blanking period from an input video signal, and a field delaying means for field-delaying the video signal from the removing means. , a field memory that outputs this as a delayed video signal, a synchronization signal generation circuit that generates a synchronization signal phase-locked to the input video signal, and a color subcarrier continuous wave that is phase-locked to the burst signal of the input video signal. and a mixing circuit that adds the synchronization signal and the burst signal to the delayed video signal.

つまり、ブランキング期間においてはビデオ信号をフィ
ールドメモリに入力せず、フィールドメモリに入力され
る信号量を少なくしたのである。
In other words, the video signal is not input to the field memory during the blanking period, thereby reducing the amount of signal input to the field memory.

(実施例) 以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第1図は、本発明のフィールド遅延装置i’jの
実施例を小・;ソ17−/ ′)’Aζあり、r:+ 
t:1は、入力端1゛2かし、のL:’ −、+’ 4
1.H号を中1勺−°1し13ル変動による影響を除去
して入力するクラップであって、したがって、このクラ
ップ1からの人力ヒフ1オ信弓は、クラップ1でレベル
突動による影響を除去されfこ後に人力スイッチ3を介
してフィールドメモリ4に人力されろ。 tffgE人
カスイツカスイッチ3チコントロール5からのコントロ
ール信号に応答して切換操作されるように構成されてい
る。前3己スイツチコントロール5は入力端子6からの
指令信号により動作状態にされ、この動作状態で同期分
離回路7からの同期信号により前記コントロール信号を
出力するようになっている。
(Example) Hereinafter, the present invention will be described in detail based on an example shown in the drawings. FIG. 1 shows an embodiment of the field delay device i'j of the present invention with small
t:1 is input end 1゛2, L:'-,+'4
1. This is a clap that inputs the H No. by 1 degree - 1 and removes the influence of 13 le fluctuations. Therefore, the human-powered Hifu 1 O Shinyumi from this Clap 1 is input without the influence of the level rush at Clap 1. After being removed, it is manually input to the field memory 4 via the manual switch 3. The tffgE manual switch is configured to be switched in response to a control signal from the third control 5. The front switch control 5 is put into an operating state by a command signal from an input terminal 6, and in this operating state, the control signal is outputted by a synchronization signal from a synchronization separation circuit 7.

したがって、フィールドメモリ4にはブランキング期間
を除いたビデオ信号が入力されるようになっている。こ
れらの人力スイッチ3、スイッチコントロール5および
同期分離回路7から成るしのをして除去手段8と称する
Therefore, the video signal excluding the blanking period is input to the field memory 4. The manual switch 3, switch control 5, and synchronous separation circuit 7 are collectively referred to as removal means 8.

fiii記フィ一フィールドメモリ4記同期分離回路7
からの同期信号に基づいて発生される、転送りロック発
生回路9からの水平および垂直転送りロックにkす、人
カピデオ(シ号を亀フィールド遅延し、これを遅延ビデ
オ信号として出力するようになっている。
iii Field memory 4 Synchronization separation circuit 7
In response to the horizontal and vertical transfer locks from the transfer lock generation circuit 9, which are generated based on the synchronization signals from It has become.

前記フィールドメモリ4からの遅延ビデオ信号は、ロー
パスフィルタIOを通してクロックが除去された後にミ
ックス回路IIに入力され、このミックス回路11にお
いて、第2図に示すように、遅延ビデオ信号Aに水平・
垂直同期信号SIおよびバースト信号S、が付加され、
これにより遅延ビデオ信号Aはミックス回路11からは
更に!フィールド遅延された遅延ビデオ信号Bとして出
力されるように構成されている。
The delayed video signal from the field memory 4 passes through a low-pass filter IO to remove the clock, and then is input to a mix circuit II. In this mix circuit 11, as shown in FIG.
A vertical synchronization signal SI and a burst signal S are added,
As a result, the delayed video signal A is further transmitted from the mix circuit 11! The signal is configured to be output as a field-delayed delayed video signal B.

前記ミックス回路!■からの遅延ビデオ信号は、アンプ
I2により人力スイッチ3でのビデオレベルが同一にな
るように増幅された後、このアンプ12を介して前記除
去手段8を構成する人力スイッチ3に人力され、更にフ
ィールドメモリ4で1フイールド遅延される。このよう
にして、この実施例では2フイールドまたは3フイール
ド遅延されたビデオ信号が得られるように構成されてい
る。
Said mix circuit! The delayed video signal from (1) is amplified by the amplifier I2 so that the video level at the manual switch 3 becomes the same, and then is manually supplied to the manual switch 3 constituting the removal means 8 via the amplifier 12, and further It is delayed by one field in field memory 4. In this way, this embodiment is configured to obtain a video signal delayed by two or three fields.

13はスギ1チコントロール5かりのフッI・ロール信
号に応答して切換え動作する出力スイッチであり、この
出力スイッチ13には+iii記ミックス回路1監から
のn延ビデオ信号と入力端子2からのビデオ信号とか入
力され、その出力端子21には、ビデオディスクから再
生されるフィールド区間は非遅延の入力ビデオ信号が出
力され、そして、それ以外の3フイールドは1ないし3
フイールド遅延された遅延ビデオ信号が出力されるよう
になっており、これにより、出力スイッチ13からは4
フイールドいずれも同一のビデオ信号か出力され・てス
チル再生が可能なように構成されている。
Reference numeral 13 denotes an output switch that operates in response to the foot I roll signal from the Sugi 1-chi control 5. A video signal is input, and to the output terminal 21, a non-delayed input video signal is output for the field section played from the video disk, and the other 3 fields are output from 1 to 3.
A field-delayed delayed video signal is output, so that the output switch 13 outputs 4
The same video signal is output from all fields, allowing still playback.

前述の水平・垂直同期信号は、同期分離回路7からの同
期信号に基づき、入力ビデオ信号に位相ロックして同期
信号発生回路I4により発生さけてミックス回路+1に
入力され、ここでこの水;F・垂直同期信号は遅延ビデ
オ信号にミックスされるように構成されている。
The aforementioned horizontal and vertical synchronization signals are phase-locked to the input video signal based on the synchronization signal from the synchronization separation circuit 7, are generated by the synchronization signal generation circuit I4, and are input to the mix circuit +1, where the water; - The vertical synchronization signal is configured to be mixed with the delayed video signal.

前述のバースト信号は、位相比較515、ローIニス゛
ノイルタ16、クリスタルによろ電月、制御型211v
器(V C: X oN 7、バーメトゲートび移相器
19で(R成される連続波発生回路20て生成され、こ
の連続波発生回路20からのバースト信号も前記ミック
ス回路11に与えられ、ここて連通ビデオ信号にミック
スされるようになっている。
The above-mentioned burst signal consists of a phase comparator 515, a low I inverter filter 16, a crystal filter, a control type 211v
The burst signal from the continuous wave generating circuit 20 is also given to the mix circuit 11, where the burst signal is It is designed to be mixed into the continuous video signal.

即ち、入力ビデオ信号のバースト区間について、電圧制
御壓発振器17からの出力と位相比較器15で位相比較
し、その誤差信号で電圧制御型発振ZスI7の発振周波
数をコントロールして入力ビデオ信号のバースト信号に
位相ロックしたカラーサブキャリア連続波を生成する。
That is, for the burst section of the input video signal, the phase is compared with the output from the voltage-controlled oscillator 17 by the phase comparator 15, and the oscillation frequency of the voltage-controlled oscillation Z-s I7 is controlled by the error signal to determine the output of the input video signal. A color subcarrier continuous wave phase-locked to the burst signal is generated.

次に、パーストゲート18からの出力パルスによりバー
スト信号を生成し、更に、移相器19により1フイ一ル
ド間の位相ズレを補正し、フィールド述延信号に付加す
るバースト信号を得るのである。
Next, a burst signal is generated by the output pulse from the burst gate 18, and the phase shift between one field is corrected by the phase shifter 19, thereby obtaining a burst signal to be added to the field delay signal.

(発明の効果) 以上のように、本発明によれば、フィールドメモリに入
力される信号量を少なくできたから、フィールドメモリ
としC従来上り乙ヒブト故の小さいしの4用いることか
ζき、二−ス1. ’/I’tノ4し」イ1りようにな
りた。その上、ブラッキングIIl1間にはフィールト
メモリにクロック発生回路から転送りロックを送らずに
すむようになり、そのブラッキング期間において、クロ
ック発生回路からのクロックを、他装置を駆動あるいは
停止するだめの制御信号に容易に111用することがで
き、ビデオを設計製作する上で、クロック発生回路の構
成を簡略化できて、より一層安価に、かつ、簡単に製作
できるようになった。
(Effects of the Invention) As described above, according to the present invention, the amount of signals input to the field memory can be reduced. -S1. '/I'tノ4shi' began to sound like 'I1'. Furthermore, during the blacking period, there is no need to transfer the lock from the clock generation circuit to the field memory, and during that blacking period, the clock from the clock generation circuit cannot be used to drive or stop other devices. 111 can be easily used as a control signal for a video, and when designing and manufacturing a video, the configuration of the clock generation circuit can be simplified, and manufacturing can be made more inexpensively and easily.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明のフィールド遅延装置の実施例を示す
ブロック図、第2図はフィールドメモリからミックス回
路に入力されるビデオ信号および出力ビデオ信号量々を
説明する図である。 4 ・フィールドメモリ、8 除去手段、II ・ミッ
クス回路、14 同期信号発生回路、20 連続波発生
回路。 」 く    の
FIG. 1 is a block diagram showing an embodiment of the field delay device of the present invention, and FIG. 2 is a diagram illustrating the amount of video signals input to the mix circuit from the field memory and the amount of output video signals. 4 - Field memory, 8 Elimination means, II - Mix circuit, 14 Synchronization signal generation circuit, 20 Continuous wave generation circuit. ”Kuno

Claims (1)

【特許請求の範囲】[Claims] (1)入力ビデオ信号からブランキング期間を除く除去
手段と、 前記除去手段からのビデオ信号をフィールド遅延し、こ
れを遅延ビデオ信号として出力するフィールドメモリと
、 前記入力ビデオ信号に位相ロックした同期信号を発生す
る同期信号発生回路と、 前記入力ビデオ信号のバースト信号に位相ロックしたカ
ラーサブキャリア連続波を発生する連続波発生回路と、 前記遅延ビデオ信号に前記同期信号および前記バースト
信号を付加するミックス回路とを有してなるフィールド
遅延装置。
(1) A removal means for removing a blanking period from an input video signal; a field memory for field-delaying the video signal from the removal means and outputting it as a delayed video signal; and a synchronization signal phase-locked to the input video signal. a continuous wave generation circuit that generates a color subcarrier continuous wave phase-locked to the burst signal of the input video signal; and a mixer that adds the synchronization signal and the burst signal to the delayed video signal. A field delay device comprising a circuit.
JP59207523A 1984-10-03 1984-10-03 Field delay equipment Pending JPS6184986A (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP59207523A JPS6184986A (en) 1984-10-03 1984-10-03 Field delay equipment
CN85104931A CN85104931B (en) 1984-10-03 1985-06-28 Picture reproducer
CN86107924.8A CN1003905B (en) 1984-10-03 1986-11-22 Still image transcriber
CN87103833.1A CN1005953B (en) 1984-10-03 1987-05-28 Picture reproducer
CN 87103858 CN1006837B (en) 1984-10-03 1987-05-28 Picture reproducing apparatus
CN87103855.2A CN1005954B (en) 1984-10-03 1987-05-28 Picture reproducing apparatus
CN87103859.5A CN1005675B (en) 1984-10-03 1987-05-28 Device for reproducing picture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59207523A JPS6184986A (en) 1984-10-03 1984-10-03 Field delay equipment

Publications (1)

Publication Number Publication Date
JPS6184986A true JPS6184986A (en) 1986-04-30

Family

ID=16541125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59207523A Pending JPS6184986A (en) 1984-10-03 1984-10-03 Field delay equipment

Country Status (1)

Country Link
JP (1) JPS6184986A (en)

Similar Documents

Publication Publication Date Title
JPS6110379A (en) Skew distortion eliminating device
JPS6184986A (en) Field delay equipment
JPH05130448A (en) Horizontal afc circuit
JPH09182029A (en) Jitter reduction circuit
JPH0789668B2 (en) Video signal playback device
JP2522308B2 (en) Clock generator
JPS625515B2 (en)
WO1991016789A1 (en) Device for picking up image and for processing digital signal
JP2523010B2 (en) Clamp pulse control circuit
JPH07170422A (en) Horizontal synchronizing signal processing circuit
JPS583433B2 (en) TV show
JPH0568182A (en) Sampling clock generator for video signal
JPH02228889A (en) Picture processing circuit
JPH09233433A (en) Scan converter
JPS62190972A (en) Frame synchronizing signal detecting circuit
JPH0211091A (en) Chrominance signal switching circuit
JPH08223545A (en) Clock recovery circuit, teletext broadcast decoder and receiver
JPS6229286A (en) Scanning line position controller
JPH0260286A (en) Video signal processing device
JPH02260887A (en) Digital phase shifter
JPH0496578A (en) Vertical synchronizing signal separation circuit
JPH1169375A (en) Time base correction device
JPH01256886A (en) Character signal superposing device
JPH02226882A (en) Horizontal synchronizing separator device
JPH06233264A (en) Clock regenerator