JPS6180981A - Device for printed circuit - Google Patents

Device for printed circuit

Info

Publication number
JPS6180981A
JPS6180981A JP20156484A JP20156484A JPS6180981A JP S6180981 A JPS6180981 A JP S6180981A JP 20156484 A JP20156484 A JP 20156484A JP 20156484 A JP20156484 A JP 20156484A JP S6180981 A JPS6180981 A JP S6180981A
Authority
JP
Japan
Prior art keywords
printed wiring
circuit
pattern
sub
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20156484A
Other languages
Japanese (ja)
Inventor
Kazuhiro Kamemoto
亀本 一廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP20156484A priority Critical patent/JPS6180981A/en
Publication of JPS6180981A publication Critical patent/JPS6180981A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/145Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules

Landscapes

  • Combinations Of Printed Boards (AREA)

Abstract

PURPOSE:To prevent or reduce the spuriousness originated at clock signal transmission, by providing main and sub-printed circuit boards, and establishing clock signal utilization circuit on main printed circuit and a clock signal transmission pattern on sub-printed circuit. CONSTITUTION:A specified circuit pattern 12 is formed on one side of the main printed circuit board. This circuit pattern 12 connects circuits with each other. On the other side of the main printed circuit board, each kind of circuit, such as a D/A converter and digital processing circuit, is formed, and is connected electrically to the circuit pattern 12. There are placed a specified number of hole-through's 13 on the circuit board 11, and in the hole-through 13, a conductor 14 is placed and connected to the circuit pattern 12. A sub-printed circuit board 15 is then attached orthogonally to the main printed circuit board 11, and conductive pattern 17, 17 is formed on the sub-printed circuit board 15. By this constitution, the spuriousness, resulting from clock signal transmission, is prevented.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は印刷配線装置て関し、特にデジタル信号処理回
路を組込んだ装置に適用して好適なものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a printed wiring device, and is particularly suitable for application to a device incorporating a digital signal processing circuit.

〔発明の技術的背景〕[Technical background of the invention]

現在使用されているカラーテレビジョン受像機は一般に
アナログ信号処理でおこなわれている。放送局から送ら
れてくるテレビジョン信号はアナログ信号であり、この
信号をアナログで受げてカラーテレビジョン受像機に導
く。受像機ではテレビジョン信号から希望のチャンネル
をチー−すで選局し、映像中間周波数に変換し波 た後、映像検波器で検茨し映像信号を再生する。
Color television receivers currently in use generally use analog signal processing. The television signal sent from the broadcasting station is an analog signal, and this signal is received in analog form and guided to a color television receiver. In the receiver, a desired channel is selected from the television signal using the cheese, converted to a video intermediate frequency, and then detected by a video detector to reproduce the video signal.

この映像信号を色信号と共に陰極線管に供給して陰極線
管画面上に所定のカラー画像を再生している。この映像
信号はアナログ信号であり。
This video signal is supplied to the cathode ray tube together with the color signal to reproduce a predetermined color image on the cathode ray tube screen. This video signal is an analog signal.

従って信号処理回路もリニアIC等を使用しているもの
であるがより高画質の画像を得るにはアナログ信号処理
では限界がある。これは近時カラーテレビジョン受像機
を各種機器のディスプレイとして利用されてきており2
例えばビデオケーム、パーソナルコンピュータ、ビデオ
ディスクあるいは公衆電話回線を利用した文字情報伝送
システム等の画像再生機として利用されている。これら
の機器にはテレビジョン受像機と接続するために伝送側
機器において一度高周波のテレビジョン信号に変換しな
おしてチューナに供給したり、あるいはインターフェー
ス回路を通してテレビジョン受像機の映像回路の外部接
続端子(RGB端子)に信号を供給してカラ−テレビジ
1ン受像機の陰極線管上に画像を再現している。しかし
ながらこの様に伝送側機器においてはデジタル信号を扱
かっているケースが多く、この信号をカラーテレビジョ
ン受像機に例給しても、もともとアナログ信号回路用に
設計されている受像機の回路ではデジタル信号を処理す
ることはできても忠実な再現には至らないのが現状であ
る。これらの点からカラーテレビジョン受像機の映像回
路をデジタル回路化し高画質の再生画像が得られる様に
することが考えられ、各種研究開発、試作がおこなわれ
Therefore, although the signal processing circuit also uses a linear IC or the like, there is a limit to the ability of analog signal processing to obtain higher quality images. This is because color television receivers have recently been used as displays for various devices2.
For example, it is used as an image reproducing device in video cameras, personal computers, video discs, character information transmission systems using public telephone lines, and the like. For these devices, in order to connect to the television receiver, the transmission side equipment converts it back into a high-frequency television signal and supplies it to the tuner, or connects it to the external connection terminal of the television receiver's video circuit through an interface circuit. (RGB terminals) to reproduce images on the cathode ray tube of a color television receiver. However, in many cases, the transmission side equipment handles digital signals, and even if this signal is supplied to a color television receiver, the receiver's circuit, which was originally designed for analog signal circuits, will not be able to handle digital signals. Currently, even if it is possible to process the signal, it is not possible to faithfully reproduce it. From these points of view, it was considered that the video circuit of a color television receiver could be converted into a digital circuit so as to be able to obtain high-quality reproduced images, and various research and development efforts and prototype production were carried out.

一部商品化される様になってきた。このデジタル回路化
することで各種伝送側機器からの信号は忠実に再現する
ことが可能となっている。
Some of them are starting to be commercialized. This digital circuit makes it possible to faithfully reproduce signals from various transmission devices.

〔背景技術の問題点〕[Problems with background technology]

以上の様な映像回路をデジタ/L/回路化することで外
部機器である伝送側機器との整合性は高まり、又処理も
忠実にできる様になるがカラーテレビジ百ン受像機自体
からみるともともと放送局より送られてくるテレビジ舊
ン信号がアナログ信号であるため、このアナログ信号を
一度デジタル信号に変換して処理し、再度アナログ信号
処理をおこなうこととなる。この映像信号をデジタル処
理するためにアナログ−デジタルコンバータ(以下単に
A/Dコンバータと略称する)が使用されるがA/Dコ
ンバータのサンプリング周波数は標本化定理によると信
号帯域の2倍程度が要求されてSす、実際にはそれより
も高いサンプリング周波数が使用されるものでテレビジ
ョン関連機器では3 X fscまたは4 x fsc
 (fscは基準周波数)の周波数が使用される。そし
てデジタル回路ではA/Dコンバータでデジタル処理さ
れた映像信号に対しシフトレジスタを用いてディレーさ
せたり加算器での黒レベル調整2乗算器を利用したコン
トラストやカラー飽和度の調整をおこなう必要があり。
By converting the above-mentioned video circuits into digital/L/circuits, the compatibility with the external equipment on the transmission side is improved, and the processing becomes more faithful, but from the point of view of the color television receiver itself. Since the television signal sent from the broadcasting station is originally an analog signal, this analog signal must be first converted into a digital signal and processed, and then the analog signal processing is performed again. An analog-to-digital converter (hereinafter simply referred to as an A/D converter) is used to digitally process this video signal, but according to the sampling theorem, the sampling frequency of the A/D converter is required to be about twice the signal band. In reality, higher sampling frequencies are used, such as 3 x fsc or 4 x fsc in television-related equipment.
(fsc is the reference frequency) is used. In the digital circuit, it is necessary to delay the video signal digitally processed by the A/D converter using a shift register, adjust the black level with an adder, and adjust contrast and color saturation using a 2 multiplier. .

これらの回路は全てサンプリングクロックに同期させる
ことが要求される。このクロック信号は前述の様に4 
X fscの例えば14.31818MHzの様に非常
に高い周波数を取扱うのでスプリアスの放射あるいは高
速クロックパルスの波形歪が生ずる等の障害が発生する
欠点がある。これは回路に印刷配線基板を使用し、クロ
ックパルス信号を各回路に回路パターンを利用して伝送
すると印刷回路パターンのインダクタンス成分あるいは
パターンの長さKよって前述の様な障害が発生するもの
と思われる。従って現状のカラーテレビジョン受像機に
おけるアナログ処理用の印刷配線基板を使用して回路を
組む場合には特にスプリアス対策を講じなければならな
かった。
All of these circuits are required to be synchronized to the sampling clock. This clock signal is 4 as described above.
Since it handles a very high frequency such as 14.31818 MHz of the X fsc, it has the disadvantage of causing problems such as spurious radiation and waveform distortion of high-speed clock pulses. This is because if a printed wiring board is used for the circuit and a clock pulse signal is transmitted to each circuit using a circuit pattern, the above-mentioned failure will occur due to the inductance component of the printed circuit pattern or the length K of the pattern. It will be done. Therefore, when constructing a circuit using a printed circuit board for analog processing in current color television receivers, special countermeasures against spurious noise must be taken.

〔発明の目的〕[Purpose of the invention]

本発明はこの様な欠点を改善することを目的とし主印刷
配線基板とは別に副印刷配線基板を設け、この副印刷配
線基板を利用してクロック信号をクロック信号利用回路
に夫々伝送することでスプリアス防止をはかった印刷配
線装置を得ることにある。
The present invention aims to improve such drawbacks by providing a sub-printed wiring board separate from the main printed wiring board, and using this sub-printed wiring board to transmit the clock signal to each clock signal utilization circuit. An object of the present invention is to obtain a printed wiring device which prevents spurious noise.

〔発明の概要〕[Summary of the invention]

本発明は主副印刷配線基板を有し、少な(共生印刷配線
基板上にはクロック信号利用回路が組込まれ、副印刷配
線基板にはこれらクロック信号利用回路へクロック信号
を伝送するクロック信号伝送パターンが設゛ゆられ、こ
の伝送パターンからクロック信号利用回路ヘクaツク信
号を供給する様にしたものである。
The present invention has a main and sub printed wiring board, a clock signal utilization circuit is incorporated on the symbiotic printed wiring board, and a clock signal transmission pattern for transmitting clock signals to these clock signal utilization circuits is provided on the sub printed wiring board. A clock signal is supplied to the clock signal utilizing circuit from this transmission pattern.

〔発明の実施例〕[Embodiments of the invention]

以下本発明に係る印刷配線装置について図面と共に詳細
に説明する。
Hereinafter, the printed wiring device according to the present invention will be explained in detail with reference to the drawings.

第1図及び第2図において銅貼積層板等から構成される
主印刷配線基板(11)の−面側には所定の回路パター
ン(工2)が形成される。この図示の場合は詳細なパタ
ーンは省略されている。この回路パターン(12)は回
路相互の接続等をおこなうものであり主印刷配線基板(
11)の他面にはD/Aコンバータやデジタル処理用の
各種回路構成部品が配置され所定の回路パターン(12
)に電気的に接続されているう前記主印刷配線基板(1
1)には所定数の透孔(13)が穿設されており。
In FIGS. 1 and 2, a predetermined circuit pattern (work 2) is formed on the negative side of a main printed wiring board (11) made of a copper-clad laminate or the like. In this illustration, detailed patterns are omitted. This circuit pattern (12) is used to connect circuits to each other, and the main printed wiring board (
11) On the other side, a D/A converter and various circuit components for digital processing are arranged, forming a predetermined circuit pattern (12).
) electrically connected to the main printed wiring board (1
1) is provided with a predetermined number of through holes (13).

この透孔(13)内には回路パターン(12)と連結さ
れた導電体(14)が設けられスルーホールを形成して
いる。この主印刷配線基板(11)の回路パターン(1
2)側には主印刷配線基板(11)面と直角に副印刷配
線基板(15)が植立される。この副印刷配線基板(1
5)には−側に外方へ突出する係止脚(16)が設ゆら
れており、この係止脚(16)を前記主印刷配線基板(
1工)の透孔(13)中に挿入することで係止される。
A conductor (14) connected to the circuit pattern (12) is provided in the through hole (13) to form a through hole. The circuit pattern (1) of this main printed wiring board (11)
On the 2) side, a sub printed wiring board (15) is installed perpendicular to the surface of the main printed wiring board (11). This sub printed wiring board (1
5) is provided with a locking leg (16) that protrudes outward on the negative side, and this locking leg (16) is connected to the main printed wiring board (
It is locked by inserting it into the through hole (13) of 1).

この副印刷配線基板(15)の一平面長手方向には互い
に平行する1対のクロック信号伝送用の導体パターン(
17) (17’ )が設ゆられており、他の一平面上
には全体にわたり接地パターン(18)が設けられてい
る。そして主副印刷配線基板(o)Qs)とは接地パタ
ーン(18)と回路パターン(12)とを半田(19)
付により電気的及び機械的に固定される。又必要に応じ
て導体パターン(17) (17’ )の平衡をとるた
めにマツチング用の抵抗(2(3)あるいはクロック信
号供給又は導出のための回路配線用のリード線(図示せ
ず)が夫々接続されるものである。尚図示の場合には副
印刷配線基板(15)を主印刷配線基板(15)上に略
コの字形に配置した場合を示しているがこの場合は副印
刷配線板(15)の相互の導体パターン(17) (1
7’ )間はジャンパー線(21)等で接続され、接地
パターン(18)間は主印刷配線基板((3)の回路パ
ターン(12)の接地用パターン間で電気的に接続され
るもので、これら副又は主副印刷配線基板(11) (
15)の各バターy、(17)(17’ ) (18)
間の接続はこの方法以外に直接半田付接続することも可
能であり、その他周知の接続方法でおこなうことができ
る。この副印刷配線基板(15)は第3図に示す様に構
成できる。すなわち第3図(a)の様に取付脚(16)
を有する基板(15)に平行な導体パターン(17) 
(17’ )を形成し、2つに分割する箇所に分離用の
ミシン目孔(22)を設けておく。次に第3図(b)の
様に各穫入出力2分配用リード線(23)類及び抵抗(
2(3)更にはジャンパー線(21)等の所要の部品類
を基板(15)の所定位置に設げた透孔(図示せず)K
挿入する。図示の場合は導体パターン(17) (17
’ )が判る様に実際の部品類の挿入方向と逆方向の位
置として図示しているが図示の表裏を反転して部品類を
図中上方から挿入するのが実際の場合である。この様に
必要な部品類を基板(15)の透孔に挿入した後に半田
デイツプ槽や噴流式の半田付装置を用いて一度に必要箇
所を半田付する。その後第3図(C)に示す様にミシン
目孔(22)に沿って基板(15)を複数に分割するこ
とで簡単に配線作業が終了する。この様にして主印刷配
線基板(11)に配線漸開印刷配線基板(15)を取付
け、主印刷配線基板(11)の必要な箇所への副印刷配
線基板(15)のリード線(23)や抵抗(2(3)等
の部品類の他端子を半田付することで接続作業が終了す
る。これらの印刷配線基板(11)(15)K使用され
る回路の概要を示すと第4図の様になる。第4図はデジ
タル化された映像回路の一例を示すもので端子(41)
にはアナログ形態の映像信号が供給され、このアナログ
映像信号はA/Dコンバータ(42)でデジタル映像信
号に変換される。この時コンバータ(42)には基準発
振器(43)からサンプリング用クロック信号が供給さ
れる。この基準発振器(43)は14−31818MH
zの発振周波数で発振し位相が180’異なるΔ1とz
2のクロック信号を発生させる。このzlのクロック信
号でA/Dコンバータ(42)でサンプリングされてデ
ジタル化された映像信号はビデオプロセッサ(44)と
偏向プロセッサ(45) K供給される。
A pair of parallel conductor patterns for clock signal transmission (
17) (17') are provided, and a grounding pattern (18) is provided over the entire other plane. The main and sub-printed wiring board (o)Qs) has a ground pattern (18) and a circuit pattern (12) connected by soldering (19).
It is fixed electrically and mechanically by attaching it. Also, if necessary, a matching resistor (2 (3)) or a lead wire (not shown) for circuit wiring for supplying or deriving a clock signal is installed to balance the conductor patterns (17) (17'). In the illustrated case, the sub printed wiring board (15) is arranged in a substantially U-shape on the main printed wiring board (15), but in this case, the sub printed wiring board (15) Mutual conductor pattern (17) of plate (15) (1
7') are connected by a jumper wire (21), etc., and the ground pattern (18) is electrically connected between the ground patterns of the circuit pattern (12) of the main printed wiring board ((3)). , these sub or main sub printed wiring boards (11) (
15) each butter y, (17) (17' ) (18)
In addition to this method, the connection between them can also be made by direct soldering, or by other well-known connection methods. This sub-printed wiring board (15) can be constructed as shown in FIG. In other words, as shown in Fig. 3(a), the mounting leg (16)
a conductor pattern (17) parallel to the substrate (15) having
(17') is formed, and a perforation hole (22) for separation is provided at the location where it is divided into two parts. Next, as shown in Figure 3(b), each input/output 2 distribution lead wire (23) and resistor (
2 (3) Furthermore, a through hole (not shown) K in which necessary parts such as jumper wires (21) are provided at predetermined positions on the board (15).
insert. In the case shown, the conductor pattern (17) (17
Although the illustration is shown in the opposite direction to the actual insertion direction of the parts, the actual case is to reverse the front and back of the illustration and insert the parts from the top in the drawing. After the necessary parts are inserted into the through holes of the board (15) in this way, the necessary parts are soldered at once using a solder dip tank or a jet type soldering device. Thereafter, the wiring work is easily completed by dividing the board (15) into a plurality of parts along the perforations (22) as shown in FIG. 3(C). In this way, the wiring gradually opening printed wiring board (15) is attached to the main printed wiring board (11), and the lead wires (23) of the sub printed wiring board (15) are connected to the necessary locations on the main printed wiring board (11). The connection work is completed by soldering the other terminals of components such as and resistors (2 (3)). Figure 4 shows an overview of the circuits used in these printed wiring boards (11) (15). Figure 4 shows an example of a digitalized video circuit, with terminals (41)
An analog video signal is supplied to the A/D converter (42), and this analog video signal is converted into a digital video signal by an A/D converter (42). At this time, the converter (42) is supplied with a sampling clock signal from the reference oscillator (43). This reference oscillator (43) is 14-31818MH
Δ1 and z that oscillate at the oscillation frequency of z and have a phase difference of 180'
2 clock signals are generated. A video signal sampled and digitized by the A/D converter (42) using this zl clock signal is supplied to a video processor (44) and a deflection processor (45).

ビデオプロセッサ(44)は輝度信号とカラー信号に分
離するためのCOD回路やコントラスト及び輝度調整回
路を構成する加算器1乗算器、各種ゲート等が含ま匹て
いる。そして主画面内にこの主画面よりも小さな副画面
を再現し、副画面をモニター的に使用することもできる
が、この場合には主画面用及び副画面用の処理をおこな
う。この処理は別個のプロセッサで行うこともでき又同
−のプロセッサ内で処理可能である。
The video processor (44) includes a COD circuit for separating brightness signals and color signals, an adder 1 multiplier forming a contrast and brightness adjustment circuit, various gates, and the like. It is also possible to reproduce a sub-screen smaller than the main screen within the main screen and use the sub-screen as a monitor, but in this case, processing for the main screen and for the sub-screen is performed. This processing can be performed by a separate processor or within the same processor.

このビデオプロセッサ(44)にもσ]、のクロック信
号及びz2のクロック信号が供給され、ビデオプロセラ
−!?″(44)で処理された輝度信号及びカラー信号
は画像重畳回路(46)で重畳される。この重畳回路(
46)にも82のクロック信号が基準発振器(43)か
ら供給されており2重畳回路(46)の出力はデジタル
−アナログコンバータ(47) (以下単す にD/Aコンバータと略称する)で再びア\ログ信号に
変換される。このD/Aコンバータ(47)出力はKG
Bマトリクス回路(48)でマトリクスされて出力端に
RΦG−B信号を得るものである。前記gl及びz2の
クロック信号は偏向プロセッサ(45)にも供給され同
期信号分離やカウントダウン方式の発振器等に適用され
るものである。
This video processor (44) is also supplied with the clock signal σ] and the clock signal z2, and the video processor ! ? The luminance signal and color signal processed in ``(44) are superimposed in an image superimposition circuit (46).
46) is also supplied with 82 clock signals from the reference oscillator (43), and the output of the double circuit (46) is again sent to the digital-to-analog converter (47) (hereinafter simply referred to as the D/A converter). It is converted into an analog signal. This D/A converter (47) output is KG
The signals are matrixed in a B matrix circuit (48) to obtain the RΦG-B signal at the output terminal. The gl and z2 clock signals are also supplied to the deflection processor (45) and are applied to synchronous signal separation, a countdown type oscillator, and the like.

この様に各デジタル処理回路にはクロック信号が使用さ
れるが、このzl及び22のクロック信号を各回路の夫
々に供給するのに前述の副印刷配線基板(15)が使用
される。すなわちλ/Dコンバータ(42) 、基準発
振器(43)、  ビデオプロセラ・す(44)、偏向
プロセッサ(45) 、及び画像重畳回路(46)等の
各穏デジタル処理回路は主印刷配線基板(11)に組込
まれ、基準発振器(43)からこれらデジタル処理回路
に供給されるクロック信号を副印刷配線基板(15)を
利用して伝送する。例えば基準発振器(43)で発振さ
れた分1のクロック信号は副印刷配線基板(15)の導
体パターン(17)を利用して伝送し、z2のクロック
信号は導体パターン(17’)を利用して伝送する。こ
の導体パターン(17) (H’ )は略直線状に配線
されているために最短距離で伝送することができるので
パターンの引まわし等によるインダクタンス成分等を最
小にすることができ、各回路への供給はこの導体パター
ン(17) (17’ )からリード線(23)や抵抗
(2(3)等の部品類を利用して配線供給することがで
きる。勿論主印刷配線基板(11)上のクロック信号用
回路パターン(12)は最小限にとどめ極カバターン長
を短かくする配慮はしておく必要がある。そしてクロッ
ク信号を利用する各回路はこの副印刷配線基板(15)
を最大限に利用するため、この基板(15)に沿って配
置する様にすればその分リード線(23)の長さや回路
パターン(12)の長さを短縮することが可能である。
In this way, each digital processing circuit uses a clock signal, and the aforementioned sub printed wiring board (15) is used to supply the clock signals zl and 22 to each circuit. That is, each digital processing circuit such as a λ/D converter (42), a reference oscillator (43), a video processor (44), a deflection processor (45), and an image superimposition circuit (46) is mounted on the main printed wiring board (11). ), and the clock signal supplied from the reference oscillator (43) to these digital processing circuits is transmitted using the sub-printed wiring board (15). For example, the 1-minute clock signal oscillated by the reference oscillator (43) is transmitted using the conductor pattern (17) of the sub-printed wiring board (15), and the z2 clock signal is transmitted using the conductor pattern (17'). and transmit it. Since this conductor pattern (17) (H') is wired in a substantially straight line, it can be transmitted over the shortest distance, so inductance components due to pattern routing etc. can be minimized, and each circuit can be supplied by wiring from this conductor pattern (17) (17') using components such as lead wires (23) and resistors (2 (3)).Of course, on the main printed wiring board (11) It is necessary to keep the clock signal circuit pattern (12) to a minimum and take care to shorten the pole cover turn length.And each circuit that uses the clock signal is connected to this sub-printed wiring board (15).
In order to make maximum use of the lead wires, the lengths of the lead wires (23) and the lengths of the circuit patterns (12) can be shortened by arranging them along the substrate (15).

更に基板(15)の接地パターン(18)により導体パ
ターン(17)(17′)に対する対アース間インピー
ダンスも平衡がとりやすく、仮に平衡がくずれた場合で
も抵抗(2(3)等によって充分補償することができ、
この抵抗(2(3)の接続位置や値を変えることでデジ
タル回路の変更や入出力特性の変更等にも対応すること
ができる。換言すれば主印刷配線基板(11)内に基準
発振器(43)から(al、glzのクロック信号を各
回路にパターン配線を利用からクロック信号伝送用導体
パターン(17)(17’)のみを独立させて配置した
ことに特徴があるものである。この様に構成した印刷配
線装置を用いて実験した所1次の第1表に示す様な効果
が確認できた。
Furthermore, the grounding pattern (18) of the board (15) makes it easy to balance the impedance between the conductor patterns (17) and (17') to the ground, and even if the balance is lost, it can be sufficiently compensated for by resistors (2 (3), etc.). It is possible,
By changing the connection position and value of this resistor (2 (3)), it is possible to change the digital circuit or change the input/output characteristics.In other words, the reference oscillator ( 43) to (al, glz) using pattern wiring in each circuit, and is characterized by the fact that only the conductor patterns (17) and (17') for clock signal transmission are arranged independently. When we conducted an experiment using a printed wiring device configured as follows, we confirmed the effects shown in Table 1 below.

第1表 第1表はIF’及び几F帯域の国内1チヤンネルから1
2チヤンネルについて測定したもので工Fスプリアスと
は映像中間周波用印刷配線基板に、几Fスプリアスとは
アンテナにこれらデジタル基板から飛込むスプリアスに
ついて測定したものである。この第1表からも判る様に
IFスプリアスについては7 dB、 几Fスプリアス
については4〜9dBの効果が得られておりスプリアス
の防止に極めて効果があることが判る。
Table 1 Table 1 shows 1 channel from 1 domestic channel in IF' and F band.
Measurements were made for 2 channels, and F spurious is the spurious that enters the video intermediate frequency printed wiring board, and F spurious is the spurious that enters the antenna from these digital boards. As can be seen from Table 1, an effect of 7 dB on IF spurious and 4 to 9 dB on F spurious was obtained, indicating that it is extremely effective in preventing spurious.

尚上記説明では副印刷配線基板(15)の−面に平行に
クロック信号伝送導体パターン(17)(17’)を配
列した場合について説明したが本発明はこれに限定され
ることなく種々の変形応用が可能である。例えば副印刷
配線基板(15)の片側の面にのみ2本のクロック伝送
用導体パターン(17) (17’ )及び接地パター
ン(18)の3本のパターン(17) (17”) (
18)を夫々平行に配線し、主印刷配線基板(11)に
最も接近するパターンを接地パターン(18)として構
成することもでき、又Δ1.Δ202つのクロック信号
を使用しない場合には1本の導体パターン(17)又は
(17′)で構成することも可能でクロ7り信号が増減
することでこの導体パターン(17) (17’ )の
数を増減させることで対応することができる。更にこの
導体パターン(17) (17’ )を夫々基板(15
)の両側に配線することも考えられ更には2つの接地パ
ターン(18)間に導体パターン(17) (17’ 
)を配列させる等種々の変形あるいは組合せが可能であ
り。
In the above explanation, the case where the clock signal transmission conductor patterns (17) (17') are arranged parallel to the negative side of the sub-printed wiring board (15) has been explained, but the present invention is not limited to this, and various modifications can be made. Application is possible. For example, only on one side of the sub printed circuit board (15) are three patterns (17) (17'') (two clock transmission conductor patterns (17) (17') and a grounding pattern (18)).
18) can be wired in parallel, and the pattern closest to the main printed wiring board (11) can be configured as the ground pattern (18). Δ20 If two clock signals are not used, it is also possible to configure it with one conductor pattern (17) or (17'), and as the clock signal increases or decreases, this conductor pattern (17) (17') This can be done by increasing or decreasing the number. Furthermore, these conductor patterns (17) (17') are attached to the substrate (15), respectively.
), and it is also possible to wire the conductor pattern (17) (17') between the two ground patterns (18).
), various modifications or combinations such as arranging them are possible.

水 図示の実施例に限定させることはない。そして基板(1
5)の形状もコの字状配置に限定されず直線状にしても
よいし多数並設してもよいし主印刷配線基板(11)と
別ピースを使用して副印刷配線基板(15)を対向する
様に離間させて配置することもできる。モして主副印刷
配線基[(11)(15)同志の固定方法もこの方法に
特定されるものではなく、更には部品類のリード線を反
対側に折り返えして主印刷配線基板(11)の回路パタ
ーン(12)又は他の部品類と接続する様な場合には副
印刷配線基板(15)の所定の位置に切欠を設は作業性
の向上やリード線の位置変動等を防止する様に構成する
ことも可能である。
There is no limitation to the water illustrated embodiment. And the board (1
The shape of 5) is not limited to the U-shaped arrangement, but may be linear, or a large number of them may be arranged side by side, or the sub printed wiring board (15) may be a separate piece from the main printed wiring board (11). They can also be spaced apart so that they face each other. The method for fixing the main and sub-printed wiring boards [(11) and (15) is not limited to this method, and the lead wires of the parts may be folded back to the opposite side to the main printed wiring board. When connecting to the circuit pattern (12) of (11) or other parts, it is recommended to cut out the sub-printed wiring board (15) at a predetermined position to improve workability and prevent changes in the position of the lead wire. It is also possible to configure a structure to prevent this.

〔発明の効果〕〔Effect of the invention〕

以上説明した様に本発明によればデジタル信号を利用す
る回路において、高い周波数のクロック信号をこれらデ
ジタル回路を組込んだ主印刷配線基板と別体に設けた副
印刷配線基板を利用して必要な回路に伝送させる様にし
たので最短距離でクロック信号を供給することが可能と
なりスゲリアスの防止、低減化をはかることができると
共に別体に構成しているので比較的容易にパターン幅等
の設計が可能で設計上も有利となるものである。又クロ
ック信号伝送用導体パターンと接地パターンとを対で使
用する場合には伝送特性の改善もおこな5ことができ、
副印刷配線基板のパターン幅や接地パターンとの距離を
選択して特性インピーダンスを持たせる様にした場合に
はクロック信号発生回路側と受電側とに固定抵抗を付加
することでマツチングを取ることができる。更にクロッ
ク信号を複数穏使用し位相が反転しているクロック信号
を使用する場合にはこれらクロック信号用の導体パター
ンを対で配線する様にすれば両者間の平衡をとることが
でき2位相が反転しているのでスゲリアスは導体パター
ン間同志で打消し合う様になるのでスプリアスがより軽
減化することができる等の種々の利点を有するものであ
る。
As explained above, according to the present invention, in circuits that use digital signals, high frequency clock signals are generated by using a sub-printed wiring board provided separately from a main printed wiring board incorporating these digital circuits. Since the clock signal is transmitted to the same circuit, it is possible to supply the clock signal over the shortest distance, which prevents and reduces spurious noise, and since it is constructed separately, it is relatively easy to design the pattern width, etc. This is possible and is advantageous in terms of design. Furthermore, when the clock signal transmission conductor pattern and the ground pattern are used in pairs, the transmission characteristics can be improved.
If the pattern width of the sub-printed wiring board and the distance to the ground pattern are selected to provide characteristic impedance, matching can be achieved by adding a fixed resistor to the clock signal generation circuit side and the power receiving side. can. Furthermore, when using multiple clock signals and clock signals with inverted phases, wiring the conductor patterns for these clock signals in pairs can maintain a balance between the two. Since the conductor patterns are inverted, the spurious signals are canceled out between the conductor patterns, which has various advantages such as the ability to further reduce spurious signals.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る印刷配線装置を概略的に示す斜視
図、第2図は同じ(断面図、第3図は本発明に係る印刷
配線装置を構成する副印刷配線基板を示す斜視図、第4
図は本発明の印刷配線装置に組込まれるデジタル回路の
一例を示す回路構成図である。 11・・・・・・・・・・・・・・主印刷配線基板12
・・・・・・・・・・・・・・ 回路パターン15・・
・・・・・・・・・・・・副印刷配線基板17、17’
  ・・・・・・導体パターン18・・・・・・・・・
・・・・・ 接地パターン代理人弁理士  則 近 憲
 佑 第1図 第2図 第3図
FIG. 1 is a perspective view schematically showing a printed wiring device according to the present invention, FIG. 2 is the same (cross-sectional view), and FIG. 3 is a perspective view showing a sub-printed wiring board constituting the printed wiring device according to the present invention. , 4th
The figure is a circuit configuration diagram showing an example of a digital circuit incorporated in the printed wiring device of the present invention. 11... Main printed wiring board 12
・・・・・・・・・・・・・・・ Circuit pattern 15...
・・・・・・・・・・・・Sub printed wiring board 17, 17'
......Conductor pattern 18...
...Grounding pattern attorney Noriyuki Chika Figure 1 Figure 2 Figure 3

Claims (3)

【特許請求の範囲】[Claims] (1)デジタル回路が組込まれる主印刷配線基板と、こ
の基板と組合され前記基板の回路パターン側に配置され
るクロック信号伝送用の導体パターンを少なく共設けた
副印刷配線基板とを具備したことを特徴とする印刷配線
装置。
(1) A main printed wiring board into which a digital circuit is incorporated, and a sub printed wiring board combined with this board and provided with a small number of conductive patterns for transmitting clock signals and arranged on the circuit pattern side of the board. A printed wiring device featuring:
(2)前記導体パターンは互いに位相が反転したクロッ
ク信号を伝送するために対の導体パターンで構成されて
いることを特徴とする特許請求の範囲第1項記載の印刷
配線装置。
(2) The printed wiring device according to claim 1, wherein the conductor pattern is composed of a pair of conductor patterns for transmitting clock signals whose phases are inverted with respect to each other.
(3)前記副印刷配線基板には導体パターンと接地用パ
ターンが設けられていることを特徴とする特許請求の範
囲第1項もしくは第2項記載の印刷配線装置。
(3) The printed wiring device according to claim 1 or 2, wherein the sub printed wiring board is provided with a conductive pattern and a grounding pattern.
JP20156484A 1984-09-28 1984-09-28 Device for printed circuit Pending JPS6180981A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20156484A JPS6180981A (en) 1984-09-28 1984-09-28 Device for printed circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20156484A JPS6180981A (en) 1984-09-28 1984-09-28 Device for printed circuit

Publications (1)

Publication Number Publication Date
JPS6180981A true JPS6180981A (en) 1986-04-24

Family

ID=16443142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20156484A Pending JPS6180981A (en) 1984-09-28 1984-09-28 Device for printed circuit

Country Status (1)

Country Link
JP (1) JPS6180981A (en)

Similar Documents

Publication Publication Date Title
JPH0832268A (en) Satellite channel interface
GB2274949A (en) Modular tuner and demodulator
US6737945B2 (en) Digital broadcast receiving tuner suitable for miniaturization by placing tuner units on oppos surfaces on a board
JP3633278B2 (en) Multiple broadcast wave receiver
JP3695139B2 (en) Electronic tuner
JPS6180981A (en) Device for printed circuit
JP2822482B2 (en) Drive circuit device
EP1098514A2 (en) Digital television signal receiving unit
JP2003143024A (en) Electronic device, tuner module and module substrate
JPH0997993A (en) High-frequency apparatus
EP0913924A1 (en) Tuner for receiving digital television signals
JPS62166614A (en) Television receiver
JP3110154U (en) Panel television and board.
JP2727644B2 (en) Receiver
JP3094608B2 (en) Card type electronic tuner
JPH087702Y2 (en) Television receiver
JPH0339959Y2 (en)
JPH0113483Y2 (en)
JPH0287833A (en) Television tuner
JPH0238515Y2 (en)
JPH0339960Y2 (en)
JPS62142423A (en) Filter deice
JPH0744346B2 (en) Electronic equipment unit device
JPS62219821A (en) High frequency signal connection device
JPH0426082A (en) Connection terminal