JP2822482B2 - Drive circuit device - Google Patents

Drive circuit device

Info

Publication number
JP2822482B2
JP2822482B2 JP1243835A JP24383589A JP2822482B2 JP 2822482 B2 JP2822482 B2 JP 2822482B2 JP 1243835 A JP1243835 A JP 1243835A JP 24383589 A JP24383589 A JP 24383589A JP 2822482 B2 JP2822482 B2 JP 2822482B2
Authority
JP
Japan
Prior art keywords
signal processing
circuit
processing circuit
analog signal
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1243835A
Other languages
Japanese (ja)
Other versions
JPH03106097A (en
Inventor
卓也 西出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1243835A priority Critical patent/JP2822482B2/en
Publication of JPH03106097A publication Critical patent/JPH03106097A/en
Application granted granted Critical
Publication of JP2822482B2 publication Critical patent/JP2822482B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テレビ受像機やビデオテープレコーダ等の
受信機や、ディスプレーの電気回路を構成するディジタ
ル信号処理回路やアナログ信号処理回路等の駆動回路を
実装した装置に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a receiver such as a television receiver and a video tape recorder, and a driving circuit such as a digital signal processing circuit and an analog signal processing circuit which constitute an electric circuit of a display. Related to the mounted device.

従来の技術 従来、テレビジョン受像機等の受像機はアンテナ入力
からブラウン管を駆動する回路までアナログ回路であ
り、チューナ部は局部発振回路をもち妨害対策としたシ
ールドケースで囲まれているものである。
2. Description of the Related Art Conventionally, a receiver such as a television receiver is an analog circuit from an antenna input to a circuit for driving a cathode ray tube, and the tuner is surrounded by a shield case having a local oscillation circuit and taking measures against interference. .

ところで、近年はディジタル技術が進み、すでにチャ
ンネル選局用にマイクロコンピューターが採用され、テ
レビ信号処理のディジタル化もはかられている。高画質
化として高品位テレビジョン受像機や新機能にはなくて
はならない技術がある。更に、新しいディスプレーとし
て、液晶やプラズマを用いたものや、電子ビームをマル
チカソードで発生させ、平板状の表示装置にしたもの等
がある。
By the way, in recent years, digital technology has advanced, and microcomputers have already been adopted for channel selection, and digitalization of television signal processing has been attempted. There are technologies that are indispensable for high-definition television receivers and new functions to achieve high image quality. Further, as a new display, there is a display using a liquid crystal or a plasma, a display using a multi-cathode in which an electron beam is generated, and a flat display device.

ここでテレビ信号をディジタル化した場合の問題とし
て、ディジタル信号の基本であるクロック信号(基本ク
ロック)は約14MHzか約28MHzを用いるが、クロック信号
は方形波であり、ディジタル信号処理はその基本クロッ
クで動く為、そのクロックの高調波が多数発生する。こ
れはテレビやラジオに妨害ノイズとして飛び込むことに
なる。又、信号の受信回路も妨害ノイズを与えることに
なる。
Here, as a problem when digitizing a television signal, a clock signal (basic clock), which is a basic digital signal, uses about 14 MHz or about 28 MHz, but the clock signal is a square wave, and the digital signal processing uses the basic clock. , Many harmonics of the clock are generated. This will jump into the television or radio as interference noise. In addition, the signal receiving circuit also causes interference noise.

以上の妨害を防ぐ方法として従来、第3図の如くディ
ジタル回路3をシールドケース20,21,22で包み込んでし
まい、シールドケース20〜22から外へ出る端子はLCフィ
ルター10で妨害の影響を与えやすい100MHz近辺を減衰さ
せ、更に貫通コンデンサを用いてシールド効果を高め、
クロックの高調波を外部へ出さない様にしている。
Conventionally, as a method for preventing the above interference, the digital circuit 3 is wrapped in shield cases 20, 21 and 22 as shown in FIG. Attenuate around 100MHz, which is easy to use, and further enhance the shielding effect by using a feedthrough capacitor,
The harmonics of the clock are not output to the outside.

ところが、この様なシールドケースでは非常に大きな
容積を必要とし、全体の厚さも厚いものとなり、薄型テ
レビ等コンパクトな機器には使えないものである。
However, such a shield case requires a very large volume, and the overall thickness is also large, so that it cannot be used for compact equipment such as a flat-screen TV.

又、貫通コンデンサ23をシールドケース20の中央部に
取り付け、更に中のディジタル回路3を接続するのは手
作業を必要とし、工数がかかる。又貫通コンデンサ23か
ら外部回路(アナログ回路)への接続も容易ではない。
Also, attaching the feedthrough capacitor 23 to the center of the shield case 20 and further connecting the digital circuit 3 in the middle requires manual work, which requires a lot of man-hours. Also, it is not easy to connect the feedthrough capacitor 23 to an external circuit (analog circuit).

発明が解決しようとする課題 上記の如く、従来はディジタル回路からのクロックノ
イズを低減する方法として、シールドケースと貫通コン
デンサ及びフィルタを用いていた。しかしそれは非常に
大きな容積を必要とし、全体の厚さも厚いものとなり、
薄型テレビ等コンパクトな機器には使えないという課題
がある。又、貫通コンデンサを用いると外部への接続端
子数が増すが、この外部端子と内部回路の接続が手作業
となるため場所と工数が大きいものとなってしまうとい
う課題を有していた。
Problems to be Solved by the Invention As described above, conventionally, as a method of reducing clock noise from a digital circuit, a shield case, a feedthrough capacitor, and a filter have been used. However, it requires a very large volume, the overall thickness is also thick,
There is a problem that it cannot be used for compact equipment such as a flat-screen TV. In addition, the use of a feedthrough capacitor increases the number of external connection terminals, but has a problem that the connection between the external terminals and the internal circuit is performed manually, which increases the place and man-hours.

本発明は上記の課題を解決し、ディジタル回路の妨害
を低減し、かつ、薄型化し、作業性、その他回路との接
続を容易にするものである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has an object to reduce the interference of a digital circuit and to make it thinner, to facilitate workability, and to facilitate connection with other circuits.

課題を解決するための手段 上記の課題を解決するため本発明の駆動回路装置は、
駆動回路を実装する多層プリント基板の表面を部品実装
面とし、裏面を回路のアースパターン面とし、上記駆動
回路の内ディジタル信号処理回路は上記多層プリント基
板の中心部に配置し、上記駆動回路の内アナログ信号処
理回路は上記多層プリント基板の周囲に上記ディジタル
信号処理回路の周囲をとり囲むように配置する。また、
上記多層プリント基板の裏面アースパターンを上記ディ
ジタル信号処理回路とアナログ信号処理回路で電気的に
分割し、上記多層プリント基板の表面のアナログ信号処
理回路のアースパターンはディジタル信号処理回路の全
周囲を囲んで配置するとともに、上記多層プリント基板
の表面アナログ信号処理回路のアースパターンと裏面ア
ナログ信号処理回路のアースパターンをスルーホール又
はジャンパー線等の接続手段を用いてディジタル信号処
理回路をとり囲む様に接続することを特徴とする。
Means for Solving the Problems To solve the above problems, a drive circuit device of the present invention
The surface of the multilayer printed circuit board on which the drive circuit is mounted is the component mounting surface, the back surface is the ground pattern surface of the circuit, and the digital signal processing circuit of the drive circuit is disposed at the center of the multilayer printed circuit board. The internal analog signal processing circuit is disposed around the multilayer printed circuit board so as to surround the digital signal processing circuit. Also,
The ground pattern on the back surface of the multilayer printed circuit board is electrically divided by the digital signal processing circuit and the analog signal processing circuit, and the ground pattern of the analog signal processing circuit on the surface of the multilayer printed circuit board surrounds the entire periphery of the digital signal processing circuit. And the ground pattern of the front side analog signal processing circuit and the ground pattern of the back side analog signal processing circuit of the multilayer printed circuit board are connected so as to surround the digital signal processing circuit using connection means such as through holes or jumper wires. It is characterized by doing.

また、本発明は、上記ディジタル信号処理回路の入力
端子又は出力端子又は電源端子等の端子に第1のフィル
タ、第2のフィルタのそれぞれ一端を接続し、上記第1
のフィルタと他端は上記多層プリント基板の表面のアナ
ログ信号処理回路のアースパターンに接続し、上記第2
のフィルタの他端は多層プリント基板の周辺に実装され
ているアナログ信号処理回路の入力端子又は出力端子等
に接続するものである。
Further, according to the present invention, one end of each of a first filter and a second filter is connected to a terminal such as an input terminal, an output terminal, or a power supply terminal of the digital signal processing circuit,
Filter and the other end are connected to the ground pattern of the analog signal processing circuit on the surface of the multilayer printed circuit board.
The other end of the filter is connected to an input terminal or an output terminal of an analog signal processing circuit mounted around the multilayer printed circuit board.

さらに本発明は、上記ディジタル信号処理回路を包み
込む様に多層プリント基板の表面に金属板又はそれに類
する導体膜を設け、それをアナログアースパターンと接
続するとともに、多層プリント基板の裏面にも金属板又
はそれに類する導体膜を設けることを特徴とする。
Further, according to the present invention, a metal plate or a conductor film similar thereto is provided on the surface of the multilayer printed circuit board so as to enclose the digital signal processing circuit, and is connected to an analog ground pattern. It is characterized by providing a conductor film similar to that.

作用 本発明は、画像表示装置の薄型化を損なわずに、ディ
ジタル信号処理回路からのノイズを回路基板から外部へ
出さない様にする事によりチューナ回路や他の受像機器
への妨害を大きく低減する事ができる。
Effect of the Invention The present invention greatly reduces disturbance to a tuner circuit and other image receiving devices by preventing noise from a digital signal processing circuit from being output from a circuit board to the outside without impairing the thickness of the image display device. Can do things.

実施例 以下、本発明の一実施例について添付図面に基づいて
説明する。
Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.

第1図のa,b、第2図は本発明の一実施例における駆
動回路装置の平面図および側断面図並びに同装置を実装
した状態の画像表示装置の分解斜視図である。
FIGS. 1a, 1b and 2 are a plan view and a side sectional view of a drive circuit device according to an embodiment of the present invention, and an exploded perspective view of an image display device with the device mounted.

第2図の15は薄型の画像表示素子であり、その画像表
示素子15を電極駆動をして画像を映出するための駆動端
子の1つが第2図のビーム流制御電極端子16であり、こ
のビーム流制御電極端子16に接続されるのが、駆動回路
用多層プリント基板9に設けているビーム流制御端子11
である。
Reference numeral 15 in FIG. 2 is a thin image display element, and one of drive terminals for projecting an image by driving the electrode of the image display element 15 is a beam flow control electrode terminal 16 in FIG. Connected to the beam flow control electrode terminal 16 is a beam flow control terminal 11 provided on the multilayer printed circuit board 9 for the drive circuit.
It is.

本実施例の駆動回路用多層プリント基板9は4層基板
となっており、以下詳細に説明する。多層プリント基板
の上回(1層目)には映像信号をサンプリングし、メモ
リーに蓄積し、ディジタル処理するディジタル回路3
と、ディジタル信号をパルス幅変調したり、A/D変換し
た信号をアナログ回路で上記信号増幅するアナログ回路
7が実装されている。ディジタル回路3は、多層プリン
ト基板9の上面中央部に配置し、その周囲をアナログ回
路7で囲み、かつ同周囲をアナログアース2で取り囲
む。第2図の2層目は上記ディジタル回路3の各回路素
子(ディジタルIC等)を相互に接続する配線部17であ
る。2層目はディジタル回路3の電源を供給する電源箔
である。そして4層目は裏面側にディジタル回路アース
4と、アナログ回路アース2と、それらを電気的に分離
するスリット18とを有し、またこの裏面のアナログ回路
アース2と1層目のアナログ回路アース2とを接続する
多数のスルーホール12から成り立っている。スルーホー
ル12はディジタル回路3を取り囲むように多数設けられ
ている。このスルーホールは2層目,3層目にも設けられ
ており、1層目〜4層目の部品、パターン,アースはこ
のスルーホールを通して電気的に接続される。そして図
示していないが、各層の間はいうまでもなく絶縁層で絶
縁されている。
The multilayer printed circuit board 9 for a drive circuit of the present embodiment is a four-layer board, which will be described in detail below. On the upper (first layer) of the multilayer printed circuit board, there is a digital circuit 3 for sampling the video signal, storing it in a memory, and performing digital processing.
And an analog circuit 7 for amplifying a digital signal by pulse width modulation or A / D conversion by an analog circuit. The digital circuit 3 is arranged at the center of the upper surface of the multilayer printed circuit board 9, the periphery thereof is surrounded by the analog circuit 7, and the periphery is surrounded by the analog ground 2. The second layer in FIG. 2 is a wiring section 17 for connecting each circuit element (digital IC or the like) of the digital circuit 3 to each other. The second layer is a power foil for supplying power to the digital circuit 3. The fourth layer has a digital circuit ground 4, an analog circuit ground 2, and a slit 18 for electrically separating the digital circuit ground 4 and the analog circuit ground 2 on the back side. 2 and a large number of through holes 12 connecting them. A large number of through holes 12 are provided so as to surround the digital circuit 3. The through holes are also provided in the second and third layers, and the components, patterns and ground of the first to fourth layers are electrically connected through the through holes. Although not shown, each layer is, of course, insulated by an insulating layer.

そしてテレビジョン受像機を構成するには駆動回路用
多層プリント基板9と平行又は近くにチューナ回路が位
置する。
To configure a television receiver, a tuner circuit is located in parallel with or near the multilayer printed circuit board 9 for a drive circuit.

かかる構成において、電源を投入し、各回路を動作さ
せるとディジタル回路3が動作をし14MHz近くのクロッ
クで映像信号をディジタル処理していく。その際、クロ
ック妨害の発生源となるのは2種類ある。まず第1は第
2図の2層目のディジタル回路配線部17である。すなわ
ち、配線はインダクタンス成分をもちクロック14MHzが
回路のミスマッチと相まって高調波成分28MHz,42MHz,56
MHz,70MHz,84MHz,98MHz…を発生し、従来はチューナに
飛び込んでいたのであるが、本構成ではそのアンテナと
なる2層目のディジタル回路配線部17をその他の1層
目,3層目,4層目のプリント板のパターンで囲んでしま
い、クロックの高調波成分を吸収してしまうものであ
る。
In such a configuration, when the power is turned on and each circuit is operated, the digital circuit 3 operates and digitally processes the video signal with a clock near 14 MHz. At this time, there are two types of sources of clock disturbance. The first is the digital circuit wiring section 17 of the second layer in FIG. In other words, the wiring has an inductance component, and the clock 14 MHz is coupled with the circuit mismatch, so that the harmonic components 28 MHz, 42 MHz, 56
MHz, 70 MHz, 84 MHz, 98 MHz..., And conventionally jumped into the tuner. In this configuration, the digital circuit wiring section 17 of the second layer serving as the antenna is replaced with the other first, third, and third layers. It is surrounded by the pattern of the fourth-layer printed circuit board and absorbs the harmonic components of the clock.

そして、上記高調波成分を吸収する効果を高める為、
更に駆動回路用多層プリント基板9の上面のディジタル
回路3の部品実装面以外はアースパターンとし、各層の
周囲をアナログアース2で囲み、かつスルーホール12で
各層のアナログアース2を接続している。ここで、各ア
ナログアースの間隔を数mmにすることより効果は大きく
なる。このように構成することにより、プリント基板の
各層間のすき間からもクロックの高調波も洩れないよう
にすることができ、チューナ回路へのクロックの高調波
の飛び込み(妨害)を15〜20dB低減することが可能とな
る。
And, in order to enhance the effect of absorbing the harmonic components,
Further, the ground pattern is formed on the upper surface of the multilayer printed circuit board 9 for the drive circuit except for the component mounting surface of the digital circuit 3. Here, the effect will be greater if the distance between the analog grounds is set to several mm. With this configuration, it is possible to prevent the harmonics of the clock from leaking from the gap between the layers of the printed circuit board, and to reduce the jump (interference) of the harmonics of the clock into the tuner circuit by 15 to 20 dB. It becomes possible.

次に、クロック妨害の発生源となる第2は、第1の他
回路接続リード14からの妨害ノイズの輻射であり、他回
路から電源等を通りチューナ回路へ妨害ノイズが導かれ
る場合である。そこで本構成によっては、第1図のディ
ジタル回路3からの入出力端子とは(コイルとコンテナ
よりなる)フィルタ10、又は抵抗とコンデンサよりなる
フィルタ13を、第1図の如く、上記フィルタ10,13のコ
ンデンサの他端をアナログアース2に接続し、かつ第2
図の多層プリント基板9の裏面のアナログアース2と接
続している接続部12の位置に配置する。この結果、ディ
ジタル回路3で発生するクロックノイズは、フィルタ1
0,13でディジタル回路3を取り囲むアナログアース2に
全て吸収され、フィルタ10,13を通った他回路接続リー
ド14にはクロックノイズが取り除かれた信号のみが入出
力されて、チューナ回路や他の受信機へ与える妨害を20
dB以上低減することが可能となった。
Next, the second source of clock disturbance is the emission of disturbance noise from the first other circuit connection lead 14, which is a case where the disturbance noise is guided from another circuit to a tuner circuit through a power supply or the like. Therefore, depending on the present configuration, the input / output terminal from the digital circuit 3 in FIG. 1 may be a filter 10 (made of a coil and a container) or a filter 13 made of a resistor and a capacitor, as shown in FIG. The other end of the capacitor 13 is connected to the analog ground 2 and the second
It is arranged at the position of the connection portion 12 connected to the analog ground 2 on the back surface of the multilayer printed circuit board 9 in the figure. As a result, the clock noise generated in the digital circuit 3
At 0,13, only the signal from which the clock noise has been removed is input / output to the other circuit connection lead 14 which has been completely absorbed by the analog ground 2 surrounding the digital circuit 3 and passed through the filters 10,13. 20 interference to receiver
It became possible to reduce by more than dB.

更に上部のシールドケース1はLCフィルタ10やRCフィ
ルタ13をはさむ構成となり、貫通コンデンサとフィルタ
の2つの効果をもつ。又シールド板6は絶縁体5(レジ
スト又はスペーサー等)をはさみ、鉄板又は導体膜等を
使い容易に作成でき、完全なシールドケースが多層プリ
ント基板上に作成できる。
Further, the upper shield case 1 is configured to sandwich the LC filter 10 and the RC filter 13, and has two effects of a feedthrough capacitor and a filter. Further, the shield plate 6 can be easily formed by sandwiching the insulator 5 (resist or spacer or the like), using an iron plate or a conductive film, and a complete shield case can be formed on a multilayer printed circuit board.

発明の効果 以上のように本発明によれば、シールドケースと同等
以上の効果をもちつつ薄型化及び小型化が可能となり、
貫通コンデンサを削除できることにより大幅な工数削減
が可能となる。又、ディジタル回路とアナログ回路が1
枚の基板に作成できる。以上の結果、受像機の薄型化を
実現することが可能となる。なお、本実施例において各
層のアースパターンはスルーホールで接続したが、他の
接続手段、たとえば、ジャンパー接続を用いて接続して
も良いものである。また、フィルタは必要な端子に接続
すれば良い。
Advantageous Effects of the Invention As described above, according to the present invention, it is possible to reduce the thickness and the size while having the same or more effects as the shield case,
The elimination of the feedthrough capacitor enables a significant reduction in man-hours. Also, one digital circuit and one analog circuit
Can be created on a single substrate. As a result, it is possible to reduce the thickness of the receiver. In this embodiment, the ground patterns of the respective layers are connected by through holes, but may be connected by other connection means, for example, by using a jumper connection. Also, the filter may be connected to necessary terminals.

【図面の簡単な説明】[Brief description of the drawings]

第1図a,bは本発明の一実施例における駆動回路装置の
平面図および断面図、第2図は同装置の分解斜視図、第
3図は従来例の分解斜視図である。 2……アナログ回路アース、3……ディジタル回路、4
……ディジタル回路アース、7……アナログ回路、9…
…駆動回路用多層プリント基板、10,13……フィルタ、1
2……接続部(スルーホール)、17……ディジタル回路
配線部、18……スリット、19……ディジタル電源(5V)
箔。
1a and 1b are a plan view and a sectional view of a drive circuit device according to an embodiment of the present invention, FIG. 2 is an exploded perspective view of the device, and FIG. 3 is an exploded perspective view of a conventional example. 2 ... Analog circuit ground, 3 ... Digital circuit, 4
…… Digital circuit ground, 7 …… Analog circuit, 9…
… Multilayer printed circuit board for drive circuit, 10,13 …… Filter, 1
2 Connection part (through hole), 17 Digital circuit wiring part, 18 Slit, 19 Digital power supply (5 V)
Foil.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】表面を部品実装面、裏面を回路のアースパ
ターン面とする複数のディジタル信号処理回路およびア
ナログ信号処理回路で多層プリント基板を構成する駆動
回路装置において、上記ディジタル信号処理回路は上記
多層プリント基板の中心に配置し、上記アナログ信号処
理回路は上記多層プリント基板の周囲に上記ディジタル
信号処理回路を取り囲むように配置し、上記多層プリン
ト基板の裏面のアースパターンを上記ディジタル信号処
理回路と上記アナログ信号処理回路で電気的に分割し、
上記アナログ信号処理回路の表面のアースパターンは上
記ディジタル信号処理回路の全周囲を囲んで配置され、
上記アナログ信号処理回路の表面のアースパターンと上
記アナログ信号処理回路の裏面のアースパターンを上記
ディジタル信号処理回路を取り囲む様にして接続するこ
とを特徴とする駆動回路装置。
1. A drive circuit device comprising a multi-layer printed circuit board comprising a plurality of digital signal processing circuits and an analog signal processing circuit having a front surface as a component mounting surface and a back surface as a ground pattern surface of the circuit. The analog signal processing circuit is arranged at the center of the multilayer printed circuit board, and the analog signal processing circuit is arranged around the multilayer printed circuit board so as to surround the digital signal processing circuit. Electrically divided by the analog signal processing circuit,
The ground pattern on the surface of the analog signal processing circuit is arranged so as to surround the entire periphery of the digital signal processing circuit,
A drive circuit device, wherein a ground pattern on a front surface of the analog signal processing circuit and a ground pattern on a rear surface of the analog signal processing circuit are connected so as to surround the digital signal processing circuit.
【請求項2】ディジタル信号処理回路の入力端子又は出
力端子又は電源端子等に第1のフィルタ、第2のフィル
タのそれぞれ一端を接続し、上記第1のフィルタと上記
第2のフィルタのアース端子は上記多層プリント基板の
表面のアナログ信号処理回路のアースパターンに接続
し、上記第1と第2のフィルタの他端は多層プリント基
板の周辺に実装されてなるアナログ信号処理回路の出力
端子又は入力端子に接続することを特徴とする請求項1
記載の駆動回路装置。
2. One end of each of a first filter and a second filter is connected to an input terminal, an output terminal, a power supply terminal, or the like of a digital signal processing circuit, and ground terminals of the first filter and the second filter. Is connected to a ground pattern of an analog signal processing circuit on the surface of the multilayer printed circuit board, and the other ends of the first and second filters are output terminals or inputs of an analog signal processing circuit mounted around the multilayer printed circuit board. 2. A connection to a terminal.
The drive circuit device according to any one of the preceding claims.
JP1243835A 1989-09-20 1989-09-20 Drive circuit device Expired - Fee Related JP2822482B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1243835A JP2822482B2 (en) 1989-09-20 1989-09-20 Drive circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1243835A JP2822482B2 (en) 1989-09-20 1989-09-20 Drive circuit device

Publications (2)

Publication Number Publication Date
JPH03106097A JPH03106097A (en) 1991-05-02
JP2822482B2 true JP2822482B2 (en) 1998-11-11

Family

ID=17109652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1243835A Expired - Fee Related JP2822482B2 (en) 1989-09-20 1989-09-20 Drive circuit device

Country Status (1)

Country Link
JP (1) JP2822482B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5761051A (en) * 1994-12-29 1998-06-02 Compaq Computer Corporation Multi-layer circuit board having a supply bus and discrete voltage supply planes
DE19516918A1 (en) * 1995-05-09 1996-11-14 Bosch Gmbh Robert Control device, in particular for controlling functions of a motor vehicle
JPH11261245A (en) * 1998-03-10 1999-09-24 Murata Mfg Co Ltd Thin multi-layer substrate
JP4343254B1 (en) 2008-06-02 2009-10-14 株式会社東芝 Multilayer printed circuit board
JP5256938B2 (en) * 2008-08-27 2013-08-07 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
US9920909B2 (en) * 2012-02-03 2018-03-20 Philips Lighting Holding B.V. Lighting driver and housing having internal electromagnetic shielding layer configured for direct connection to circuit ground
JP5610111B1 (en) * 2012-12-07 2014-10-22 株式会社村田製作所 High frequency module
JP6674824B2 (en) * 2016-04-05 2020-04-01 株式会社ユーシン Multilayer substrate circuit module, wireless communication device and radar device

Also Published As

Publication number Publication date
JPH03106097A (en) 1991-05-02

Similar Documents

Publication Publication Date Title
US4796079A (en) Chip component providing rf suppression
JPH07500952A (en) Printed circuit board shield assembly for tuners etc.
JP2822482B2 (en) Drive circuit device
JP3135877B2 (en) Up / Down tuner
US6737945B2 (en) Digital broadcast receiving tuner suitable for miniaturization by placing tuner units on oppos surfaces on a board
US4772862A (en) Filter apparatus
JPS6235280B2 (en)
JP3633278B2 (en) Multiple broadcast wave receiver
JPS62139395A (en) Multi-function circuit board
JP3695139B2 (en) Electronic tuner
JPH06120685A (en) Output terminal structure of tuner
JP2504456B2 (en) Circuit board device
JP2585337B2 (en) High frequency circuit board device
JP2785502B2 (en) Printed board
JP3134419B2 (en) Card type electronic tuner
JP2003188571A (en) Printed board shielding apparatus
JPH0110957Y2 (en)
JP3104109B2 (en) Electronic circuit module device
JP2005191827A (en) Antenna module and its mounting device
US2895020A (en) Printed circuit for multi-stage wave amplifier
JPS6236360Y2 (en)
JP2000022379A (en) Digital communication equipment
JP3110154U (en) Panel television and board.
JPH01125897A (en) Device for shielding high frequency circuit
JPH0738827A (en) Structure of if substrate incorporating tuner

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees