JPS617984A - Logarithmic converting circuit - Google Patents

Logarithmic converting circuit

Info

Publication number
JPS617984A
JPS617984A JP12861184A JP12861184A JPS617984A JP S617984 A JPS617984 A JP S617984A JP 12861184 A JP12861184 A JP 12861184A JP 12861184 A JP12861184 A JP 12861184A JP S617984 A JPS617984 A JP S617984A
Authority
JP
Japan
Prior art keywords
current
logarithmic conversion
logarithmic
current value
conversion circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12861184A
Other languages
Japanese (ja)
Other versions
JPH0451875B2 (en
Inventor
Tadahiko Yanajima
梁島 忠彦
Yutaka Fukui
豊 福井
Shiro Uchikura
内倉 史郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12861184A priority Critical patent/JPS617984A/en
Publication of JPS617984A publication Critical patent/JPS617984A/en
Publication of JPH0451875B2 publication Critical patent/JPH0451875B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Ultra Sonic Daignosis Equipment (AREA)

Abstract

PURPOSE:To convert continuously a logarithmic conversion characteristic by constituting a titled circuit so that each current value of a coupled emitter is variable, and also the sum total of each current value is constant, and making a current value supplied to each emitter variable continuously. CONSTITUTION:The current value of a constant-current source being a supply current to common number-logatithm converting parts DA1, DA2 is diverted so that in the limit, when a supply value to one converting part is set to ''0'', a supply current to the other logarithmic converting part goes to 210. In such a case, a diversion ratio is set as alpha, alpha210 and (1-alpha)210 are diverted to the converting part DA1 and the converting part DA2, respectively, and the circuit is constituted so that the sum total of each current value goes to constant. That is to say, the respective collectors of a current diverting circuit DA3 are connected to the emitters of the converting parts DA1, DA2, and the supply current is made variable by varying a control voltage Vc being the other input to a threshold voltage Vk. According to such a constitution, a logarithmic conversion characteristic can be changed continuously.

Description

【発明の詳細な説明】 fa)  産業上の利用分野 本発明は、入出力特性の変更が連続的にできる対数変換
回路に関する。
DETAILED DESCRIPTION OF THE INVENTION fa) Industrial Application Field The present invention relates to a logarithmic conversion circuit whose input/output characteristics can be continuously changed.

超音波診断装置において、受信される超音波のレヘルは
反射体(例えば、被検体の組織)の性質によって大きく
異なるので、該反射信号処理部のグイナミソクレンジは
60dB程度必要である。
In an ultrasonic diagnostic apparatus, the level of the received ultrasonic waves varies greatly depending on the properties of the reflecting body (for example, the tissue of the subject), so the reflected signal processing section needs to have a range of about 60 dB.

この超音波信号を20dB程度のグイナミソクレンジし
か持たないブラウン管上に表示する為には、何等かのグ
イナミソクレンジ圧縮手段が必要であり、その目的に対
数変換回路が使用されることが多い。
In order to display this ultrasonic signal on a cathode ray tube, which has a range of only about 20 dB, some kind of range compression means is required, and a logarithmic conversion circuit is often used for this purpose. many.

上記対数変換回路を、実際の超音波診断装置に使用する
時は、生体組織に対応して圧縮手段の特性を変えて最良
の超音波画像を得ることが常時行われるが、従来から該
対数変換回路の圧縮特性を連続的に変えられない等の問
題があり、連続的−圧縮特性が変えられる対数変換回路
が要求されていた。
When the above-mentioned logarithmic conversion circuit is used in an actual ultrasound diagnostic device, the characteristics of the compression means are always changed depending on the living tissue to obtain the best ultrasound image. There is a problem that the compression characteristics of the circuit cannot be changed continuously, and a logarithmic conversion circuit that can change the compression characteristics continuously has been required.

tb)  従来の技術 従来の対数変換回路としては、例えばテキサス・インス
ツルメンツ(TI)社の集積回路TL441が良く知ら
れているが、第2図にその一例を示す。
tb) Prior Art As a conventional logarithmic conversion circuit, for example, the integrated circuit TL441 manufactured by Texas Instruments (TI) is well known, and an example thereof is shown in FIG.

第2図において、(イ)は上記対数変換回路の構成を示
し、(ロ)は該対数変換回路の圧縮変換特性を示してい
る。
In FIG. 2, (a) shows the configuration of the logarithmic conversion circuit, and (b) shows the compression conversion characteristics of the logarithmic conversion circuit.

本図(イ)において、スイッチSL、52がオフである
と、常用数一対数変換部DAI、DA2のそれぞれの2
つの入力はバランスしているので、トランジスタQl、
Q2のコレクタにはIO/2が流れ、コレクタ抵抗R1
,R2には、該コレクタ電流に対応した出力Eo−+V
−IO・R1 が出力端子Eoに得られる。
In this figure (A), when the switches SL and 52 are off, each of the common number-to-logarithm conversion units DAI and DA2
Since the two inputs are balanced, transistor Ql,
IO/2 flows through the collector of Q2, and collector resistance R1
, R2 has an output Eo-+V corresponding to the collector current.
-IO·R1 is obtained at the output terminal Eo.

次に入力Eiが極めて低いレベルにある時を考えると、
上記スイッチSl、S2のオン、オフに拘わらず、それ
ぞれの常用数一対数変換部DAI、DA2のそれぞれの
コレクタにはIO/2が流れ、コレクタ抵抗R1,R2
には、それぞれIOが流れている。
Next, consider when the input Ei is at an extremely low level.
Regardless of whether the switches Sl and S2 are on or off, IO/2 flows through the respective collectors of the common logarithm converters DAI and DA2, and the collector resistors R1 and R2
IO is flowing in each.

ここで、スイッチS1をオンとして、入力Eiのレベル
が大きくなると、DA1部のトランジスタQ1のコレク
タ電流1iが入力Eiの対数値に比例して、リニアに増
加するように動作する為、出力端子において、 Eo= +V−(Ii+IO)  ・R1の出力電圧が
得られ、入力電圧Eiに対する対数変換出力(即ち、I
f−R1)が得られることになる。
Here, when the switch S1 is turned on and the level of the input Ei increases, the collector current 1i of the transistor Q1 of the DA1 section increases linearly in proportion to the logarithm of the input Ei. , Eo= +V-(Ii+IO) ・The output voltage of R1 is obtained, and the logarithmic conversion output for the input voltage Ei (i.e., I
f-R1) will be obtained.

そして、Eiが極めて大きくなると、トランジスタロ1
ば飽和状態となって、一定電流10が流れると共に、D
A2部のトランジスタ旧にも10/2の電流が流れてい
るから、コレクタ抵抗R1には、10+IO/2=31
0/2 の一定値が流れることになる。
Then, when Ei becomes extremely large, transistor 1
If it is saturated, a constant current 10 flows and D
Since a current of 10/2 is also flowing through the old transistor in A2 section, 10+IO/2=31 is flowing through the collector resistor R1.
A constant value of 0/2 will flow.

この時の対数変換特性を示したのが(ロ)図の(3)で
ある。
The logarithmic conversion characteristic at this time is shown in (3) in Figure (b).

次にスイッチS1がオフで、スイッチs2がオンの場合
には、常用数一対数変換部OA2の入力側に、15dB
のリニアアンプL^が接続されているので、Eiが15
dB低いレベルにおいて、常用数一対数変換部DAIと
同じ条件となり、上記と同じ動作となる為、(ロ)図の
(2)の対数変換特性を示すことになる。
Next, when the switch S1 is off and the switch s2 is on, a 15 dB
Since the linear amplifier L^ is connected, Ei is 15
At a dB lower level, the conditions are the same as those of the common number-to-logarithm conversion unit DAI, and the operation is the same as described above, so that it exhibits the logarithmic conversion characteristic of (2) in Figure (B).

そして、スイッチ51.S2の両方がオンの時には、上
記(2) 、 (3)の対数変換特性を合成したものと
なり、(1)で示した対数変換特性を示すことが分かる
And switch 51. It can be seen that when both S2 are on, the logarithmic transformation characteristics of (2) and (3) above are combined, and the logarithmic transformation characteristic shown in (1) is exhibited.

上記の従来方式の対数変換特性を要約すると、(1)ノ
時は、スイッチSl 、 S2がオンノ時で、30dB
の範囲の入力Eiを対数変換し、 (2)はスイッチS2のみオンの時で、15dBの範囲
の入力Eiを対数変換し、 (3)はスイッチSlのみオンの時で、15dBの範囲
の入力Eiを対数変換する。
To summarize the logarithmic conversion characteristics of the above conventional method, in (1), when switches Sl and S2 are on, the output is 30 dB.
Logarithmically transforms the input Ei in the range of , (2) logarithmically transforms the input Ei in the range of 15 dB when only switch S2 is on, and (3) logarithmically transforms the input Ei in the range of 15 dB when only switch S1 is on. Logarithmically transform Ei.

但し、(2)の場合より対数変換特性がリニアとなる入
力レベルが15dB高くなっている。
However, the input level at which the logarithmic conversion characteristic becomes linear is 15 dB higher than in case (2).

(C1発明が解決しようとする問題点 このように、従来方式においては、第2図(ロ)から明
らかなように、 (1) * (2) 、或いは(1)g(3)のように
、離散的にしか対数変換特性を変えられない問題があっ
た。
(Problem to be solved by the C1 invention) In the conventional method, as shown in Figure 2 (b), (1) * (2) or (1) g (3) However, there was a problem in that the logarithmic transformation characteristics could only be changed discretely.

本発明は上記従来の欠点に鑑み、連続的に対数変換特性
を変更できる方法を提供することを目的とするものであ
る。
SUMMARY OF THE INVENTION In view of the above-mentioned conventional drawbacks, it is an object of the present invention to provide a method that can continuously change logarithmic conversion characteristics.

+dl  問題点を解決する為の手段 そしてこの目的は、エミッタ結合型の常用数一対数変換
部を複数個有する対数変換回路において、該結合された
エミッタの各電流値が可変であり、且つ各電流値の総和
が略一定であるように構成し、上記各エミッタに供給す
る電流値を連続可変とすることにより、連続的に対数変
換特性を変更できる本発明の対数変換回路によって達成
される。又上記エミッタに供給する電流値を、該対数変
換回路の出力信号で変化させることにより、より好まし
い超音波反i4信号処理ができる。
+dl Means for solving the problem and the purpose thereof is to provide a logarithmic conversion circuit having a plurality of emitter-coupled common number-to-logarithm conversion units, in which each current value of the coupled emitters is variable, and each current value is variable. This is achieved by the logarithmic conversion circuit of the present invention, which can continuously change the logarithmic conversion characteristics by configuring the sum of the values to be substantially constant and by making the current value supplied to each of the emitters continuously variable. Further, by changing the current value supplied to the emitter according to the output signal of the logarithmic conversion circuit, more preferable ultrasonic inverse i4 signal processing can be performed.

+8)  作用 即ち、本発明よれば、従来の対数変換回路が、複数個の
常用数一対数変換部を定電流源を有する差動増幅器で構
成している為、離散的にしか対数変換特性を変えること
ができないことに着目して、各常用数一対数変換部の電
流源を可変電流源とするのに、差動増幅器で構成される
電流分流回路の、それぞれのコレクタ側から供給するよ
うにし、該差動増幅器の一方の入力である閾値電圧Vk
に対する他方の入力である制御電圧νCを変化させて可
変とするようにしたものであるので、該制御電圧Vcを
変えるだけで、該対数変換特性を連続的に変更できる効
果がある。
+8) In other words, according to the present invention, in the conventional logarithmic conversion circuit, the plurality of common-logarithmic conversion sections are configured with differential amplifiers having constant current sources, so that the logarithmic conversion characteristics can only be changed discretely. Focusing on the fact that it cannot be changed, we decided to make the current source of each common number-to-logarithm converter a variable current source, but supply it from the collector side of each current shunt circuit composed of a differential amplifier. , the threshold voltage Vk that is one input of the differential amplifier
Since this is made variable by changing the control voltage νC which is the other input to the control voltage Vc, there is an effect that the logarithmic conversion characteristic can be continuously changed simply by changing the control voltage Vc.

又、上記Vcを当該対数変換回路の出力信号とずること
により、該対数変換回路の入力信号に対する出力信号の
リングダウン時間を短くすることができる効果がある (f)  実施例 以下本発明の実施例を図面によって詳述する。
Furthermore, by shifting the above Vc to the output signal of the logarithmic conversion circuit, there is an effect that the ring-down time of the output signal with respect to the input signal of the logarithm conversion circuit can be shortened. An example will be explained in detail with reference to the drawings.

第1図(伺は本発明の一実施例を示したもので、(ロ)
はその対数変換特性の例を示したものである。
Figure 1 (Figure 1 shows an embodiment of the present invention, (B)
shows an example of its logarithmic transformation characteristics.

本発明の主眼は、本図から明らかな如く、実施例で示し
た2つの常用数一対数変換部D^1.DA2に対する供
給電流を、定電流源の電流値(但し、電流値2IO)を
分流し、極限においては一方の対数変換部に対する供給
4nを“0′とした時、他方の対数変換部に対する供給
電流を210となるが、一般には分流比をαとすると、
例えば、 常用数一対数変換部DAIにはα210常用数一対数変
換部DA2には(1−α)210に分流するように構成
する所にある。
As is clear from this figure, the main focus of the present invention is on the two common number one-logarithm conversion units D^1. The supply current to DA2 is divided by the current value of the constant current source (however, the current value is 2IO), and in the limit, when the supply 4n to one logarithmic conversion section is set to "0", the supply current to the other logarithmic conversion section is 210, but in general, if the dividing ratio is α,
For example, the common number-to-logarithm conversion unit DAI is configured to branch to α210, and the common number-to-logarithm conversion unit DA2 is configured to branch to (1-α)210.

第1図において、DAI、DA2は第2図で説明したエ
ミッタ結合型の常用数一対数変換部で、それぞれのエミ
ッタには電流分流回路DA3のそれぞれのコレクタが接
続されている。
In FIG. 1, DAI and DA2 are the emitter-coupled common-logarithm converters described in FIG. 2, and their emitters are connected to respective collectors of a current shunt circuit DA3.

そして、vk:闇値電圧 vc二制御電圧 をそれぞれ示している。and vk: dark value voltage vc two control voltage are shown respectively.

ここで、若しVc = Vkの時を考えると、上記電流
分流回路DA3は2つの入力がバランスしているので、
それぞれのコレクタ電流は10となり、常用数一対数変
換部DAI、OA2に対して、同じエミッタ電流IOを
供給するように動作するので、常用数一対数変換部0八
1.DA2は第2図における(1)のケースに対応した
対数変換回路として機能するように動作する。これば、
前記分流比α−0,5の場合に相当する。
Here, if we consider the case when Vc = Vk, the two inputs of the current shunt circuit DA3 are balanced, so
The respective collector currents are 10, and they operate so as to supply the same emitter current IO to the common number-to-log conversion units DAI and OA2, so that the common number-to-log conversion units 081. DA2 operates to function as a logarithmic conversion circuit corresponding to case (1) in FIG. If this is the case,
This corresponds to the case where the split flow ratio α-0.5.

この状態から、制御電圧Vcが、 Vc > Vk の方向に大きくなると、トランジスタ03のコレクタ電
流α210が、トランジスタo4のコレクタ電流(1−
α)2IOよりも大きくなる。
From this state, when the control voltage Vc increases in the direction of Vc > Vk, the collector current α210 of the transistor 03 becomes the collector current (1-
α) Becomes larger than 2IO.

逆に、制御電圧Vcが、 Vc<Vk の方向に大きくなると、トランジスタロ3の′コレクタ
電流α210が、トランジスタQ4のコレクタ電流(1
−α)2IOよりも小さくなるように動作する。
Conversely, when the control voltage Vc increases in the direction of Vc<Vk, the collector current α210 of the transistor Q4 becomes smaller than the collector current (1) of the transistor Q4.
-α) Operates to be smaller than 2IO.

そして、制御電圧VcがVc > Vkの方向に最大値
を示した時、常用数一対数変換部DAIのエミッタに対
する供給電流が最大値の2IOとなり、常用数一対数変
換部DA2のエミッタに対する供給電流は。
When the control voltage Vc reaches its maximum value in the direction of Vc > Vk, the current supplied to the emitter of the common logarithmic converter DAI reaches the maximum value of 2IO, and the supply current to the emitter of the common logarithmic converter DA2 increases. teeth.

0゛となって、第2図の(3)に対応した動作となる。0, and the operation corresponds to (3) in FIG.

即ち、入力Eiが低レベルの時は、常用数一対数変換部
0八1のトランジスタ011口2において、それぞれ■
0のコレクタ電流が流れ、Eiが大きくなると、入力E
 iの対数に対してリニアにトランジスタ旧のコレクタ
電流が増加する。
That is, when the input Ei is at a low level, the transistors 011 and 2 of the common number-to-log conversion unit 081 each
When a collector current of 0 flows and Ei increases, the input E
The collector current of the transistor increases linearly with respect to the logarithm of i.

実際的には、トランジスタQ1の電圧電流特性により、
入力Eiがあるレベル迄増加しないと、上記対数変換は
行われない。そして、トランジスタ01が飽和する状態
になると、コレクタ電流は2IOとなり一定となる。こ
の状態が、前記α−1のケースである。
In practice, due to the voltage-current characteristics of transistor Q1,
The above logarithmic transformation is not performed unless the input Ei increases to a certain level. Then, when the transistor 01 becomes saturated, the collector current becomes 2IO and becomes constant. This state is the case α-1.

次に、制御電圧VcがνC〈νにの方向に最大値を示し
た時、常用数一対数変換部DA2のエミッタに対する供
給電流が最大値の210となり、常用数一対数変換部D
AIのエミッタに対する供給電流は“0”となって、第
2図の(2)に対応した動作となる。
Next, when the control voltage Vc shows the maximum value in the direction of νC<ν, the current supplied to the emitter of the common number-to-logarithm conversion unit DA2 reaches the maximum value of 210, and the common number-to-logarithm conversion unit D
The current supplied to the emitter of AI becomes "0" and the operation corresponds to (2) in FIG. 2.

即ち、入力Eiが低レベルの時は、常用数一対数変換部
DA2のトランジスタロ11口2において、それぞれ1
0のコレクタ電流が流れ、Eiが大きくなると、入力E
iの対数に対してリニアにトランジスタ旧のコレクタ電
流が増加する。
That is, when the input Ei is at a low level, each of the transistors 11 and 2 of the common number-to-log conversion section DA2
When a collector current of 0 flows and Ei increases, the input E
The collector current of the transistor increases linearly with respect to the logarithm of i.

そして、トランジスタ01が飽和する状態になると、コ
レクタ電流は210となり一定となる。この状態が、前
記α−0のケースである。
Then, when the transistor 01 becomes saturated, the collector current becomes 210 and becomes constant. This state is the α-0 case.

但し、この場合には、常用数一対数変換部DA2の入力
端子には、入力EiをリニアアンプLへによって、15
dB増幅した信号が入力されているので、対数変換特性
がリニアとなる入力レベルの絶対値が15dBだけ低く
なり、第2図の(2)に対応した変換特性を示すことに
なる。
However, in this case, the input terminal of the common number-to-logarithm conversion unit DA2 is connected to the input terminal Ei of 15
Since a dB amplified signal is input, the absolute value of the input level at which the logarithmic conversion characteristic becomes linear is lowered by 15 dB, and the conversion characteristic corresponds to (2) in FIG. 2.

以上の動作を、入力電圧EiをX軸に、コレクク抵抗R
1を流れる電流IをY軸として示したものが(ロ)で示
したグラフであって、制御電圧VCを電流分流回路DA
3の閾値電圧Vkに対して、Vc<Vk (α−0) 
4Vc=Vk (α=0.5)#Vc>Vk (α=1
) と変化させるに従って、図のような連続した対数変換特
性が得られることが分かる。
The above operation is performed using the input voltage Ei on the X axis and the collector resistance R.
The graph shown in (b) shows the current I flowing through the current shunt circuit DA as the Y axis.
For the threshold voltage Vk of 3, Vc<Vk (α-0)
4Vc=Vk (α=0.5) #Vc>Vk (α=1
), it can be seen that continuous logarithmic transformation characteristics as shown in the figure can be obtained.

ここで、0≦α≦1を与える制御電圧Vcに対して、 常用数一対数変換部DAIにおいて、対数変換特性がリ
ニアとなる入力電圧Eiの最大レベルを+15dB、最
小レベルをOdBとし、 常用数一対数変換部D^2において、対数変換特性がリ
ニアとなる入力電圧Eiの最小レベルを一15dB、最
大レベルをOdBとすると、 α−00時は、Ei=−15dB〜OdB迄の間におい
て対数変換特性がリニアとなり、 α−1の時は、Ei=OdB〜+15dB迄の間におい
て対数変換特性がリニアとなる。
Here, for the control voltage Vc giving 0≦α≦1, in the common number-to-logarithm conversion unit DAI, the maximum level of the input voltage Ei at which the logarithmic conversion characteristic becomes linear is +15 dB, the minimum level is OdB, and the common number is In the logarithmic conversion section D^2, if the minimum level of the input voltage Ei at which the logarithmic conversion characteristic becomes linear is -15 dB, and the maximum level is OdB, then when α-00, the logarithm is converted between Ei = -15 dB and OdB. The conversion characteristic becomes linear, and when α-1, the logarithmic conversion characteristic becomes linear between Ei=OdB and +15 dB.

従って、0くαく1の間においては、制御電圧Vcを閾
値電圧Vkより小さい値から、大きい値迄変化させるこ
とにより、 一15dB≦Ei≦OdB、では、常用数一対数変換部
DA2の対数変換特性に従い、 OdB≦Ei≦+15dBでは、常用数一対数変換部D
AIの対数変換特性に従うように動作する。
Therefore, between 0 and α and 1, by changing the control voltage Vc from a value smaller than the threshold voltage Vk to a value larger than the threshold voltage Vk, -15dB≦Ei≦OdB, the logarithm of the common number 1 logarithmic conversion part DA2 According to the conversion characteristics, when OdB≦Ei≦+15dB, the common number one-log conversion part D
It operates according to the logarithmic transformation characteristics of AI.

上記のように、α・0.5からはずれると1.完全な対
数特性からはずれ出すが、超音波診断装置等ではあまり
問題とならない。
As mentioned above, if it deviates from α・0.5, 1. Although it deviates from perfect logarithmic characteristics, it does not pose much of a problem in ultrasonic diagnostic equipment and the like.

次に、本発明の対数変換回路を、信号1fM、続時間の
短い、例えば超音波診断装置に適用した例について、第
3図で説明する。
Next, an example in which the logarithmic conversion circuit of the present invention is applied to, for example, an ultrasonic diagnostic apparatus with a signal of 1 fM and a short duration will be described with reference to FIG.

従来から、対数変換回路を使用すると、広いグイナミソ
クレンジを有する信号を漏れなく拾って表示できるので
、上記超音波診断装置では、特に多く用いられてきた。
Conventionally, the use of a logarithmic conversion circuit has been particularly widely used in the above-mentioned ultrasonic diagnostic apparatus because it is possible to pick up and display signals having a wide range without omission.

然し、超音波トランスデユーサで受信した信号の波形は
、該超音波トランスデユーサ内のハソキング層内での超
音波信号の多重反射の為に尾を引きやすく、対数変換回
路によって、尾が強調され画質を劣化させている面も少
なくなかった。
However, the waveform of the signal received by the ultrasonic transducer tends to have tails due to multiple reflections of the ultrasonic signal within the vibration layer within the ultrasonic transducer, and the logarithmic conversion circuit emphasizes the tails. In many cases, the image quality deteriorated.

そこで、第3図(イ)に示した例のように、対数変換回
路の出力信号を、第1図で説明した制御信号Vcとする
ように構成することにより、人力信号Eiに対して、リ
ングダウン時間の短い出力信号Eoを得ることができ、
超音波診断装置における超音波断層像の画質を向上させ
るこたとができる。
Therefore, as in the example shown in FIG. 3(A), by configuring the output signal of the logarithmic conversion circuit to be the control signal Vc explained in FIG. It is possible to obtain an output signal Eo with short down time,
The image quality of ultrasonic tomographic images in an ultrasonic diagnostic apparatus can be improved.

第3図(イ)において、1は第1図で説明した本発明の
対数変換回路で、Ei+ Vcは第1図で説明したもの
と同しものであり、Vcを対数変換回路1の出力信号E
oとしている所に特徴がある。
In FIG. 3(a), 1 is the logarithmic conversion circuit of the present invention explained in FIG. 1, Ei+Vc is the same as that explained in FIG. 1, and Vc is the output signal of the logarithmic conversion circuit 1. E
It is distinctive in that it is o.

本発明の対数変換回路1をこのように適用した場合、超
音波受信信号Eiの波形に対して、制御電圧Vc、対数
変換回路1の出力信号EOの波形がどのようになるかを
、(ロ)のグラフを用0て、以下に説明する。
When the logarithmic conversion circuit 1 of the present invention is applied in this way, the control voltage Vc and the waveform of the output signal EO of the logarithmic conversion circuit 1 are determined by (Ro) ) will be explained below.

(ロ)図において、■はIEiの波形を示し、纏よ第1
図で説明した対数変換回路1における対数変換特性を示
しく但し、Vc > Vkの場合)、■はVc。
(b) In the figure, ■ indicates the waveform of IEi, and
The logarithmic conversion characteristics of the logarithmic conversion circuit 1 explained in the figure are shown below. However, in the case of Vc > Vk), ■ is Vc.

Eoの波形を示している。The waveform of Eo is shown.

例えば、■において、時刻L3の時の入力電圧をEi3
とすると、■から同し時刻t3の時の制御電圧VcはV
c3であるので、対数変換特性のグラフ■においては、
パラメータ(t3. t5)で示した変換特性を示して
いる。
For example, in ■, the input voltage at time L3 is Ei3
Then, the control voltage Vc at the same time t3 from ■ is V
c3, so in the graph ■ of logarithmic transformation characteristics,
It shows the conversion characteristics indicated by the parameters (t3, t5).

従って、超音波受信信号Ei3に対する対数変換回路l
の出力信号EOは、■のグラフにおけるEoの波形の中
のEO3で示した値をとることになる。
Therefore, the logarithmic conversion circuit l for the ultrasonic reception signal Ei3
The output signal EO of will take the value indicated by EO3 in the waveform of Eo in the graph of (2).

以下同じ手順で、例えば時刻tO〜t7迄のEiに対す
るEoの波形を求めると、それぞれの時刻におりるVc
に対応して対数変換特性が決まるので、■で示したEO
の波形となり、人力信号Ei (■の図では、点線で示
している)に対して、リングダウン時間の短い出力波形
EOが得られることが分かる。
Following the same procedure, for example, if we calculate the waveform of Eo with respect to Ei from time tO to t7, we can find the waveform of Eo at each time.
Since the logarithmic transformation characteristics are determined according to
It can be seen that an output waveform EO with a short ring-down time can be obtained with respect to the human input signal Ei (indicated by a dotted line in the figure).

fg)  発明の効果 以上、詳細に説明したように、本発明の対数変換回路は
、エミッタ結合型の常用数一対数変換部を複数個有する
対数変換回路において、該結合されたエミッタの各電流
値が可変であり、且つ各電流値の総和が略一定であるよ
うに構成するのに、差動増幅器で構成された電流分流回
路のコレクタ側を上記対数変換回路のエミッタに接続し
、該差動増幅器の一方の入力である闇値電圧Vkに対す
る他方の人力である制御電圧Vcを変化させて可変とす
るようにしたものであるので、該制御電圧Vcを変える
だけで、該対数変換特性を連続的に変更できる効果があ
る。
fg) Effects of the Invention As explained in detail above, the logarithmic conversion circuit of the present invention has a plurality of emitter-coupled common number-to-logarithm conversion sections, and the logarithmic conversion circuit has a plurality of emitter-coupled common number-to-logarithm conversion sections. is variable and the sum of each current value is approximately constant, the collector side of the current shunting circuit composed of a differential amplifier is connected to the emitter of the logarithmic conversion circuit, and the differential Since this is made variable by changing the control voltage Vc, which is the human power of the other input, with respect to the dark value voltage Vk, which is one input of the amplifier, the logarithmic conversion characteristic can be made continuous by simply changing the control voltage Vc. There are effects that can be changed.

又、該対数変換回路の出力信号を第1図で説明した制御
信号Vcとするように構成する手段を、例えば超音波診
断装置に適用した場合、超音波入力信号Biに対して、
リングダウン時間の短い出力信号Eoを得ることができ
、超音波診断装置における超音波断層像の画質を向上さ
せることができる効果が得られる。
Furthermore, when the means for configuring the output signal of the logarithmic conversion circuit to be the control signal Vc explained in FIG. 1 is applied to an ultrasound diagnostic apparatus, for example,
An output signal Eo with a short ring-down time can be obtained, and the image quality of ultrasound tomographic images in an ultrasound diagnostic apparatus can be improved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例と、その対数変換特性を示し
た図。 第2図は従来方式による対数変換回路と、その対数変換
特性を示した図。 第3図は本発明の対数変換回路を超音波診断装置に適用
して、超音波受信信号のリングダウン時間を短くできる
効果を説明する図、である。 図面において、 DAI、DA2は常用数一対数変換部。 DA3は電流分流回路、  LAは15dBのリニアア
ンプ。 Ql、口2.及びQ3.Q4はトランジスタ。 Sl 、 S2はスイッチ。 R1,R2はコレクタ抵抗、Eiは入力信号。 EOは出力信号、     10は定電流源の電流値。 νには闇値電圧、     Vcは制御電圧。 αは分流比。 をそれぞれ示す。
FIG. 1 is a diagram showing an embodiment of the present invention and its logarithmic conversion characteristics. FIG. 2 is a diagram showing a conventional logarithmic conversion circuit and its logarithmic conversion characteristics. FIG. 3 is a diagram illustrating the effect of shortening the ring-down time of an ultrasonic reception signal by applying the logarithmic conversion circuit of the present invention to an ultrasonic diagnostic apparatus. In the drawing, DAI and DA2 are common number-to-logarithm conversion units. DA3 is a current shunt circuit, and LA is a 15dB linear amplifier. Ql, mouth 2. and Q3. Q4 is a transistor. SL and S2 are switches. R1 and R2 are collector resistors, and Ei is an input signal. EO is the output signal, and 10 is the current value of the constant current source. ν is the dark value voltage, and Vc is the control voltage. α is the diversion ratio. are shown respectively.

Claims (2)

【特許請求の範囲】[Claims] (1)エミッタ結合型の常用数−対数変換部を複数個有
する対数変換回路であって、該結合されたエミッタ端子
に接続される各電流源の電流値が可変であり、且つ該各
電流値の総和が概略一定であるように構成したことを特
徴とする対数変換回路。
(1) A logarithmic conversion circuit having a plurality of emitter-coupled common number-logarithm conversion sections, in which the current value of each current source connected to the combined emitter terminal is variable, and the current value of each current source is variable. A logarithmic conversion circuit characterized in that it is configured such that the sum of the sum is approximately constant.
(2)上記各電流源の電流値を対数変換回路の出力信号
で制御するようにしたことを特徴とする特許請求の範囲
第1項に記載の対数変換回路。
(2) The logarithmic conversion circuit according to claim 1, wherein the current value of each of the current sources is controlled by an output signal of the logarithmic conversion circuit.
JP12861184A 1984-06-22 1984-06-22 Logarithmic converting circuit Granted JPS617984A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12861184A JPS617984A (en) 1984-06-22 1984-06-22 Logarithmic converting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12861184A JPS617984A (en) 1984-06-22 1984-06-22 Logarithmic converting circuit

Publications (2)

Publication Number Publication Date
JPS617984A true JPS617984A (en) 1986-01-14
JPH0451875B2 JPH0451875B2 (en) 1992-08-20

Family

ID=14989066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12861184A Granted JPS617984A (en) 1984-06-22 1984-06-22 Logarithmic converting circuit

Country Status (1)

Country Link
JP (1) JPS617984A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321060U (en) * 1989-07-07 1991-03-01

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321060U (en) * 1989-07-07 1991-03-01

Also Published As

Publication number Publication date
JPH0451875B2 (en) 1992-08-20

Similar Documents

Publication Publication Date Title
US5077541A (en) Variable-gain amplifier controlled by an analog signal and having a large dynamic range
KR100946815B1 (en) Programmable low noise amplifier and method
JP3411905B2 (en) CMOS differential voltage controlled logarithmic attenuator and method thereof
JPH09135131A (en) Variable gain amplifier
JPS617984A (en) Logarithmic converting circuit
JPH01235419A (en) Variable gain encoder and method of encoding
US6239655B1 (en) Microphone amplifier with digital gain control
US3793484A (en) Programmable audio level control useful in audiometric apparatus
US6492924B2 (en) Circuits, systems, and methods for signal processors that buffer a signal dependent current
US6642795B2 (en) Fast recovery time precision amplifier
US3959732A (en) Signal processing system and method
US5751826A (en) Monolithically integrable mixer network for a mixer console
GB2208053A (en) A gain controlled preamplifier
JP4388606B2 (en) Digital processing circuit with gain control
JP2002164749A (en) Impedance conversion amplifier
JP3502593B2 (en) Receiving delay addition circuit of ultrasonic diagnostic equipment
JP2600339B2 (en) Gain control circuit
CH638353A5 (en) CIRCUIT FOR THE AMPLITUDE CONTROLLED GENERATION OF AN ACOUSTIC SIGNAL.
JPH02152308A (en) Differential amplifying circuit
JPS60257612A (en) Gain controllable integrated circuit amplifier
WO1994014276A1 (en) Gamma correction circuit for use in image projectors
JPS63256019A (en) Analog/digital converter
JPS63254808A (en) Gain adjusting circuit
JPS61189734A (en) Setting circuit for sound level
JPS5952908A (en) Variable gain amplifier