JP2002164749A - Impedance conversion amplifier - Google Patents

Impedance conversion amplifier

Info

Publication number
JP2002164749A
JP2002164749A JP2000362475A JP2000362475A JP2002164749A JP 2002164749 A JP2002164749 A JP 2002164749A JP 2000362475 A JP2000362475 A JP 2000362475A JP 2000362475 A JP2000362475 A JP 2000362475A JP 2002164749 A JP2002164749 A JP 2002164749A
Authority
JP
Japan
Prior art keywords
transistor
signal
resistor
emitter
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000362475A
Other languages
Japanese (ja)
Inventor
Izumi Yamada
泉 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000362475A priority Critical patent/JP2002164749A/en
Publication of JP2002164749A publication Critical patent/JP2002164749A/en
Pending legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an impedance conversion amplifier for receiving a signal with a high input impedance, and outputting a signal with a low output impedance, capable of obtaining the fixed degree of amplification by switching a switchgear while maintaining the functions. SOLUTION: This impedance conversion type amplifier is provided with a resistance 2 for deciding an input impedance, an FET 4 for receiving a signal, a transistor 6 to be turned ON/OFF by an interlocking switchgear 19, a transistor 10 for allowing the source current of the FET 4 to flow, a transistor 20 for outputting a signal, and an FET type arithmetic amplifier 15 constituting a feedback system to be operated so that a difference between a signal transmitted from the emitter side of the transistor 20 through a resistance 18 and a signal connected through a resistance 3 as the compared result of those signals can be offset. Thus, it is possible to reduce an output impedance according to the actions of the FET 4 and the transistor 6 and the transistor 20, and to obtain the fixed degree of amplification according to the rate of the resistance 17 and the resistance 18 to be connected by turning ON the interlocking switchgear 19.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高入力インピーダ
ンス−低出力インピーダンス型のインピーダンス変換形
増幅器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high input impedance-low output impedance type impedance conversion amplifier.

【0002】[0002]

【従来の技術】図5に示す従来のインピーダンス変換形
増幅器は、高入力インピーダンスで信号を受けるため、
FET53とその周辺回路で構成されたソースホロワ
と、FET形演算増幅器54が用いられている。このF
ET形演算増幅器54の+(正)端子入力には、入力端
子51からの信号が印加され、また−(負)端子にはエ
ミッタホロワ57のエミッタ出力電圧が印加される。F
ET形演算増幅器54は、この両端子の電圧差がなくな
るように動作し、ベース接地形トランジスタ56を含む
回路群55に伝達される。このベース接地形トランジス
タ56は、FET53に対して電流源を構成しており、
FET形演算増幅器54の出力は、結果としてトランジ
スタ56のコレクタ電流に変換されてFET53の動作
点を決めている。
2. Description of the Related Art A conventional impedance conversion type amplifier shown in FIG. 5 receives a signal with a high input impedance.
A source follower composed of an FET 53 and its peripheral circuit, and an FET-type operational amplifier 54 are used. This F
The signal from the input terminal 51 is applied to the + (positive) terminal input of the ET type operational amplifier 54, and the emitter output voltage of the emitter follower 57 is applied to the-(negative) terminal. F
The ET type operational amplifier 54 operates so that the voltage difference between both terminals is eliminated, and is transmitted to a circuit group 55 including a common base type transistor 56. The grounded base transistor 56 constitutes a current source for the FET 53,
The output of the FET-type operational amplifier 54 is consequently converted into the collector current of the transistor 56 to determine the operating point of the FET 53.

【0003】この従来例では、出力端子61に信号が現
れることになるため、出力インピーダンスはコレクタ抵
抗62によって決定されていた。なお、この従来例で
は、ソースホロワ形FET53の入力には、交流成分が
結合コンデンサ52によって伝達され、信号の直流成分
はFET形演算増幅器54によって再生される構成とな
っている。また、エミッタホロワ57のエミッタ側に接
続された開閉器60がONの場合、それに接続された抵
抗とエミッタホロワ57のコレクタ抵抗62との比によ
り、増幅度が決定されていた。
In this conventional example, since a signal appears at the output terminal 61, the output impedance is determined by the collector resistor 62. In this conventional example, an AC component is transmitted to the input of the source follower type FET 53 by the coupling capacitor 52, and a DC component of the signal is reproduced by the FET type operational amplifier 54. Further, when the switch 60 connected to the emitter side of the emitter follower 57 is ON, the amplification degree is determined by the ratio between the resistance connected to the switch 60 and the collector resistance 62 of the emitter follower 57.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
演算増幅器を用いた前置増幅器においては、高入力イン
ピーダンスで信号を受け、トランジスタのエミッタ電位
を入力電位と同電位に抑制する働きがあるが、出力イン
ピーダンスがコレクタに接続された抵抗で決定されてお
り、この抵抗値を低く抑えなければ低出力インピーダン
スを得ることができず、一方、増幅度を得るためにはエ
ミッタ側の抵抗を小さくしなければならないという問題
があった。
However, a preamplifier using a conventional operational amplifier has a function of receiving a signal with a high input impedance and suppressing the emitter potential of the transistor to the same potential as the input potential. The output impedance is determined by the resistance connected to the collector, and a low output impedance cannot be obtained unless this resistance is kept low.On the other hand, in order to obtain amplification, the resistance on the emitter side must be reduced. There was a problem that had to be.

【0005】本発明は、このような従来の問題を解決す
るためになされたもので、一定の増幅度を得ることがで
きると共に、高入力インピーダンスを低出力インピーダ
ンスに変換することができるインピーダンス変換形増幅
器を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve such a conventional problem, and an impedance conversion type capable of obtaining a constant amplification degree and converting a high input impedance to a low output impedance. It is an object to provide an amplifier.

【0006】[0006]

【課題を解決するための手段】本発明は、入力信号を受
けるソースホロワと、ソースホロワの定電流源を構成す
るトランジスタと、信号を出力するエミッタホロワと、
ソースホロワのゲート電位とエミッタホロワのエミッタ
電位を入力とし、出力が電流源を構成するトランジスタ
に接続されたFET入力形演算増幅器を有するインピー
ダンス変換形増幅器において、ソースホロワのソースと
定電流源を構成するトランジスタのコレクタの間に設け
られたベース接地型トランジスタと、ベース接地型トラ
ンジスタのベース電位を切替える切替え手段と、FET
入力形演算増幅器のエミッタホロワ側からの入力を分割
する抵抗と、切替え手段と連動して抵抗を選択する選択
手段を有するインピーダンス変換形増幅器である。
According to the present invention, there is provided a source follower for receiving an input signal, a transistor constituting a constant current source of the source follower, and an emitter follower for outputting a signal.
In an impedance conversion amplifier having a gate input of a source follower and an emitter potential of an emitter follower as inputs and an output connected to a transistor constituting a current source, an FET input type operational amplifier, the source of the source follower and the transistor constituting the constant current source are connected to each other. A common-base transistor provided between collectors, switching means for switching the base potential of the common-base transistor, and FET
An impedance conversion type amplifier having a resistor for dividing an input from the emitter follower side of the input type operational amplifier and a selection means for selecting the resistance in conjunction with the switching means.

【0007】この構成により、一定の増幅度を得ること
ができると共に、高入力インピーダンスを低出力インピ
ーダンスに変換することができる。
With this configuration, a certain degree of amplification can be obtained, and a high input impedance can be converted into a low output impedance.

【0008】また、本発明は、信号を出力するエミッタ
ホロワのエミッタと接地電位の間に複数個の抵抗が直列
に接続され、抵抗と抵抗の接続点から信号を取り出すこ
とができる端子が設けられた抵抗形減衰器を有するイン
ピーダンス変換形増幅器である。
Further, according to the present invention, a plurality of resistors are connected in series between an emitter of an emitter follower for outputting a signal and a ground potential, and a terminal capable of extracting a signal from a connection point between the resistors is provided. This is an impedance conversion type amplifier having a resistance type attenuator.

【0009】この構成により、入力信号電圧を抵抗形減
衰器によって定められた電圧値に減衰することが可能に
なる。
With this configuration, the input signal voltage can be attenuated to a voltage value determined by the resistance type attenuator.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0011】本発明の第1の実施の形態のインピーダン
ス変換形増幅器を図1に示す。図1において、本発明の
インピーダンス変換形増幅器は、信号を印加する入力端
子1と、入力インピーダンスを決定する抵抗2と、入力
の電位をFET入力形演算増幅器の+端子に伝達する抵
抗3と、入力端子1にゲートが接続されたFET4と、
一端がFET4のソースに接続され、他端が電源(−
V)に接続されている抵抗5と、コレクタがFET4の
ソースに、ベースが抵抗7と抵抗8の接続点に、そして
エミッタが電流源のトランジスタ10のコレクタに接続
されているNPN形トランジスタ6と、一端がNPN形
トランジスタ20のベースに接続されると共にトランジ
スタ10のコレクタにも接続され、他端が電源(+V)
に接続されている抵抗9と、一端がトランジスタ20の
エミッタと出力38に接続され、他端が電源(−V)に
接続されたトランジスタ20をエミッタホロワ動作させ
るための抵抗21を有する。
FIG. 1 shows an impedance conversion type amplifier according to a first embodiment of the present invention. In FIG. 1, an impedance conversion type amplifier according to the present invention includes an input terminal 1 for applying a signal, a resistor 2 for determining an input impedance, and a resistor 3 for transmitting an input potential to a + terminal of an FET input type operational amplifier. An FET 4 having a gate connected to the input terminal 1;
One end is connected to the source of FET4, and the other end is a power supply (-
V), an NPN transistor 6 having a collector connected to the source of the FET 4, a base connected to the connection point of the resistors 7 and 8, and an emitter connected to the collector of the transistor 10 as a current source. , One end is connected to the base of the NPN transistor 20 and to the collector of the transistor 10, and the other end is connected to the power supply (+ V).
, And one end of the resistor 20 connected to the emitter and the output 38 of the transistor 20 and the other end connected to the power supply (-V) to operate the transistor 20 as an emitter follower.

【0012】本発明のインピーダンス変換形増幅器にお
いて、更に、トランジスタ10のベースは抵抗11と抵
抗12に接続されており、両抵抗で定まる電位に固定さ
れる。トランジスタ10のエミッタは抵抗13を介して
FET入力形演算増幅器15の出力に接続されると共
に、抵抗14を介して電源(−V)に接続されている。
トランジスタ10には抵抗14と抵抗13を流れるエミ
ッタ電流とほぼ同等のコレクタ電流が流れ、トランジス
タ6のエミッタに対して定電流源を構成している。FE
T入力形演算増幅器15はトランジスタ20のエミッタ
電位をフィードバックする抵抗18が−端子に接続され
ており、その出力は抵抗13に接続されている。また、
抵抗17は一端がFET入力形演算増幅器15の−端子
に接続され、その他端は、連動開閉器19に接続されて
おり、連動開閉器19がONとなるように選択されたと
きは、接地されてトランジスタ20のエミッタ電位を抵
抗17と抵抗18で分割するように構成されている。
In the impedance conversion amplifier according to the present invention, the base of the transistor 10 is connected to the resistors 11 and 12, and is fixed at a potential determined by both resistors. The emitter of the transistor 10 is connected to the output of the FET input operational amplifier 15 via the resistor 13 and to the power supply (-V) via the resistor 14.
A collector current substantially equal to the emitter current flowing through the resistor 14 and the resistor 13 flows through the transistor 10, forming a constant current source for the emitter of the transistor 6. FE
In the T-input type operational amplifier 15, a resistor 18 for feeding back the emitter potential of the transistor 20 is connected to a negative terminal, and the output thereof is connected to the resistor 13. Also,
The resistor 17 has one end connected to the negative terminal of the FET input type operational amplifier 15 and the other end connected to the interlock switch 19, and is grounded when the interlock switch 19 is selected to be turned on. Thus, the emitter potential of the transistor 20 is divided by the resistors 17 and 18.

【0013】以上のように構成されたインピーダンス変
換形増幅器について、連動開閉器19がOFFの場合
(OFFが選択された場合)について図2を用いてその
動作を説明する。
The operation of the above-structured impedance conversion amplifier when the interlocking switch 19 is OFF (when OFF is selected) will be described with reference to FIG.

【0014】まず、入力端子1に信号が入力されるとF
ET4のソースホロワのゲートに信号が伝達され、ソー
ス側に電流の変化となって現れる。トランジスタ6はベ
ースが抵抗7を介して電源(+V)に接続されているの
で、コレクタ−エミッタ間が導通状態となり、コレクタ
電流(エミッタ電流)になってトランジスタ20のベー
スに伝達され、トランジスタ20のエミッタ側に電圧信
号となって現れる。この場合増幅度はおよそ1倍であ
る。
First, when a signal is input to the input terminal 1, F
A signal is transmitted to the gate of the source follower of ET4, and appears as a change in current on the source side. Since the base of the transistor 6 is connected to the power supply (+ V) via the resistor 7, the collector-emitter state becomes conductive, and the collector current (emitter current) is transmitted to the base of the transistor 20. It appears as a voltage signal on the emitter side. In this case, the amplification degree is about one time.

【0015】FET入力形演算増幅器15は抵抗3によ
り伝達された入力電位と、エミッタホロワのトランジス
タ20のエミッタより抵抗18を介してフィードバック
される出力電位を比較し、双方が同電位になるような出
力を抵抗13を介してトランジスタ10のエミッタに伝
達する。これにより、トランジスタ10のコレクタ電流
が制御され、トランジスタ6を介してFET4のドレイ
ン電流の変化となり、ゲート・ソース間電圧が変化する
ことによってFET4のゲート電位とトタンジスタ20
のエミッタ電位が同電位となるように作動する。なお、
可変抵抗16はFET入力形演算増幅器が持つオフセッ
トを調整するためのものである。
The FET input type operational amplifier 15 compares the input potential transmitted by the resistor 3 with the output potential fed back from the emitter of the transistor 20 of the emitter follower via the resistor 18 so that both outputs have the same potential. To the emitter of the transistor 10 via the resistor 13. As a result, the collector current of the transistor 10 is controlled, the drain current of the FET 4 changes through the transistor 6, and the gate-source voltage changes, thereby changing the gate potential of the FET 4 and the transistor 20.
Are operated so that the emitter potentials of the two become the same. In addition,
The variable resistor 16 is for adjusting the offset of the FET input type operational amplifier.

【0016】本発明の構成によれば、入力端子1からみ
た入力インピーダンスは抵抗2で決定されるが、トラン
ジスタ6のパラメータである順方向直流電流増幅率 h
fe1、さらにトランジスタ20のパラメータである順
方向直流電流増幅率hfe2により、トランジスタ20
のエミッタ側から見た場合の出力インピーダンスZou
t(出力端子38)は、トランジスタ6のベース側イン
ピーダンスをZ1、トランジスタ20のベース側インピ
ーダンスをZ2としたとき、簡略化して考えた場合、
According to the configuration of the present invention, the input impedance as viewed from the input terminal 1 is determined by the resistor 2, but the forward DC current amplification factor h which is a parameter of the transistor 6.
fe1 and the forward DC current gain hfe2 which is a parameter of the transistor 20,
Output impedance Zou when viewed from the emitter side of
When t (output terminal 38) is simplified when the base impedance of the transistor 6 is Z1 and the base impedance of the transistor 20 is Z2,

【0017】に低減する。一例として、hfe1 及び
hfe2 をおよそ100と考えると出力インピーダンス
は、ベース側インピーダンスの1/10,000倍とな
り、ごく小さな値となる。
[0017] As an example, hfe1 and
Assuming that hfe2 is about 100, the output impedance is 1 / 10,000 times the base-side impedance, which is a very small value.

【0018】次に、連動開閉器19がONの場合(ON
となるように選択された場合)について、図3を用いて
その動作を説明する。連動開閉器19がONの場合に
は、抵抗17が接地電位に接続されると共に抵抗8が電
源(−V)に接続される。このとき、トランジスタ6の
ベース電位がマイナスとなるように抵抗7と抵抗8の値
を選択しておくと、トランジスタ6はカットオフとな
り、コレクタ−エミッタ間が非導通となる。したがっ
て、FET4のソース電流は抵抗5を介して電源(−
V)に流れることになり、定電流源を構成するトランジ
スタ10のコレクタ電流は電源(+V)より抵抗9に流
れることになる。このため、抵抗9はトランジスタ10
の見かけの負荷抵抗となって動作する。
Next, when the interlocking switch 19 is ON (ON
The operation will be described with reference to FIG. When the interlock switch 19 is ON, the resistor 17 is connected to the ground potential and the resistor 8 is connected to the power supply (-V). At this time, if the values of the resistors 7 and 8 are selected so that the base potential of the transistor 6 becomes negative, the transistor 6 is cut off, and the collector-emitter becomes non-conductive. Therefore, the source current of the FET 4 is supplied to the power supply (−
V), and the collector current of the transistor 10 constituting the constant current source flows to the resistor 9 from the power supply (+ V). Therefore, the resistor 9 is connected to the transistor 10
It operates as an apparent load resistance.

【0019】FET入力形演算増幅器15の+端子には
抵抗3を介して入力端子1に印加された電圧が伝達さ
れ、−(負)端子にはトランジスタ20のエミッタに現
れる電圧VEが抵抗18(Rf)と抵抗17(Rs)によ
り、次のように印加される。
The voltage applied to the input terminal 1 is transmitted to the + terminal of the FET input type operational amplifier 15 via the resistor 3, and the voltage VE appearing at the emitter of the transistor 20 is supplied to the − (negative) terminal of the resistor 18 ( Rf) and the resistor 17 (Rs) are applied as follows.

【0020】FET入力形演算増幅器15は、その特性
により両入力端子の電圧の差がなくなるような電圧が出
力され、抵抗13およびトランジスタ10を介して抵抗
9(R9)に電圧が現れ、結果としてトランジスタ20の
エミッタ電圧と入力端子1の電圧は等くなるように制御
される。
The FET input type operational amplifier 15 outputs a voltage such that the difference between the voltages at both input terminals disappears due to its characteristics, and a voltage appears at the resistor 9 (R 9) via the resistor 13 and the transistor 10. The emitter voltage of the transistor 20 and the voltage of the input terminal 1 are controlled to be equal.

【0021】従って、連動開閉器19がONの場合にそ
の増幅度Gは、
Therefore, when the interlocking switch 19 is ON, the amplification degree G is

【0022】となり、G倍の電圧を得ることが可能とな
る。
As a result, it becomes possible to obtain a G-fold voltage.

【0023】この場合のトランジスタ20のエミッタ側
の出力インピーダンスは、概略
The output impedance on the emitter side of the transistor 20 in this case is approximately

【0024】となる。## EQU1 ##

【0025】次に、本発明の第2の実施の形態のインピ
ーダンス変換形増幅器を図4に示す。図4において、抵
抗32、抵抗33、抵抗34、抵抗35は、それぞれ直
列に接続され、抵抗32の一端はトランジスタ20のエ
ミッタに接続され、抵抗35の他端は接地電位に接続さ
れている。また、出力端子38は抵抗31を介してトラ
ンジスタ20のエミッタに接続されると共に抵抗32に
接続されている。出力端子39は抵抗32と抵抗33の
接続点に、出力端子40は抵抗36を介して抵抗33と
抵抗34の接続点に、出力端子41は抵抗37を介して
抵抗34と抵抗35の接続点にそれぞれ接続されてい
る。抵抗31はトランジスタ20のエミッタに接続され
ており、出力インピーダンスを決定している。また、抵
抗36および抵抗37は抵抗31の値と同等になるよう
に接続された出力インピーダンス調整用抵抗である。こ
れにより、各出力端子38、39、40、41からみた
それぞれの出力インピーダンスは同一値を持つようにな
っている。
Next, FIG. 4 shows an impedance conversion type amplifier according to a second embodiment of the present invention. 4, the resistors 32, 33, 34, and 35 are connected in series, one end of the resistor 32 is connected to the emitter of the transistor 20, and the other end of the resistor 35 is connected to the ground potential. The output terminal 38 is connected to the emitter of the transistor 20 via the resistor 31 and to the resistor 32. The output terminal 39 is at the connection point between the resistors 32 and 33, the output terminal 40 is at the connection point between the resistors 33 and 34 via the resistor 36, and the output terminal 41 is the connection point between the resistors 34 and 35 via the resistor 37. Connected to each other. The resistor 31 is connected to the emitter of the transistor 20 and determines the output impedance. The resistors 36 and 37 are output impedance adjusting resistors connected to be equal to the value of the resistor 31. As a result, the respective output impedances viewed from the respective output terminals 38, 39, 40, 41 have the same value.

【0026】以上のように本発明の第2の実施の形態に
よれば、、各出力端子38、39、40、41は開閉器
等により選択ができるようになると共に、抵抗31、抵
抗36、抵抗37を設けることにより次段に接続される
増幅器等に対して常に一定の出力インピーダンスを保
ち、前記開閉器がどの出力端子を選択しても周波数特性
等に差異が出ないようにする効果がある。
As described above, according to the second embodiment of the present invention, each of the output terminals 38, 39, 40, and 41 can be selected by a switch or the like, and the resistors 31, 36, By providing the resistor 37, an output impedance is always kept constant with respect to an amplifier or the like connected to the next stage, and an effect of preventing a difference in frequency characteristics or the like from occurring regardless of which output terminal is selected by the switch. is there.

【0027】図4に示されたインピーダンス変換形増幅
器は、抵抗32〜抵抗35が直列接続され、それぞれの
抵抗32〜35の接続点に出力端子39〜41が設けら
れることによって抵抗形減衰器(アッテネータ)が構成
される。実際の例では、抵抗31を100Ω、抵抗32
を200Ω、抵抗33を100Ω、抵抗34を60Ω、
抵抗35を40Ω、抵抗36を25Ωおよび抵抗37を
64Ωにすると、各出力端子38〜41の出力インピー
ダンスはいずれの場合も100Ωとなる。出力端子38
に現れる電圧を1とすれば、出力端子39には1/2、
出力端子40には1/4、出力端子41には1/10の
電圧を得ることができる。また、出力端子38に現れる
電圧が不足している場合には、図4において連動開閉器
19をONにすれば、前述の式3の増幅度を得ることも
できる効果がある。
In the impedance conversion type amplifier shown in FIG. 4, resistors 32 to 35 are connected in series, and output terminals 39 to 41 are provided at the connection points of the resistors 32 to 35, respectively. Attenuator). In an actual example, the resistance 31 is set to 100Ω and the resistance 32
Is 200Ω, the resistance 33 is 100Ω, the resistance 34 is 60Ω,
When the resistance 35 is 40Ω, the resistance 36 is 25Ω, and the resistance 37 is 64Ω, the output impedance of each of the output terminals 38 to 41 is 100Ω in each case. Output terminal 38
Is 1, the output terminal 39 is 1 /
A voltage of 1/4 can be obtained at the output terminal 40 and a voltage of 1/10 can be obtained at the output terminal 41. If the voltage appearing at the output terminal 38 is insufficient, turning on the interlocking switch 19 in FIG.

【0028】[0028]

【発明の効果】以上説明したように、本発明は、入力信
号を受けるソースホロワと、ソースホロワの定電流源を
構成するトランジスタと、信号を出力するエミッタホロ
ワと、ソースホロワのゲート電位とエミッタホロワのエ
ミッタ電位を入力とし、出力が電流源を構成するトラン
ジスタに接続されたFET入力形演算増幅器を有するイ
ンピーダンス変換形増幅器において、ソースホロワのソ
ースと定電流源を構成するトランジスタのコレクタの間
に設けられたベース接地型トランジスタと、ベース接地
型トランジスタのベース電位を切替える切替え手段と、
FET入力形演算増幅器のエミッタホロワ側からの入力
を分割する抵抗と、切替え手段と連動して抵抗を選択す
る選択手段を有することにより、一定の増幅度を得るこ
とができると共に、高入力インピーダンスを低出力イン
ピーダンスに変換することができるインピーダンス変換
形増幅器を提供することができるものである。
As described above, the present invention provides a source follower for receiving an input signal, a transistor constituting a constant current source of the source follower, an emitter follower for outputting a signal, a gate potential of the source follower and an emitter potential of the emitter follower. In an impedance conversion type amplifier having an FET input type operational amplifier in which an input is connected and an output is connected to a transistor constituting a current source, a grounded base type provided between a source of a source follower and a collector of a transistor constituting a constant current source A transistor, switching means for switching a base potential of a common-base transistor,
By having a resistor for dividing the input from the emitter follower side of the FET input type operational amplifier and a selecting means for selecting the resistor in conjunction with the switching means, it is possible to obtain a constant amplification degree and to reduce the high input impedance. An object of the present invention is to provide an impedance conversion type amplifier capable of converting the output impedance.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態におけるインピーダ
ンス変換形増幅器の回路図
FIG. 1 is a circuit diagram of an impedance conversion type amplifier according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態におけるインピーダ
ンス変換形増幅器の連動開閉器がOFFの場合の動作説
明図
FIG. 2 is an explanatory diagram of the operation when the interlocking switch of the impedance conversion amplifier according to the first embodiment of the present invention is OFF.

【図3】本発明の第1の実施の形態におけるインピーダ
ンス変換形増幅器の連動開閉器がONの場合の動作説明
FIG. 3 is an explanatory diagram of the operation when the interlocking switch of the impedance conversion amplifier according to the first embodiment of the present invention is ON.

【図4】本発明の第2の実施の形態におけるインピーダ
ンス変換形増幅器の回路図
FIG. 4 is a circuit diagram of an impedance conversion type amplifier according to a second embodiment of the present invention.

【図5】従来のインピーダンス変換形増幅器の回路図FIG. 5 is a circuit diagram of a conventional impedance conversion type amplifier.

【符号の説明】[Explanation of symbols]

1 入力端子 2、3 抵抗 4 FET(ソースホロワ) 5 抵抗 6 NPN形トランジスタ 7〜9 抵抗 10 NPN形トランジスタ 11〜14 抵抗 15 FET入力形演算増幅器 16 可変抵抗 17 抵抗(Rs) 18 抵抗(Rf) 19 連動開閉器 20 NPN形トランジスタ 21 抵抗 31〜37 抵抗 38〜41 出力端子 REFERENCE SIGNS LIST 1 input terminal 2, 3 resistor 4 FET (source follower) 5 resistor 6 NPN transistor 7 to 9 resistor 10 NPN transistor 11 to 14 resistor 15 FET input operational amplifier 16 variable resistor 17 resistor (Rs) 18 resistor (Rf) 19 Interlock switch 20 NPN transistor 21 Resistance 31-37 Resistance 38-41 Output terminal

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J090 AA01 AA45 CA74 CA88 DN02 FA18 HA02 HA09 HA18 HA25 HA26 HA29 HA40 HN07 KA01 KA17 KA23 MA01 MA02 MA04 MA11 MA24 MN01 NN06 5J091 AA01 AA45 CA74 CA88 FA18 HA02 HA09 HA18 HA25 HA26 HA29 HA40 KA01 KA17 KA23 MA01 MA02 MA04 MA11 MA24 5J098 AA02 AA03 AA11 AB02 AB34 AC05 AC20 AD01 GA01  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J090 AA01 AA45 CA74 CA88 DN02 FA18 HA02 HA09 HA18 HA25 HA26 HA29 HA40 HN07 KA01 KA17 KA23 MA01 MA02 MA04 MA11 MA24 MN01 NN06 5J091 AA01 AA45 CA74 CA88 FA18 HA02 HA09 HA26 HA25 HA26 HA26 KA01 KA17 KA23 MA01 MA02 MA04 MA11 MA24 5J098 AA02 AA03 AA11 AB02 AB34 AC05 AC20 AD01 GA01

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 入力信号を受けるソースホロワと、前記
ソースホロワの定電流源を構成するトランジスタと、信
号を出力するエミッタホロワと、前記ソースホロワのゲ
ート電位と前記エミッタホロワのエミッタ電位を入力と
し、出力が前記電流源を構成するトランジスタに接続さ
れたFET入力形演算増幅器を有するインピーダンス変
換形増幅器において、 前記ソースホロワのソースと前記定電流源を構成するト
ランジスタのコレクタの間に設けられたベース接地型ト
ランジスタと、前記ベース接地型トランジスタのベース
電位を切替える切替え手段と、前記FET入力形演算増
幅器のエミッタホロワ側からの入力を分割する抵抗と、
前記切替え手段と連動して前記抵抗を選択する選択手段
を有することを特徴とするインピーダンス変換形増幅
器。
1. A source follower for receiving an input signal, a transistor constituting a constant current source of the source follower, an emitter follower for outputting a signal, a gate potential of the source follower and an emitter potential of the emitter follower as inputs, and the output is the current An impedance conversion type amplifier having an FET input type operational amplifier connected to a transistor forming a source, a grounded base transistor provided between a source of the source follower and a collector of a transistor forming the constant current source; Switching means for switching the base potential of a common-base transistor; a resistor for dividing an input from the emitter follower side of the FET input operational amplifier;
An impedance conversion type amplifier comprising a selection means for selecting the resistor in conjunction with the switching means.
【請求項2】 前記信号を出力するエミッタホロワのエ
ミッタと接地電位の間に、複数個の抵抗が直列に接続さ
れ、抵抗と抵抗の接続点から信号を取り出すことができ
る端子が設けられた抵抗形減衰器を有することを特徴と
する請求項1記載のインピーダンス変換形増幅器。
2. A resistor type wherein a plurality of resistors are connected in series between an emitter of an emitter follower for outputting the signal and a ground potential, and a terminal capable of extracting a signal from a connection point between the resistors is provided. The impedance conversion type amplifier according to claim 1, further comprising an attenuator.
JP2000362475A 2000-11-29 2000-11-29 Impedance conversion amplifier Pending JP2002164749A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000362475A JP2002164749A (en) 2000-11-29 2000-11-29 Impedance conversion amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000362475A JP2002164749A (en) 2000-11-29 2000-11-29 Impedance conversion amplifier

Publications (1)

Publication Number Publication Date
JP2002164749A true JP2002164749A (en) 2002-06-07

Family

ID=18833742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000362475A Pending JP2002164749A (en) 2000-11-29 2000-11-29 Impedance conversion amplifier

Country Status (1)

Country Link
JP (1) JP2002164749A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116008B2 (en) 2002-04-23 2006-10-03 Shimano, Inc. Electrical communication system for a bicycle
CN113114164A (en) * 2021-04-08 2021-07-13 广州致远电子有限公司 Impedance transformation network circuit structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116008B2 (en) 2002-04-23 2006-10-03 Shimano, Inc. Electrical communication system for a bicycle
CN113114164A (en) * 2021-04-08 2021-07-13 广州致远电子有限公司 Impedance transformation network circuit structure

Similar Documents

Publication Publication Date Title
US4494077A (en) Amplifier system switchable between two amplifying operations
EP0938188B1 (en) Variable gain amplifier circuit
JPH03148903A (en) Electron gain control device
JP2510996B2 (en) Single gain buffer amplifier
EP0114731B1 (en) Differential amplifier with high common-mode rejection
US4462003A (en) Variable gain amplifier
EP1119100B1 (en) Amplifiers
US4491800A (en) Switching circuit operable as an amplifier and a muting circuit
US5742204A (en) Digitally programmable differential attenuator with tracking common mode reference
US3769605A (en) Feedback amplifier circuit
US3965390A (en) Power on demand beam deflection system for CRT displays
JP2002164749A (en) Impedance conversion amplifier
CA1090892A (en) Differential amplifier
GB2081037A (en) Gain control circuit
US3477034A (en) Zero suppression circuit for differential amplifiers
US4631490A (en) Audio output amplifying device
JPS6218980Y2 (en)
KR940000262B1 (en) Noise reduction circuit
JPH1041750A (en) Gain controlled frequency converter circuit
US4620108A (en) Means providing independently controlled superimposed AC and DC voltages
JPS5821215Y2 (en) limita amplifier
JP3326294B2 (en) Multiplier
JPS62213404A (en) Power amplifier circuit
JPH0339933Y2 (en)
JP3752029B2 (en) Line receiver