JPS6178193A - High frequency amplification circuit for tv tunner - Google Patents

High frequency amplification circuit for tv tunner

Info

Publication number
JPS6178193A
JPS6178193A JP20004484A JP20004484A JPS6178193A JP S6178193 A JPS6178193 A JP S6178193A JP 20004484 A JP20004484 A JP 20004484A JP 20004484 A JP20004484 A JP 20004484A JP S6178193 A JPS6178193 A JP S6178193A
Authority
JP
Japan
Prior art keywords
gate
high frequency
amplification circuit
frequency amplification
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20004484A
Other languages
Japanese (ja)
Other versions
JPH0147034B2 (en
Inventor
岩瀬 彰男
有可 功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20004484A priority Critical patent/JPS6178193A/en
Publication of JPS6178193A publication Critical patent/JPS6178193A/en
Publication of JPH0147034B2 publication Critical patent/JPH0147034B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 に 〔発明の目的〕本発明はプリント基板!面付けされたチ
ップ型デュアルゲートMO8FZTを増巾素子とするテ
レビジ1ンチー−すの高周波増巾回路に関するものであ
る。
[Detailed Description of the Invention] [Object of the Invention] The present invention is a printed circuit board! This invention relates to a high frequency amplification circuit for a television set using a surface-mounted chip type dual gate MO8FZT as an amplification element.

近年、高周波回路素子部品のチップ化が急速に進行して
おり、テレビジ1ンチ−ナにおいても、小型、高密度実
装および高性能化のために大巾に導入されている。しか
し、部品の小型化により、その実装上の高周波特性にお
ける欠点も次第に明らかになシつ\ある。以下第2図に
よって従来例の欠点を説明する。
In recent years, the use of high-frequency circuit elements as chips has been rapidly progressing, and chips have been widely used in television televisions for the purpose of miniaturization, high-density packaging, and high performance. However, with the miniaturization of components, shortcomings in high frequency characteristics due to their mounting are becoming increasingly obvious. Hereinafter, the drawbacks of the conventional example will be explained with reference to FIG.

第2図(イ)はチップ型デュアルゲートMO8FKT1
の従来の実装例で、2はドレイン、3は第1ゲート、4
は第2ゲート、5はソースのそれぞれの電極を示してい
る。この従来例は50 MHz以下の比較的低い周波数
帯における実装例であるが、以下述べるような問題がお
る。すなわち、チップ部品であるため、信号入力側の第
1ゲート3と出力側のドレイン2との空間距離が非常に
小さいので空間や基板を介して不要な伝送量が発生し、
その値が無視できない程度の値になる。特にテレビジョ
ンチューナにおいては、高周波増巾回路はテレビセット
の利得制御ループを構成するため、この問題は最大利得
制御量を大巾に減少させ、強電界地域での画像の乱れ等
、画質劣化の原因になる。
Figure 2 (a) is a chip type dual gate MO8FKT1
In the conventional implementation example, 2 is the drain, 3 is the first gate, and 4 is the drain.
5 indicates the second gate electrode, and 5 indicates the source electrode. This conventional example is an example of implementation in a relatively low frequency band of 50 MHz or less, but it has problems as described below. That is, since it is a chip component, the spatial distance between the first gate 3 on the signal input side and the drain 2 on the output side is very small, so unnecessary transmission amount occurs through space and the substrate.
The value becomes so large that it cannot be ignored. Particularly in television tuners, since the high-frequency amplification circuit constitutes the gain control loop of the television set, this problem greatly reduces the maximum gain control amount and causes image quality deterioration such as image disturbance in areas with strong electric fields. become the cause.

第2図(ロ)はこの問題を改善することを意図した従来
例で、6.7はアースラウンド、8.9は接地用のチッ
プコンデンサである。しかしこの従来例の接地用コンデ
ンサ8.9の接地効果はVHPのローバンドからVHP
帯までを満足させるには不充分である。したがってチッ
プ型デュアルゲー) MOSFET 1の下面に配線さ
れた導電パターンは、第3図(α)の等価回路が示すよ
うに完全なアース電位にはなり得ず、第1ゲート5とド
レイン2との間に結合が残る。以上述べたように、従来
例第2図(ロ)のパターン配置ではアイソレージ1ンの
良好な特性かえられず、かつ最大利得制御量の大巾な改
善は期待することができない。
FIG. 2(b) shows a conventional example intended to improve this problem, in which 6.7 is an earth round and 8.9 is a chip capacitor for grounding. However, the grounding effect of this conventional grounding capacitor 8.9 is from VHP low band to VHP
It is insufficient to satisfy up to the obi. Therefore, the conductive pattern wired on the bottom surface of the chip-type dual gate MOSFET 1 cannot be at a complete ground potential as shown in the equivalent circuit of FIG. A bond remains between them. As described above, the pattern arrangement of the conventional example shown in FIG. 2(B) cannot improve the good characteristics of the isolation 1, and it cannot be expected to significantly improve the maximum gain control amount.

本発明はこの問題を解決することを意図するものであっ
て、チップ型デュアルゲー) MO8I’ETを高周波
増巾回路の増巾素子とするテレビジランチューナにおい
て、強電界地域におけるAGC動作が完壁に行なわれ、
画質の良好な映像をうろことのできる高周波増巾回路を
提供することを目的とするものである。
The present invention is intended to solve this problem, and is capable of perfecting AGC operation in areas with strong electric fields in a television lan tuner using a chip type dual game (MO8I'ET) as an amplification element of a high frequency amplification circuit. It was carried out in
It is an object of the present invention to provide a high frequency amplification circuit that can produce images with good image quality.

〔発明の構成〕本発明のテレビジ1ンチェ一すの高周波
増巾回路は、チップ型デエアルゲー) MO8FI!i
Tを高周波増巾回路の増巾素子とするテレビジランチ為
−すにおいて、プリント基板に面付けされた前記チップ
F MO8F1!:Tの相対向する第1ゲートとドレイ
ンの2電極関に導電パターンを設け、この導電パターン
を前記チップ型MO81’l!:Tの電極のない両側面
の方向に延長し、これをその延長方向に設けたアースラ
ウンドに接続したことを特徴とする。
[Structure of the Invention] The high frequency amplification circuit of the television receiver of the present invention is a chip-type DAIRG MO8FI! i
In a television launch system in which T is an amplifier element of a high frequency amplifier circuit, the chip F MO8F1! is mounted on a printed circuit board. :A conductive pattern is provided between the opposing first gate and drain electrodes of T, and this conductive pattern is connected to the chip-type MO81'l! : It is characterized by extending in the direction of both sides of the T without electrodes and connecting this to the earth round provided in the direction of extension.

本発明の実施例を第1図について説明する。An embodiment of the invention will be described with reference to FIG.

同図において1はチップ型デエアルゲートMO8FET
、2はドレイン、5は第1ゲート、4は第2ゲート、5
はソースである。10は第1ゲート3および第2ゲート
4と、相対向するドレイン2およびソー75との間に設
けた導電パターンで、チップ型MO日FICT 1の電
極のない両側面の方向に延長され、配線基板に設けたア
ースラウンド11.12に接続されている。
In the same figure, 1 is a chip type deaial gate MO8FET.
, 2 is the drain, 5 is the first gate, 4 is the second gate, 5
is the source. Reference numeral 10 denotes a conductive pattern provided between the first gate 3 and the second gate 4 and the drain 2 and the drain 75 facing each other, which extends in the direction of both sides of the chip type MOFICT 1 without electrodes, and is connected to the wiring. It is connected to the ground round 11.12 provided on the board.

〔発明の効果〕以上述べたように、本発明においては、
第1ゲート5および第2ゲート4と相対向するドレイン
2およびソース5との間に導電パターン10を設け、そ
の両端をアースラウンド11.121C接続することK
よって第1ゲート3とドレイン2との間を第5図Cb)
の等価回路が示すように完全に接地した状態にすること
ができる。したがって第1ゲートのラウンドからドレイ
ンのラウンドへの伝送量および高周波増巾回路の利得制
御量を第4図および第5図に示すように大巾に改善する
ことができる。なお、第4図および第5図において、(
イ)は第2図(イ)の従来例、(ロ)は第2図(ロ)の
従来例、(ハ)は本発明の特性をそれぞれ示している。
[Effect of the invention] As described above, in the present invention,
A conductive pattern 10 is provided between the first gate 5 and the second gate 4 and the opposing drain 2 and source 5, and both ends thereof are connected to the ground round 11.121C.
Therefore, the distance between the first gate 3 and the drain 2 is shown in FIG. 5Cb).
As shown in the equivalent circuit of , it can be completely grounded. Therefore, the amount of transmission from the first gate round to the drain round and the gain control amount of the high frequency amplification circuit can be greatly improved as shown in FIGS. 4 and 5. In addition, in Fig. 4 and Fig. 5, (
(a) shows the conventional example in FIG. 2 (a), (b) shows the conventional example in FIG. 2 (b), and (c) shows the characteristics of the present invention.

さらに本発明はチップ型デ為アルゲー) 14087F
iτをプリント基板に面付けするに当ってラウンド間の
電気的接合を大巾に減少させる利点をも有する。
Furthermore, the present invention is a chip-type device (Alge) 14087F.
It also has the advantage of greatly reducing electrical connections between rounds when iτ is placed on a printed circuit board.

【図面の簡単な説明】[Brief explanation of drawings]

第1図:本発明のチップ型デュアルゲートMO8FKT
のプリント基板への実装の実施例 第2図: (4140)ti従来のチップ型デエアルゲ
ートMO87に’rのプリント基板への実装例第3図:
チップ型デエアルゲートMOEI?]!:Tの第1ゲー
トとドレイン間の等価回路図で (α)は従来例、Cb)は本発明 第4図二チップ型デエアルゲートMO1liFKTの第
1ゲートのラウンドからドレインのラ ウンドへの伝送f(相対値)を示すグ ラフ 第4図二チップ型デエアルゲー) MO81’FXTに
よる高周波増巾回路の利得制御量(300MHz)を示
すグラフ ト・・チップ型デエアルゲートMO8PICT 。 2・・・ドレイン、3・・・第1ゲート、4・・・第2
ゲート、5・−・ソース、6.7・・・アースラウンド
、8.9・・・接地コンデンサ、10・・・導電パター
ン、第1図        第2図  (0)(MHz
) 手続補 正 書(方式) 昭和60年2月グ日 t 事件の表示 昭和59年特許願第200044号 2 発明の名称 テレビジ璽ンチューナの高周波増巾回路五 抽圧をする
者 事件との関係  特ト出願人 582松下電器産業株式会社 4、代理人
Figure 1: Chip type dual gate MO8FKT of the present invention
Example of mounting on a printed circuit board Figure 2: Example of mounting 'r on a printed circuit board of (4140)ti conventional chip type DEAL gate MO87 Figure 3:
Chip type deaial gate MOEI? ]! :Equivalent circuit diagram between the first gate and drain of T, (α) is the conventional example, Cb) is the transmission f (relative Figure 4 shows the gain control amount (300MHz) of the high frequency amplification circuit by MO81'FXT. 2...Drain, 3...First gate, 4...Second
Gate, 5... Source, 6.7... Earth round, 8.9... Ground capacitor, 10... Conductive pattern, Figure 1 Figure 2 (0) (MHz
) Procedural amendment (method) Date of February 1985 t Indication of case 1988 Patent Application No. 200044 2 Title of invention High frequency amplification circuit for television tuner Applicant 582 Matsushita Electric Industrial Co., Ltd. 4, Agent

Claims (1)

【特許請求の範囲】[Claims] チップ型デュアルゲートMOSFETを高周波増巾回路
の増巾素子とするテレビジョンチューナにおいて、プリ
ント基板に面付けされた前記チップ型MOSFETの相
対向する第1ゲートとドレインの2電極間に導電パター
ンを設け、この導電パターンを前記チップ型MOSFE
Tの電極のない両側面の方向に延長し、これをその延長
方向に設けたアースラウンドを接続したことを特徴とす
るテレビジョンチューナの高周波増巾回路
In a television tuner using a chip-type dual-gate MOSFET as an amplification element of a high-frequency amplification circuit, a conductive pattern is provided between two opposing electrodes of a first gate and a drain of the chip-type MOSFET mounted on a printed circuit board. , this conductive pattern is connected to the chip type MOSFET.
A high frequency amplification circuit for a television tuner, characterized in that the T is extended in the direction of both sides without electrodes, and connected to a ground round provided in the direction of the extension.
JP20004484A 1984-09-25 1984-09-25 High frequency amplification circuit for tv tunner Granted JPS6178193A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20004484A JPS6178193A (en) 1984-09-25 1984-09-25 High frequency amplification circuit for tv tunner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20004484A JPS6178193A (en) 1984-09-25 1984-09-25 High frequency amplification circuit for tv tunner

Publications (2)

Publication Number Publication Date
JPS6178193A true JPS6178193A (en) 1986-04-21
JPH0147034B2 JPH0147034B2 (en) 1989-10-12

Family

ID=16417891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20004484A Granted JPS6178193A (en) 1984-09-25 1984-09-25 High frequency amplification circuit for tv tunner

Country Status (1)

Country Link
JP (1) JPS6178193A (en)

Also Published As

Publication number Publication date
JPH0147034B2 (en) 1989-10-12

Similar Documents

Publication Publication Date Title
US4796079A (en) Chip component providing rf suppression
US7652897B2 (en) High frequency unit
US6737945B2 (en) Digital broadcast receiving tuner suitable for miniaturization by placing tuner units on oppos surfaces on a board
KR100269159B1 (en) Tuner Circuit Design Method
JPS6178193A (en) High frequency amplification circuit for tv tunner
EP0169694B1 (en) Component providing high frequency signal suppression
JPS6121880Y2 (en)
JP3099668B2 (en) Electronic tuner
JPH06120685A (en) Output terminal structure of tuner
JPH1032514A (en) High frequency electronic equipment
JPS6145655Y2 (en)
JP3139080B2 (en) Card type electronic tuner
JPH02274016A (en) High frequency amplifying circuit of television tuner
JPS6143312Y2 (en)
KR200198882Y1 (en) Earth structure of tuner chassis and plate inductor
JP3094608B2 (en) Card type electronic tuner
JPH0638501Y2 (en) UHF tuner
JPH046259Y2 (en)
JPH0738827A (en) Structure of if substrate incorporating tuner
JPS5834811Y2 (en) UHF-VHF combination tuner
JP4584233B2 (en) Reception device and reception noise reduction method thereof
JPH0339959Y2 (en)
JPS6043022B2 (en) Microwave device module
JPS6221074Y2 (en)
JPH0522164A (en) Card type electronic tuner