JPS6172491A - デイジタルコンバ−ジエンス補正装置 - Google Patents
デイジタルコンバ−ジエンス補正装置Info
- Publication number
- JPS6172491A JPS6172491A JP19449384A JP19449384A JPS6172491A JP S6172491 A JPS6172491 A JP S6172491A JP 19449384 A JP19449384 A JP 19449384A JP 19449384 A JP19449384 A JP 19449384A JP S6172491 A JPS6172491 A JP S6172491A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- screen
- address
- correction data
- convergence correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、カラーテレビジョン受像機(モニター受像
a或いは投射形カラーテレビジョン)のコンバージェン
ス補正をディジタル的に行うディジタルコンバージェン
ス補正装置に関する。
a或いは投射形カラーテレビジョン)のコンバージェン
ス補正をディジタル的に行うディジタルコンバージェン
ス補正装置に関する。
従来、水平偏向信号、垂直偏向信号をアナログ信号処理
することにより、コンバージェンス+1fff信号が形
成されていたうしかしながら、投射形カラーテレビジョ
ンのような大形画面で、スクリーンと投射形カラーテレ
ビジョンとの距離が変化したり、スクリーンの表面に凹
凸がある場合や、水平走査線の数が従来の2倍とされた
高精細度テレビジョン方式の場合には、ミスコンバージ
ェンスやミスレジストレーション(3管式の投射形カラ
ーテレビジョンの場合)の許容範囲が狭(、従来より精
度の良いコンバージェンス補正装置が必要とされる。
することにより、コンバージェンス+1fff信号が形
成されていたうしかしながら、投射形カラーテレビジョ
ンのような大形画面で、スクリーンと投射形カラーテレ
ビジョンとの距離が変化したり、スクリーンの表面に凹
凸がある場合や、水平走査線の数が従来の2倍とされた
高精細度テレビジョン方式の場合には、ミスコンバージ
ェンスやミスレジストレーション(3管式の投射形カラ
ーテレビジョンの場合)の許容範囲が狭(、従来より精
度の良いコンバージェンス補正装置が必要とされる。
このような要請に応えるため、より高精度のコンバージ
ェンス補正をなしうるディジタルコンバージェンス補正
装置が提案されている。例えば特開昭58−21588
7号公報に記載されているように、この装置は、画面に
ドツトパターン、クロスハツチパターン等のテストパタ
ーンを表示シ、各ドツト点または各交叉点を調整点とし
、この調整点毎のコンバージェンス補正量をディジタル
データとして1画面分のメモリに書込んでおき、このコ
ンバージェンス補正量を画面の走査と同期して続出し、
D/A変換してアナログの補正波形に変換し、コンバー
ジェンス補正用の偏向手段に供給するものである。この
ディジタルコンバージェンス補正装置によれば、画面の
各調整点毎に独立にコンバージェンス補正量を定めるこ
とができ、高精度の補正を行うことができる。
ェンス補正をなしうるディジタルコンバージェンス補正
装置が提案されている。例えば特開昭58−21588
7号公報に記載されているように、この装置は、画面に
ドツトパターン、クロスハツチパターン等のテストパタ
ーンを表示シ、各ドツト点または各交叉点を調整点とし
、この調整点毎のコンバージェンス補正量をディジタル
データとして1画面分のメモリに書込んでおき、このコ
ンバージェンス補正量を画面の走査と同期して続出し、
D/A変換してアナログの補正波形に変換し、コンバー
ジェンス補正用の偏向手段に供給するものである。この
ディジタルコンバージェンス補正装置によれば、画面の
各調整点毎に独立にコンバージェンス補正量を定めるこ
とができ、高精度の補正を行うことができる。
〔発明が解決しようとする問題点〕
ディジタルコンバージェンス補正装置において、補正量
を変更する時には、メモリに新たなディジタルデータを
書込む必要がある。通常のメモリは、読出しと古込みと
を同時に行うことはできず、また、メモリのアクセスタ
イムにも限界があるので、占込みを読出しより優先させ
、補正量の書換は、読出しの必要がない垂直ブランキン
グ期間で行うようにしている。
を変更する時には、メモリに新たなディジタルデータを
書込む必要がある。通常のメモリは、読出しと古込みと
を同時に行うことはできず、また、メモリのアクセスタ
イムにも限界があるので、占込みを読出しより優先させ
、補正量の書換は、読出しの必要がない垂直ブランキン
グ期間で行うようにしている。
しかし、垂直ブランキング期間内で書換できるデータは
、その個数が制限されており、一度に多くのアドレスの
データを書換ようとする時に、書換が完了するまでの時
間が長くなり、調整に要する時間が長くなる欠点があっ
た。特に、投射形カラーテレビジョンのスクリーン上の
ミスコンバージェンスをビデオカメラにより検出して、
自動的に補正を行う自動補正装置では、一度書換を行っ
て再度誤差の検出を行い、誤差が殆どな(なる迄、同一
アドレスを何度もアクセスするため、上述のように書換
が可能な時間が制限されることは問題である。
、その個数が制限されており、一度に多くのアドレスの
データを書換ようとする時に、書換が完了するまでの時
間が長くなり、調整に要する時間が長くなる欠点があっ
た。特に、投射形カラーテレビジョンのスクリーン上の
ミスコンバージェンスをビデオカメラにより検出して、
自動的に補正を行う自動補正装置では、一度書換を行っ
て再度誤差の検出を行い、誤差が殆どな(なる迄、同一
アドレスを何度もアクセスするため、上述のように書換
が可能な時間が制限されることは問題である。
この発明の目的は、メモリに記憶されているコンバージ
ェンス補正量の書換が可能な時間を長(して、調整時間
の短縮を図るたとができるディジタルコンバージェンス
補正装置を提供することにある。
ェンス補正量の書換が可能な時間を長(して、調整時間
の短縮を図るたとができるディジタルコンバージェンス
補正装置を提供することにある。
この発明は、画面を(m×n)個の調整点に分割し、調
整点の各々のコンバージェンス補正量をティジタル信ぢ
として記憶する1画面分のメモリを有し、このメモリを
画面の走査と同期して読出し、D/A変換することによ
りコンバージェンス補正信号を形成するようにしたディ
ジタルコンバージェンス補正装置である。
整点の各々のコンバージェンス補正量をティジタル信ぢ
として記憶する1画面分のメモリを有し、このメモリを
画面の走査と同期して読出し、D/A変換することによ
りコンバージェンス補正信号を形成するようにしたディ
ジタルコンバージェンス補正装置である。
この発明は、1画面lOを上下に少なくとも略々二分す
るように、1画面分のメモリを構成する少なくとも2個
の第1のメモリ1及び第2のメモリ11と、第1のメモ
リ1及び第2のメモリ11のアドレスバス2,12を切
り替える第1の切替手段4,14と、第1のメモリl及
び第2のメモリ11のデータバス3.13を切り替える
第2の切替手段5.15と、第1のメモリ1及び第2の
メモリ11のうちの一方が読出し動作を行っている期間
でその他方が書込み動作を行うように、第1の切替手段
4,14及び第2の切替手段5.15を制御する制御手
段21.24とを備えたことを特徴とするディジタルコ
ンバージェンス補正装置である。
るように、1画面分のメモリを構成する少なくとも2個
の第1のメモリ1及び第2のメモリ11と、第1のメモ
リ1及び第2のメモリ11のアドレスバス2,12を切
り替える第1の切替手段4,14と、第1のメモリl及
び第2のメモリ11のデータバス3.13を切り替える
第2の切替手段5.15と、第1のメモリ1及び第2の
メモリ11のうちの一方が読出し動作を行っている期間
でその他方が書込み動作を行うように、第1の切替手段
4,14及び第2の切替手段5.15を制御する制御手
段21.24とを備えたことを特徴とするディジタルコ
ンバージェンス補正装置である。
1画面10の上側の領域10Aと対応するアドレスから
補正データが続出されている間に、その下側の領域10
Bと対応するアドレスの補正データを書換えることが可
能となる。同様に、1画面10の下側の領域10Bと対
応するアドレスからコンバージェンス補正データが続出
されている間に、その上側の領域10Aと対応するアド
レスの補正データを書換えることが可能となる。従って
、垂直ブランキング期間でデータの書換を行うのと比較
して、データの書換が可能な期間が頗る長くなる。
補正データが続出されている間に、その下側の領域10
Bと対応するアドレスの補正データを書換えることが可
能となる。同様に、1画面10の下側の領域10Bと対
応するアドレスからコンバージェンス補正データが続出
されている間に、その上側の領域10Aと対応するアド
レスの補正データを書換えることが可能となる。従って
、垂直ブランキング期間でデータの書換を行うのと比較
して、データの書換が可能な期間が頗る長くなる。
以下、この発明の一実施例について図面を参照して説明
する。第1図において、■及び11は、コンバージェン
ス補正量のデータ(補正データと称する)を記憶するた
めの第1のメモリ及び第2のメモリである。
する。第1図において、■及び11は、コンバージェン
ス補正量のデータ(補正データと称する)を記憶するた
めの第1のメモリ及び第2のメモリである。
この例では、第2図に示すように、1フイールドの画面
10に例えば(7X5)の計35個の調整点が設けられ
ている。この画面10の上側の4行を含む領域LOAの
調整点(黒点で示す)をメモリlが記憶し、その下側の
3行を含む領域10Bの=11整点(白点で示す)をメ
モリ11が記憶する構成とされている。メモリ1及びメ
モリ11の各調整点と対応するアドレスに複数ビットの
補正データが記憶される。
10に例えば(7X5)の計35個の調整点が設けられ
ている。この画面10の上側の4行を含む領域LOAの
調整点(黒点で示す)をメモリlが記憶し、その下側の
3行を含む領域10Bの=11整点(白点で示す)をメ
モリ11が記憶する構成とされている。メモリ1及びメ
モリ11の各調整点と対応するアドレスに複数ビットの
補正データが記憶される。
メモリ1のアドレスバス2を切り替える切替回路4が設
けられ、メモリ11のアドレスバス12を切り替える切
替回路14が設けられている。また、メモリ1のデータ
バス3を切り替える切替口□−路5が設けられ、メモリ
11のデータバス13を切り替える切替回路15が設け
られている。これらの切替回路4,14.5.15は、
双方向性のもので、共通の制御信号SCにより、状態が
制御される。制御信号SCがハイレベルの時に切替回路
4.14.s、x5のA及び0間が接続され、制御信号
SCがローレヘルの時に切替回路4,14.5.15の
B及び0間が接続される。
けられ、メモリ11のアドレスバス12を切り替える切
替回路14が設けられている。また、メモリ1のデータ
バス3を切り替える切替口□−路5が設けられ、メモリ
11のデータバス13を切り替える切替回路15が設け
られている。これらの切替回路4,14.5.15は、
双方向性のもので、共通の制御信号SCにより、状態が
制御される。制御信号SCがハイレベルの時に切替回路
4.14.s、x5のA及び0間が接続され、制御信号
SCがローレヘルの時に切替回路4,14.5.15の
B及び0間が接続される。
切替回路4の人力A及び切替回路14の人力Bとして、
アドレスエンコーダ21からの言売出しアドレスが供給
され、切替回路4の入力B及び切替回路14の人力Aと
してCPU22からの書込みアドレスが供給される。ア
ドレスエンコーダ21には、端子20から画面10の走
査のタイミングを規定する同期信号が供給され、画面1
0の各調整点と対応する読出しアドレスが順次アドレス
エンコーダ21から発生ずる。
アドレスエンコーダ21からの言売出しアドレスが供給
され、切替回路4の入力B及び切替回路14の人力Aと
してCPU22からの書込みアドレスが供給される。ア
ドレスエンコーダ21には、端子20から画面10の走
査のタイミングを規定する同期信号が供給され、画面1
0の各調整点と対応する読出しアドレスが順次アドレス
エンコーダ21から発生ずる。
CPLI22には、インターフェース23を介してキー
ボード24が接続されている。キーボード24には、調
整モードの指定を行うキー、補正データを発生するキー
、カーソルを動かすキーが設けられている。このCPU
22から書込みアドレスが発生すると共に、この発生し
たアドレスに書込むべき補正データが発生する。この補
正データが切替回路5のB入力及び切替回路15のA人
力に供給される。
ボード24が接続されている。キーボード24には、調
整モードの指定を行うキー、補正データを発生するキー
、カーソルを動かすキーが設けられている。このCPU
22から書込みアドレスが発生すると共に、この発生し
たアドレスに書込むべき補正データが発生する。この補
正データが切替回路5のB入力及び切替回路15のA人
力に供給される。
メモリlから読出された補正データが切替回路5のΔ出
力として取り出され、メモリ11から読出された補正デ
ータが切替回路15のB出力として取り出される。これ
らの切替回路5及び15から出力される抽ilEデータ
が捕間回路25に供給される。補間回路25は、調整点
が画面10の全ラインにないために、置方向に1rふ2
個の調整点の間の複数ライン(7jの位置に補正データ
を内挿するためのもので、bるつ 補間回路25の出力データがD/A変換器26に供給さ
れ、このI) / A変換器26のアナログ出力がロー
パスフィルタ27を介して:1ンハージエンス補補信号
として出力端子28に取り出される。
力として取り出され、メモリ11から読出された補正デ
ータが切替回路15のB出力として取り出される。これ
らの切替回路5及び15から出力される抽ilEデータ
が捕間回路25に供給される。補間回路25は、調整点
が画面10の全ラインにないために、置方向に1rふ2
個の調整点の間の複数ライン(7jの位置に補正データ
を内挿するためのもので、bるつ 補間回路25の出力データがD/A変換器26に供給さ
れ、このI) / A変換器26のアナログ出力がロー
パスフィルタ27を介して:1ンハージエンス補補信号
として出力端子28に取り出される。
ローパスフィルタ27は、水平方向の補間フィルタであ
る。出力端子28からのコンバージェンス補正信号は、
図示せずも、コンバージェンス補正用の電磁的偏゛向手
段に供給されている。
る。出力端子28からのコンバージェンス補正信号は、
図示せずも、コンバージェンス補正用の電磁的偏゛向手
段に供給されている。
CPU22にインターフェース29を介してテスト信号
発生回路30が接続される。テスト信号発生回路30は
、例えばクロスハツチパターンのテスト信号を発生し、
このテスト信号が混合回路31に供給される。更に、C
PU22にインターフェース32を介してカーソル信号
発生回路33が接続され、キーボード24のカーソルキ
ーで指定した位置にカーソルを発生させるカーソル信号
が混合回路31に供給される。混合回路31の出力端子
34に現れるビデオ信号がカラーテレビジョン受像機或
いは投射形カラーテレビジョンのカラーブラウン管に供
給される。
発生回路30が接続される。テスト信号発生回路30は
、例えばクロスハツチパターンのテスト信号を発生し、
このテスト信号が混合回路31に供給される。更に、C
PU22にインターフェース32を介してカーソル信号
発生回路33が接続され、キーボード24のカーソルキ
ーで指定した位置にカーソルを発生させるカーソル信号
が混合回路31に供給される。混合回路31の出力端子
34に現れるビデオ信号がカラーテレビジョン受像機或
いは投射形カラーテレビジョンのカラーブラウン管に供
給される。
尚、ビデオカメラを使用して自動的にコンバージェンス
補正を行う時には、キーボード24の代わりにビデオカ
メラで撮影された画面10のビデオ信号がディジタル信
号として供給される。CPU22は、このビデオ信号か
らカーソルで指定された調整点におけるミスコンバージ
ェンスを検出し、補正データを発生する。
補正を行う時には、キーボード24の代わりにビデオカ
メラで撮影された画面10のビデオ信号がディジタル信
号として供給される。CPU22は、このビデオ信号か
らカーソルで指定された調整点におけるミスコンバージ
ェンスを検出し、補正データを発生する。
上述のこの発明の一実施例において、画面10に調’I
f用のパターン例えばクロスハツチパターンを映出させ
、キーボード24でカーソルキーを操作して、調整点の
指定を行う。画面10の指定された調整点を見ながらキ
ーボード24のデータ用のキーを操作して、コンバージ
ェンスを補正できる補正データを形成し、この補正デー
タをメモリ1或いはメモリ11の調整点と対応するアド
レスに書込む。この場合の書込みアドレスが切替回路4
或いは14を介してメモリl或いはメモリ11に供給さ
れろと共に、補IEデークが切替回路5或いは切替回路
15を介してメモリ】或いはメモリ11に1共給される
。
f用のパターン例えばクロスハツチパターンを映出させ
、キーボード24でカーソルキーを操作して、調整点の
指定を行う。画面10の指定された調整点を見ながらキ
ーボード24のデータ用のキーを操作して、コンバージ
ェンスを補正できる補正データを形成し、この補正デー
タをメモリ1或いはメモリ11の調整点と対応するアド
レスに書込む。この場合の書込みアドレスが切替回路4
或いは14を介してメモリl或いはメモリ11に供給さ
れろと共に、補IEデークが切替回路5或いは切替回路
15を介してメモリ】或いはメモリ11に1共給される
。
この補正データの形成を全ての調整点に関して行い、両
面IO全全体補正データの形成が終了すると、アドレス
エンコーダ21からの読出しアドレスか切替回路4或い
は14を介してメモリ1或いむよメモリ11に供給され
、補正データの読出し′□ かなされる。読
出さノア、た補正データが切替回路5或いは15を介し
て補間回路25に供給され、この補間回路25の出力か
1〕/A変換器26によりアナログ信号とされ、更に、
ローパスフィルタ27を介されて出力端子28に取り出
される。
面IO全全体補正データの形成が終了すると、アドレス
エンコーダ21からの読出しアドレスか切替回路4或い
は14を介してメモリ1或いむよメモリ11に供給され
、補正データの読出し′□ かなされる。読
出さノア、た補正データが切替回路5或いは15を介し
て補間回路25に供給され、この補間回路25の出力か
1〕/A変換器26によりアナログ信号とされ、更に、
ローパスフィルタ27を介されて出力端子28に取り出
される。
切替回路4.14,5.15に供給される制御信号SC
は、画面10の走査と同期している。第3図Aは、lフ
ィールド(1■)毎に発生する垂直同期信号を示す。こ
の垂直同期信号により画面10の垂直偏向信号(第3図
B)が形成される。
は、画面10の走査と同期している。第3図Aは、lフ
ィールド(1■)毎に発生する垂直同期信号を示す。こ
の垂直同期信号により画面10の垂直偏向信号(第3図
B)が形成される。
アドレスエンコーダ21は、第3図Cに示すように、画
面10の領域10A及びIOBの夫々と対応シて略々1
/2■毎にハイレベルからローレベルに反転する制御信
号SCを発生する。この制御信号5CPUの反転するタ
イミングは、水平ブランキング期間内に含まれるように
なされる。
面10の領域10A及びIOBの夫々と対応シて略々1
/2■毎にハイレベルからローレベルに反転する制御信
号SCを発生する。この制御信号5CPUの反転するタ
イミングは、水平ブランキング期間内に含まれるように
なされる。
制御信号SCがハイレベルの期間で切替回路4゜14.
5.15は、A及び0間が接続され、制御信号SCがロ
ーレベルの期間し切替回路4,14゜5.15は、B及
び0間が接続される。更に、制御信号SCがCPU22
に供給され、CPU22が切替回路4,14,5.15
の状態を検出し、CPU22のデータバスが接続されて
いる側のメモ1.+ にデータの書込みを行うようにな
されている。
5.15は、A及び0間が接続され、制御信号SCがロ
ーレベルの期間し切替回路4,14゜5.15は、B及
び0間が接続される。更に、制御信号SCがCPU22
に供給され、CPU22が切替回路4,14,5.15
の状態を検出し、CPU22のデータバスが接続されて
いる側のメモ1.+ にデータの書込みを行うようにな
されている。
従って、制御信号SCがハイレベルの期間では、メモリ
1に切替回Pi4を介してアドレスエンコーダ21から
読出しアドレスが供給され、メモリlから読出された補
正データが切替回路5を介して補間回路25に供給され
る。これと共に、メモリ11に切替回路14を介してC
PU22から書込みアドレスが供給され、CPU22か
らの補正データが切替回路15を介してメモリ11に書
込まれる。この1フイールドの前半の期間で画面10の
約下半分のa![t o Bと対応するアドレスの補正
データの書換が可能である。
1に切替回Pi4を介してアドレスエンコーダ21から
読出しアドレスが供給され、メモリlから読出された補
正データが切替回路5を介して補間回路25に供給され
る。これと共に、メモリ11に切替回路14を介してC
PU22から書込みアドレスが供給され、CPU22か
らの補正データが切替回路15を介してメモリ11に書
込まれる。この1フイールドの前半の期間で画面10の
約下半分のa![t o Bと対応するアドレスの補正
データの書換が可能である。
一方、制御信号SCがローレベルの期間では、メモリ1
に切替回路4を介してCPU22から書込みアドレスが
供給され、CPU22からの補正データが切替回路5を
介してメモリ1に書込まれる。これと共に、メモリ11
に切替回路14を介してアドレスエンコーダ21から読
出しアドレスが供給され、メモリ11から読出された補
正データが切替回路15を介して補間回路25に供給さ
れる。この1フイールドの後半の期間で画面10の約上
半分の領域10Aと対応するアドレスの補正データの書
換が可能である。
に切替回路4を介してCPU22から書込みアドレスが
供給され、CPU22からの補正データが切替回路5を
介してメモリ1に書込まれる。これと共に、メモリ11
に切替回路14を介してアドレスエンコーダ21から読
出しアドレスが供給され、メモリ11から読出された補
正データが切替回路15を介して補間回路25に供給さ
れる。この1フイールドの後半の期間で画面10の約上
半分の領域10Aと対応するアドレスの補正データの書
換が可能である。
尚、1画面を1フレームとし、■フレームのメモリを2
分割し、lフィールド毎に書込みと読出しとを交互に行
わせるようにしても良い。
分割し、lフィールド毎に書込みと読出しとを交互に行
わせるようにしても良い。
この発明に依れば、人力ビデオ信号と同期して第1のメ
モリの書込み時に、第2のメモリが読出し動作を行い、
第2のメモリの書込み時に、第1のメモリが読出し動作
を行うようにでき、補正データを読出しながら、新、た
な補正データの書込みを行うことができる。従って、垂
直ブランキング期間でデータの書換を行うのと異なり、
一定時間に大量のデータが更新でき、コンバージェンス
調整を短時間に行うことができ、ビデオカメラを用いた
自動補正を良好に行うことができる。
モリの書込み時に、第2のメモリが読出し動作を行い、
第2のメモリの書込み時に、第1のメモリが読出し動作
を行うようにでき、補正データを読出しながら、新、た
な補正データの書込みを行うことができる。従って、垂
直ブランキング期間でデータの書換を行うのと異なり、
一定時間に大量のデータが更新でき、コンバージェンス
調整を短時間に行うことができ、ビデオカメラを用いた
自動補正を良好に行うことができる。
第1図はこの発明の一実施例のブロック図、第2図はこ
の発明の一実施例の調整点を示ず路線図、第3図はこの
発明の一実施例の動作説明に用いる波形図である。 l:第1のメモリ、11:第2のメモリ、2゜12ニア
ドレスハス、3.13:テータハス、4.14.5,1
5:切替回路、21ニアトレスエンコーダ、22:C1
)U。
の発明の一実施例の調整点を示ず路線図、第3図はこの
発明の一実施例の動作説明に用いる波形図である。 l:第1のメモリ、11:第2のメモリ、2゜12ニア
ドレスハス、3.13:テータハス、4.14.5,1
5:切替回路、21ニアトレスエンコーダ、22:C1
)U。
Claims (1)
- 【特許請求の範囲】 画面を(m×n)個の調整点に分割し、上記調整点の各
々のコンバージェンス補正量をディジタル信号として記
憶する1画面分のメモリを有し、このメモリを上記画面
の走査と同期して読出し、D/A変換することによりコ
ンバージェンス補正信号を形成するようにしたディジタ
ルコンバージェンス補正装置において、 1画面を上下に少なくとも略々二分するように、上記1
画面分のメモリを構成する少なくとも2個の第1のメモ
リ及び第2のメモリと、上記第1のメモリ及び上記第2
のメモリのアドレスバスを切り替える第1の切替手段と
、上記第1のメモリ及び上記第2のメモリのデータバス
を切り替える第2の切替手段と、上記第1のメモリ及び
上記第2のメモリのうちの一方が読出し動作を行ってい
る期間でその他方が書込み動作を行うように、上記第1
の切替手段及び上記第2の切替手段を制御する制御手段
とを備えたことを特徴とするディジタルコンバージェン
ス補正装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19449384A JPS6172491A (ja) | 1984-09-17 | 1984-09-17 | デイジタルコンバ−ジエンス補正装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19449384A JPS6172491A (ja) | 1984-09-17 | 1984-09-17 | デイジタルコンバ−ジエンス補正装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6172491A true JPS6172491A (ja) | 1986-04-14 |
Family
ID=16325435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19449384A Pending JPS6172491A (ja) | 1984-09-17 | 1984-09-17 | デイジタルコンバ−ジエンス補正装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6172491A (ja) |
-
1984
- 1984-09-17 JP JP19449384A patent/JPS6172491A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4754204A (en) | Digital apparatus for convergence correction | |
US6570611B1 (en) | Image display | |
EP0530762B1 (en) | DMD display system controller | |
US5382984A (en) | Digital convergence correction apparatus for color television receiver with cursor on screen | |
JPS6178294A (ja) | デイジタルコンバ−ジエンス補正装置 | |
US5953019A (en) | Image display controlling apparatus | |
US4931785A (en) | Display apparatus | |
JPS6172491A (ja) | デイジタルコンバ−ジエンス補正装置 | |
JPH0311151B2 (ja) | ||
US5751122A (en) | Digital convergence correction system | |
JPS6178293A (ja) | コンバ−ジエンス補正装置 | |
EP0312531B1 (en) | Display processor for use with a computer | |
JPS58154989A (ja) | デイジタルコンバ−ゼンス装置 | |
JPS60170894A (ja) | 画像表示装置 | |
EP0218748A1 (en) | Image storage device | |
JP2820068B2 (ja) | 画像データ合成表示装置 | |
JPH02137070A (ja) | 画像処理装置 | |
JPH0468688A (ja) | ディジタルコンバーゼンス補正装置 | |
JPH0154918B2 (ja) | ||
JPH0567185A (ja) | 画像表示処理装置 | |
JP2808170B2 (ja) | 画面エリア表示方法及び装置 | |
JP3051189B2 (ja) | フレームメモリの制御方法およびその装置 | |
JPH04249493A (ja) | ディジタルコンバーゼンス装置 | |
JPS58215887A (ja) | デイジタルコンバ−ゼンス補正装置 | |
JPH1013850A (ja) | デジタルコンバーゼンス装置 |