JPS6170641A - テストプログラム自動生成方法 - Google Patents
テストプログラム自動生成方法Info
- Publication number
- JPS6170641A JPS6170641A JP59193001A JP19300184A JPS6170641A JP S6170641 A JPS6170641 A JP S6170641A JP 59193001 A JP59193001 A JP 59193001A JP 19300184 A JP19300184 A JP 19300184A JP S6170641 A JPS6170641 A JP S6170641A
- Authority
- JP
- Japan
- Prior art keywords
- language
- ras
- test
- svp
- test program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、サービスプロセッサ（以下、ＳＶＰと云う）
と、障害処理（１？Ａｓ）回路を備えた複数個の処理ユ
ニット（ＰＵ）で構成された本体装置とからなるデータ
処理装置において、ＳｖＰから上記本体装置の処理ユニ
ット（ＰＵ）を診断する為のテストプログラムを自動生
成する方法に関する。
と、障害処理（１？Ａｓ）回路を備えた複数個の処理ユ
ニット（ＰＵ）で構成された本体装置とからなるデータ
処理装置において、ＳｖＰから上記本体装置の処理ユニ
ット（ＰＵ）を診断する為のテストプログラムを自動生
成する方法に関する。
最近のデータ処理装置は、実時間で運用されることが多
くなるに従って、信頼度の向上が要求されるようになり
、本体装置の運転、保守操作の制御を専用に行う為のｓ
ｖｐを設け、該ｓｖｐから上記本体装置側に設けられて
いるスキャンイン、スキャンアウト機能を備えたＲＡＳ
回路をアクセスすることにより、本体装置を診断するこ
とかできるようになっている。
くなるに従って、信頼度の向上が要求されるようになり
、本体装置の運転、保守操作の制御を専用に行う為のｓ
ｖｐを設け、該ｓｖｐから上記本体装置側に設けられて
いるスキャンイン、スキャンアウト機能を備えたＲＡＳ
回路をアクセスすることにより、本体装置を診断するこ
とかできるようになっている。
上記ＲＡＳ回路を備えたデータ処理装置の構成例を第３
図に示す。
図に示す。
本図において、１は複数個の処理ユニット（ＰＵ）〔例
えば、中央処理装置（ＣＰＵ）、、主記憶装置（ＭＥＭ
） 。
えば、中央処理装置（ＣＰＵ）、、主記憶装置（ＭＥＭ
） 。
チャネル装置（ＣＩＩＬ等〕からなる本体装置、１１は
各処理ユニット（ＰＵ）に設けられているＲＡＳ回路。
各処理ユニット（ＰＵ）に設けられているＲＡＳ回路。
２はサービスプロセッサ（ＳＶＰ）、 ２１はサービス
プロセッサリンクアダプタ （以下、ＳＬＡと云う）１
２２はＳｖＰ リンクであり、該ＳＶＰ ２から本体装
置ｌに対する診断は総て、上記ＳＬＡ ２１．ＳＶＰリ
ンク２２を通して実行されるように構成されている。
プロセッサリンクアダプタ （以下、ＳＬＡと云う）１
２２はＳｖＰ リンクであり、該ＳＶＰ ２から本体装
置ｌに対する診断は総て、上記ＳＬＡ ２１．ＳＶＰリ
ンク２２を通して実行されるように構成されている。
上記本体装置１側の各処理ユニット（ＰＵ）に設けられ
ているＲＡＳ回路１１には、複数個のスキャンポイント
があり、それぞれのスキャンポイントに対してスキャン
アドレスが与えられており、複数個のスキャンポイント
を１群とした複数個のスキャングループに分けられてい
る。
ているＲＡＳ回路１１には、複数個のスキャンポイント
があり、それぞれのスキャンポイントに対してスキャン
アドレスが与えられており、複数個のスキャンポイント
を１群とした複数個のスキャングループに分けられてい
る。
従って、例えばＳＶＰ ２からの指示に基づいて、上記
ＳＬＡ ２１． ＳＶＰ リンク２２を通して、各スキ
ャングループの特定のスキャンポイントに対して特定の
値をスキャンインすることにより、エラ＝が発生するよ
うな場合、該エラーの発生によって特定１ の
スキャンポイントが１゛となることを、スキャンアウト
手段によりＳｖＰが認識することで、当該処理ユニソｌ
−（ＰＵ）の特定機能（例えば、エラー検出回路）の正
常性を診断することができる。
ＳＬＡ ２１． ＳＶＰ リンク２２を通して、各スキ
ャングループの特定のスキャンポイントに対して特定の
値をスキャンインすることにより、エラ＝が発生するよ
うな場合、該エラーの発生によって特定１ の
スキャンポイントが１゛となることを、スキャンアウト
手段によりＳｖＰが認識することで、当該処理ユニソｌ
−（ＰＵ）の特定機能（例えば、エラー検出回路）の正
常性を診断することができる。
このようなハードウェア機構を備えたデータ処理装置に
おいて、上記本体装置１のＲＡＳ回路１１に対して、Ｓ
ＶＰ ２がＳＬＡ ２Ｌ ＳＶＰ リンク２２を通して
アクセスを行う為には、一般には、本体装置ｌの個々の
処理ユニット（Ｐ’Ｕンに対するテスト手１頑をハード
ウェア設計者が仕様書の形に文書化し、該文書化された
仕様書を基に、ソフトウェア担当者が、上記ＳｖＰリン
ク２２に接続された各処理ユニット（ＰＩＪ）内のスキ
ャンポイントをアクセスする為のプログラムを、専用の
プログラム言語（ＳＤＬ言語と云う）と、ＳＶＰ ２の
アセンブラ言語とで記述し、該記述されたプログラムを
、例えば計算殿処理によって、ＳＶＰ ２内で実行でき
るオブジェクトプログラムに翻訳して実行していた。
おいて、上記本体装置１のＲＡＳ回路１１に対して、Ｓ
ＶＰ ２がＳＬＡ ２Ｌ ＳＶＰ リンク２２を通して
アクセスを行う為には、一般には、本体装置ｌの個々の
処理ユニット（Ｐ’Ｕンに対するテスト手１頑をハード
ウェア設計者が仕様書の形に文書化し、該文書化された
仕様書を基に、ソフトウェア担当者が、上記ＳｖＰリン
ク２２に接続された各処理ユニット（ＰＩＪ）内のスキ
ャンポイントをアクセスする為のプログラムを、専用の
プログラム言語（ＳＤＬ言語と云う）と、ＳＶＰ ２の
アセンブラ言語とで記述し、該記述されたプログラムを
、例えば計算殿処理によって、ＳＶＰ ２内で実行でき
るオブジェクトプログラムに翻訳して実行していた。
従って、これ迄は、例えば計算機で翻訳処理が可能な言
語によるテストプログラムを生成するのに、ハードウェ
ア設計者による、本体装置１のハードウェア構成に基づ
いた上記仕様書の作成と。
語によるテストプログラムを生成するのに、ハードウェ
ア設計者による、本体装置１のハードウェア構成に基づ
いた上記仕様書の作成と。
該仕様書に基づイテ、ＳＶＰ ２がＳＬＡ ２１． Ｓ
ＶＰ リンク２２を通して、各処理ユニット（ＰＵ）の
ＲＡＳ回路１１をアクセスすることができるプログラム
を、計算機処理に入力できる特定の言語で作成すると云
う２段構成をとっていた為、上記本体装置１側でハード
ウェアの変更があると、上記テスト手順書（仕様書）と
、上記テストプログラムとの内容が不一致になったり、
上記ハードウェアの変更に伴う修正作業に多くの工数を
必要とする問題があり効果的なテストプログラム生成方
法が待たれていた。
ＶＰ リンク２２を通して、各処理ユニット（ＰＵ）の
ＲＡＳ回路１１をアクセスすることができるプログラム
を、計算機処理に入力できる特定の言語で作成すると云
う２段構成をとっていた為、上記本体装置１側でハード
ウェアの変更があると、上記テスト手順書（仕様書）と
、上記テストプログラムとの内容が不一致になったり、
上記ハードウェアの変更に伴う修正作業に多くの工数を
必要とする問題があり効果的なテストプログラム生成方
法が待たれていた。
従来、データ処理装置の障害処理回路、即ち前記ＲＡＳ
回路をアクセスするテストプログラムは、ハードウェア
設計者が仕様書を手書きして、その仕様書に基づいてテ
ストプログラムを作成していた。
回路をアクセスするテストプログラムは、ハードウェア
設計者が仕様書を手書きして、その仕様書に基づいてテ
ストプログラムを作成していた。
上記、テストプログラムの生成手順の概略を模式的に示
すと、第４図のようになる。
すと、第４図のようになる。
本図において、１は本体装置、１１はＲＡＳ回路。
３は仕様書作成処理、４はコーディング処理、５はＳＶ
Ｐ ２で実行できる機械語に翻訳するアセンブル処理、
である。
Ｐ ２で実行できる機械語に翻訳するアセンブル処理、
である。
上記仕様書作成処理３において作成される仕様書の１例
を第５図に示す。本図において、■はテスト項番。
を第５図に示す。本図において、■はテスト項番。
■は上記テスト項番’２１００”の中でのテスト項目で
、ここではチャネル装置（Ｃ１１）のモードエラー検出
回路が正しく動作するかどうかをテストすることを示し
ている。
、ここではチャネル装置（Ｃ１１）のモードエラー検出
回路が正しく動作するかどうかをテストすることを示し
ている。
■は上記チャネル装置（Ｃ１（）のモードエラー検出回
路をテストする為に必要な初期設定条件で、スキャング
ループ９に属するレジスタＡ、Ｂ（１ビツト）に１゛を
スキャンインすることを示している。
路をテストする為に必要な初期設定条件で、スキャング
ループ９に属するレジスタＡ、Ｂ（１ビツト）に１゛を
スキャンインすることを示している。
■は上記テストを行う為に、当該処理ユニット（ＰＵ）
に、クロックを１つだけ供給することを示している。
に、クロックを１つだけ供給することを示している。
■は上記テスト結果の確認処理であって、上記スキャン
インを行ったスキャングループと同じグループ９に属す
るレジスタＣ（１ビツト）をスキヤンアウトして、その
イ直が°１′であれば、当該モートエラー検出回路は正
しく動作したと認識することを示している。
インを行ったスキャングループと同じグループ９に属す
るレジスタＣ（１ビツト）をスキヤンアウトして、その
イ直が°１′であれば、当該モートエラー検出回路は正
しく動作したと認識することを示している。
このような、テスト手順が折り込まれている仕様書に基
づいて、第４図で示した手順でテストプログラムが生成
される。
づいて、第４図で示した手順でテストプログラムが生成
される。
先ず、ハードウェア設計者３１によって、仕様書作成処
理３が実行され、上記仕様書（テスト手順書）が生成さ
れる。次に、ソフトウェア設計者（コーグ）４１が、該
仕様書の内容に基づいて、前記ＳＤＬ言語、或いはｓｖ
ｐ向きアセンブラ言語を使用して、コーディング処理４
を実行し、テストプログラムが生成される。この場合の
テストプログラムは大別して、次の３つに分類される。
理３が実行され、上記仕様書（テスト手順書）が生成さ
れる。次に、ソフトウェア設計者（コーグ）４１が、該
仕様書の内容に基づいて、前記ＳＤＬ言語、或いはｓｖ
ｐ向きアセンブラ言語を使用して、コーディング処理４
を実行し、テストプログラムが生成される。この場合の
テストプログラムは大別して、次の３つに分類される。
（１）テストデータ：
スキャンイン、スキャンアウトすべきデータ値と、該テ
スト動作に必要なスキャンイン、シングルクロックスタ
ート、スキャンアウトのプログラム（アクセス手順）の
ラベル指定等が、上記アセンブラ言語で記述される。
スト動作に必要なスキャンイン、シングルクロックスタ
ート、スキャンアウトのプログラム（アクセス手順）の
ラベル指定等が、上記アセンブラ言語で記述される。
（２）アクセス手順：
上記テストデータ内のラベルで指定されたアクセス手順
、 ＊スキャンイン動作。
、 ＊スキャンイン動作。
＊シングルクロックスタート動作。
＊スキャンアウト動作。
等をＳＶＰ ２ （７）ＳＬＡ ２１． ＳＶＰ リン
ク２２を通して、本体装置１のＲＡＳ回路１１に直接ア
クセスできるＳＤＬ言語で記述する。
ク２２を通して、本体装置１のＲＡＳ回路１１に直接ア
クセスできるＳＤＬ言語で記述する。
（３）テスト手順：
上記テストデータと、アクセス手順とを使用して、前記
仕様書で示されたテスト手順が上記アセンブラ言語で記
述される。
仕様書で示されたテスト手順が上記アセンブラ言語で記
述される。
このようにして、ＳＤＬ言語、或いはｓｖｐ向きアセン
ブラ言語でコーディングされたテストプログラムが、ア
センブル処理５において、例えば計算機処理により、実
際にＳＶＰ ２において、実行できる機械語に翻訳され
、オブジェクトプログラムとして、ＳＶＰ ２のファイ
ルメモリに格納される。
ブラ言語でコーディングされたテストプログラムが、ア
センブル処理５において、例えば計算機処理により、実
際にＳＶＰ ２において、実行できる機械語に翻訳され
、オブジェクトプログラムとして、ＳＶＰ ２のファイ
ルメモリに格納される。
従って、従来方式においては、仕様書作成処理３とコー
ディング処理４とが、それぞれ別の設計者３１と４１と
によって行われるので、本体装置１側に設計変更がある
と、仕様書の修正を仕様書作成処理３で行い、テストプ
ログラムの修正をコーディング処理４で行う必要があり
、結果として該仕様書とテストプログラムの内容が不一
致になったり、該修正作業に多くの工数を必要とすると
云う問題があった。
ディング処理４とが、それぞれ別の設計者３１と４１と
によって行われるので、本体装置１側に設計変更がある
と、仕様書の修正を仕様書作成処理３で行い、テストプ
ログラムの修正をコーディング処理４で行う必要があり
、結果として該仕様書とテストプログラムの内容が不一
致になったり、該修正作業に多くの工数を必要とすると
云う問題があった。
本発明は上記従来の欠点に鑑み、ノー−ドウエア設計者
がテスト手順を仕様書の形に文書化すると同じ手順で、
上記テスト手順を、直接ＲＡＳ言語で記述し、該記述さ
れたテストプログラムを、例えば計算機処理により、上
記仕様書とテストプログラムを自動的に生成することに
より、テストプログラム作成工数を削減させ、且つ設計
変更か生しても、ＲＡＳ言語で記述されたテストプログ
ラムを修正するだけで、自動的に仕様書とテストプログ
ラムとを新たに生成する方法を提供することを目的とす
るものである。
がテスト手順を仕様書の形に文書化すると同じ手順で、
上記テスト手順を、直接ＲＡＳ言語で記述し、該記述さ
れたテストプログラムを、例えば計算機処理により、上
記仕様書とテストプログラムを自動的に生成することに
より、テストプログラム作成工数を削減させ、且つ設計
変更か生しても、ＲＡＳ言語で記述されたテストプログ
ラムを修正するだけで、自動的に仕様書とテストプログ
ラムとを新たに生成する方法を提供することを目的とす
るものである。
ｃ問題点を解決する為の手段〕
この目的は、ＳｖＰがＳＬＡ、 ＳＶＰリンクを通して
、上記本体装置を構成する処理ユニット（ＰＵ）を診断
する為のテスト手順を、直接記述する為の専用のＲＡＳ
言語を設け、該ＲＡＳ言語を用いて、ｓｖｐから上記本
体装置の各処理ユニ７ト（ＰＵ）を診断する為のプログ
ラムを生成し、該ＲＡＳ言語によるプログラムをサービ
スプロセッサ（ＳＶＰ）で実行できる機械語に翻訳する
と共に、上記テスト手順を特定のフォーマットの仕様書
に編集して、プリントアウトするようにした本発明テス
トプログラム自動生成方法によって達成される。
、上記本体装置を構成する処理ユニット（ＰＵ）を診断
する為のテスト手順を、直接記述する為の専用のＲＡＳ
言語を設け、該ＲＡＳ言語を用いて、ｓｖｐから上記本
体装置の各処理ユニ７ト（ＰＵ）を診断する為のプログ
ラムを生成し、該ＲＡＳ言語によるプログラムをサービ
スプロセッサ（ＳＶＰ）で実行できる機械語に翻訳する
と共に、上記テスト手順を特定のフォーマットの仕様書
に編集して、プリントアウトするようにした本発明テス
トプログラム自動生成方法によって達成される。
即ら、本発明によれば、サービスプロセッサ（ＳＶＰ）
と、 ＲＡＳ回路を備えた複数個の処理ユニットＣＰ
Ｕ）で構成される本体装置とからなるデータ処理装置に
おいて、該ＳｖＰからＳＬＡ、 ＳＶＰリンクを通して
、上記本体装置の処理ユニノｈ（ＰＵ）を診断する為の
テスト手順を、ハードウェア設計者が、実際にテストし
たい手順通りに、専用のＲＡＳ言語て記述し、該記述さ
れたプログラムを、例えば計算機処理によって、実際に
上記ＳｖＰで実行できる機械語に翻訳すると共に、該テ
スト手順を仕様書の形式にプリントアウトするようにし
たものであるので、ハードウェア設計者が、上記ＲＡＳ
言語により本体装置の各処理ユニノ） （ＰＵ）のＲＡ
Ｓ回路に対するテストプログラムの作成と１変更を行う
ことが可能となり、該ＲＡＳ言語で記述されたテストプ
ログラムを、例えば計算機処理に入力するだけで、上記
テスト手順の仕様書とテストプログラムが同時に作成で
き、該仕様書とテストプログラムの一敗性が保障される
効果がある。
と、 ＲＡＳ回路を備えた複数個の処理ユニットＣＰ
Ｕ）で構成される本体装置とからなるデータ処理装置に
おいて、該ＳｖＰからＳＬＡ、 ＳＶＰリンクを通して
、上記本体装置の処理ユニノｈ（ＰＵ）を診断する為の
テスト手順を、ハードウェア設計者が、実際にテストし
たい手順通りに、専用のＲＡＳ言語て記述し、該記述さ
れたプログラムを、例えば計算機処理によって、実際に
上記ＳｖＰで実行できる機械語に翻訳すると共に、該テ
スト手順を仕様書の形式にプリントアウトするようにし
たものであるので、ハードウェア設計者が、上記ＲＡＳ
言語により本体装置の各処理ユニノ） （ＰＵ）のＲＡ
Ｓ回路に対するテストプログラムの作成と１変更を行う
ことが可能となり、該ＲＡＳ言語で記述されたテストプ
ログラムを、例えば計算機処理に入力するだけで、上記
テスト手順の仕様書とテストプログラムが同時に作成で
き、該仕様書とテストプログラムの一敗性が保障される
効果がある。
以下本発明の実施例を図面によって詳述する。
第１図は本発明を実施して、テストプログラムを自動生
成する場合の処理を模式的に示したもので、第４図と同
じ記号は同一の対象物を示し、３″３６゜７が本発明を
実施するのに必要な処理を示している。
成する場合の処理を模式的に示したもので、第４図と同
じ記号は同一の対象物を示し、３″３６゜７が本発明を
実施するのに必要な処理を示している。
先ず、本発明を実施するのに必要な前記ＲＡＳ言語につ
いて、概略を説明する。
いて、概略を説明する。
ＲＡＳ言語は、第３図で説明したＳｖＰ リンク２２に
接続される本体装置１の各処理ユニノｈ（ＰＵ）のＲＡ
Ｓ回路１１に対して、該ＳｖＰ リンク２２を通してア
クセスできる機能を、ハードウェア設計者が、第４図で
説明した仕様書作成処理３と同じようにして、直接記述
できる専用言語である。
接続される本体装置１の各処理ユニノｈ（ＰＵ）のＲＡ
Ｓ回路１１に対して、該ＳｖＰ リンク２２を通してア
クセスできる機能を、ハードウェア設計者が、第４図で
説明した仕様書作成処理３と同じようにして、直接記述
できる専用言語である。
該ＲＡＳ言語の主なものをコード別に列記すると以下の
通りとなる。
通りとなる。
（八）宣言文：
Ｉ’ＮＯニブログラム番号の指定、 ＲＡＳ言語の開始
。
。
ＰＥＮＤ ： ＲＡＳ言語の終了。
ＵＴＮＯ：ユニソト番号の指定等。
ＭＳＧ ：メソセージの変数指定。
ＭＳＧＣ：共通メソセージの↑旨定。
（Ｂ）コメント文（略）
（Ｃ） ５ＣＡＮ系文：
５ＣＡＮＩＮ ：スキャンフリソフ゛フロノフ゛（ＦＦ
）にスキャンインする。
）にスキャンインする。
５ＣＡＮＯＴ ニスキャンアウトしたデータと期待値と
を比較して、不一致ならば指定されたレベルヘ分岐する
。
を比較して、不一致ならば指定されたレベルヘ分岐する
。
（Ｄ）条件設定文（略）
（Ｅ）制御文：
ＣＬＫＳＴＰ ：クロノク停止。
ＣＬＫＳＲＴ ：クロノクスタート。
５ＣＬＫＳＲＴ ニシングルクロックスタート。
ｌＮＴＲ５Ｔ ：初期リセット。
（Ｆ） ＲＡＭ系文（略）
（Ｇ） レジスタ系文（略）
上記説明から明らかな如（、ＲＡＳ言語はＲＡＳ回路１
１をアクセスする為の手段が、ハードウェア設計者に良
く分かるレベルで、忠実に表現されている言語であるこ
とが分かる。
１をアクセスする為の手段が、ハードウェア設計者に良
く分かるレベルで、忠実に表現されている言語であるこ
とが分かる。
上記ＲＡＳ言語を使用して、第５図で説明した仕様書に
示されているテスト手順を記述すると、第２図のように
なる。
示されているテスト手順を記述すると、第２図のように
なる。
本記述例において、
■“′ｕＴＮｏ ２１００”はテスト項目番号“２１０
０”を宣言しており、第５図の■を記述している。
０”を宣言しており、第５図の■を記述している。
■“＊ ＣＨＭＯＤＥ ＥＲＲＯＲ１／３”はコメント
文で、テスト内容を説明しており、第５図の■を記述し
ている。
文で、テスト内容を説明しており、第５図の■を記述し
ている。
■は診断結果をメソセージとしてプリントアウトするこ
とを宣言しており、 “ＬＩ ＭＳＧＣＣ１ｌ門ＯＤＥ ＥＲＲＯＲ” は共
通メツセージの指定で、３亥メツセージカくチャネル（
Ｃ１＋）モードエラー検出回路の診断結果であることを
示し、 ”ＭＳＧ Ｌｌ。
とを宣言しており、 “ＬＩ ＭＳＧＣＣ１ｌ門ＯＤＥ ＥＲＲＯＲ” は共
通メツセージの指定で、３亥メツセージカくチャネル（
Ｃ１＋）モードエラー検出回路の診断結果であることを
示し、 ”ＭＳＧ Ｌｌ。
１７３′は上記レベル°Ｌｌ’で指定した共通メツセー
ジの中の変数指定、即ち、３ヒツトからなるチャネルモ
ードエラー検出回路の第１ヒツト目の診断結果であるこ
とを示していて、第５図の■を記述している。
ジの中の変数指定、即ち、３ヒツトからなるチャネルモ
ードエラー検出回路の第１ヒツト目の診断結果であるこ
とを示していて、第５図の■を記述している。
■”５ＣＡＮ［Ｎ ９．Ａ、１”、“５ＣＡＮＩＮ ９
．Ｂ、１”は、それぞれスキャングループ９のニックネ
ームＡ、Ｂで示されるフリップフロップ（ＦＦ）に ′
１°をスキャンインすることを示し、第５図の■を記述
している。
．Ｂ、１”は、それぞれスキャングループ９のニックネ
ームＡ、Ｂで示されるフリップフロップ（ＦＦ）に ′
１°をスキャンインすることを示し、第５図の■を記述
している。
［相］“５ＣＬＫＳＲＴ″は■のスキャンインを実行し
た後で、クロックを１つ当該処理ユニット（ＰＵ）に供
給することを指示するもので、第５図の■を記述してい
る。
た後で、クロックを１つ当該処理ユニット（ＰＵ）に供
給することを指示するもので、第５図の■を記述してい
る。
■“５ＣＡＮＯＴ ９．Ｃ，１”はスキャングループ９
のニックネームＣで示されるフリップフロップ（ＦＦ）
をスキャンアウトして、期待値゛１”と比較することを
示し、第５図の■を記述している。
のニックネームＣで示されるフリップフロップ（ＦＦ）
をスキャンアウトして、期待値゛１”と比較することを
示し、第５図の■を記述している。
このように、本発明のポイントとなるＲＡＳ言語を使用
すれば、ハードウェア設計者が手書きで、第５図で示し
たテスト手順書（仕様書）を記述するのと同じようにし
て、テスト手順を記述できる所に特徴がある。
すれば、ハードウェア設計者が手書きで、第５図で示し
たテスト手順書（仕様書）を記述するのと同じようにし
て、テスト手順を記述できる所に特徴がある。
このようにして記述（コーディング）されたＲＡＳ言語
によるテストプログラムを、例えば計算機処理により、
実際にＳＶＰ ２で実行できる機械語に翻訳したり、該
テスト手順を特定のフォーマットの仕様書に編集してプ
リントアウトする過程を示したものが、第１図の５〜７
で示した処理である。
によるテストプログラムを、例えば計算機処理により、
実際にＳＶＰ ２で実行できる機械語に翻訳したり、該
テスト手順を特定のフォーマットの仕様書に編集してプ
リントアウトする過程を示したものが、第１図の５〜７
で示した処理である。
先ず、ＲＡＳ言語によるコーディング処理３°で、上記
第２図で説明したＲＡＳ言語によるテストプログラムが
生成されると、プリントアウト処理６において、特定の
フォーマットのテスト手順書（即ち、第５図の仕様書相
当）がプリントアウトされると共に、翻訳処理７におい
て、上記ＲＡＳ言語のテストプログラムがＳＱＬ言語１
或いはＳＶＰ向きアセンブラ言語に翻訳される。
第２図で説明したＲＡＳ言語によるテストプログラムが
生成されると、プリントアウト処理６において、特定の
フォーマットのテスト手順書（即ち、第５図の仕様書相
当）がプリントアウトされると共に、翻訳処理７におい
て、上記ＲＡＳ言語のテストプログラムがＳＱＬ言語１
或いはＳＶＰ向きアセンブラ言語に翻訳される。
ＳＱＬ言語、或いはアセンブラ言語に落とされｆこテス
トプログラムは、アセンブル処理５において、ＳＶＰ
２で実際に実行できる機械語に翻訳される。
トプログラムは、アセンブル処理５において、ＳＶＰ
２で実際に実行できる機械語に翻訳される。
こうして、本発明においては、ハードウェア設計者が、
従来手書きでテスト手順書（即ぢ、仕ｉ策書）を書いて
いたのと同じ要領で、ＲＡＳ言語を用いて、該テスト手
順を記述（即ち、コーディング）するだけで、後は一連
の、例えば計算機による翻訳処理によって、自動的に特
定フォーマットの仕様書と、テストプログラムのオブジ
ェクトプログラムか生成される所に特徴がある。
従来手書きでテスト手順書（即ぢ、仕ｉ策書）を書いて
いたのと同じ要領で、ＲＡＳ言語を用いて、該テスト手
順を記述（即ち、コーディング）するだけで、後は一連
の、例えば計算機による翻訳処理によって、自動的に特
定フォーマットの仕様書と、テストプログラムのオブジ
ェクトプログラムか生成される所に特徴がある。
〔発明の効果］
以上、詳細に説明したように、本発明のテストプログラ
ム自動生成方法は、サービスプロセッサ（ＳＶＰ）
と、 ＲＡＳ回路を備えた複数個の処理ユニット（ＰＨ
１）で構成される本体装置とからなるデータ処理装置に
おいて、該ＳｖＰからＳＬＡ、 ＳＶＰリンクを通して
、上記本体装置の処理ユニット（ＰＵ）を診断する為の
テスト手順を、ハードウェア設計者が、実際にテストし
たい手順通りに、専用のＲＡＳ言語で記述し、該記述さ
れたプログラムを、例えば計算機処理によって、実際に
上記ＳｖＰで実行できる機械語に翻訳すると共に、該テ
スト手順を仕様書の形式にプリントアウトするようにし
たものであるので、ハードウェア設計者が、上記ＲＡＳ
言語により、本体装置の各処理ユニット（ＰＵ）のＲＡ
Ｓ回路に対するテストプログラムを作成、変更すること
が可能となり、該ＲＡＳ言語で記述されたテストプログ
ラムを、例えば計算機処理に入力するだけで上記テスト
手順の仕様書とテストプログラムが同時に作成でき、該
仕様書とテストプログラムの一敗性が保障される効果が
ある。
ム自動生成方法は、サービスプロセッサ（ＳＶＰ）
と、 ＲＡＳ回路を備えた複数個の処理ユニット（ＰＨ
１）で構成される本体装置とからなるデータ処理装置に
おいて、該ＳｖＰからＳＬＡ、 ＳＶＰリンクを通して
、上記本体装置の処理ユニット（ＰＵ）を診断する為の
テスト手順を、ハードウェア設計者が、実際にテストし
たい手順通りに、専用のＲＡＳ言語で記述し、該記述さ
れたプログラムを、例えば計算機処理によって、実際に
上記ＳｖＰで実行できる機械語に翻訳すると共に、該テ
スト手順を仕様書の形式にプリントアウトするようにし
たものであるので、ハードウェア設計者が、上記ＲＡＳ
言語により、本体装置の各処理ユニット（ＰＵ）のＲＡ
Ｓ回路に対するテストプログラムを作成、変更すること
が可能となり、該ＲＡＳ言語で記述されたテストプログ
ラムを、例えば計算機処理に入力するだけで上記テスト
手順の仕様書とテストプログラムが同時に作成でき、該
仕様書とテストプログラムの一敗性が保障される効果が
ある。
第１図は本発明を実施して、テストプログラムを自動生
成する場合の処理を模式的に示した図。 第２図はＲＡＳ言語でテスト手順を記述した１例を示し
た図。 第３図はＲＡＳ機能を備えたデータ処理装置の構成の概
略をブロック図で示した図。 第４図は従来方式によって、テストプログラムを生成す
る場合の処理を模式的に示した図。 第５図は手書きによる仕様書の一例を示した図。 である。 図面において、 ■は本体装置（ＣＰＵ、ＭＥＭ、ＣＩ！、−）。 １１はＲＡＳ回路。 ２はサービスプロセッサ（ＳＶＰ） 。 ２１はサービスプロセッサリンクアダプタ （ＳＬＡ）
。 ２２はＳＶＰ ＩＪンク、 ３は仕様書作成処理。 ３゛はＲＡＳ言語によるコーディング処理。 ４はコーディング処理１５はアセンブル処理。 ６は仕様口プリントアウト処理。 ７は翻訳処理。 ■〜■は手書き、又はコーディング処理によるテスト手
順作成処理。 をそれぞれ示す。 夷 ′・ ２ ２２゛過２ヒ 声 ２２ 第 ３２ 一／ ７フジ￥２Ｆ
成する場合の処理を模式的に示した図。 第２図はＲＡＳ言語でテスト手順を記述した１例を示し
た図。 第３図はＲＡＳ機能を備えたデータ処理装置の構成の概
略をブロック図で示した図。 第４図は従来方式によって、テストプログラムを生成す
る場合の処理を模式的に示した図。 第５図は手書きによる仕様書の一例を示した図。 である。 図面において、 ■は本体装置（ＣＰＵ、ＭＥＭ、ＣＩ！、−）。 １１はＲＡＳ回路。 ２はサービスプロセッサ（ＳＶＰ） 。 ２１はサービスプロセッサリンクアダプタ （ＳＬＡ）
。 ２２はＳＶＰ ＩＪンク、 ３は仕様書作成処理。 ３゛はＲＡＳ言語によるコーディング処理。 ４はコーディング処理１５はアセンブル処理。 ６は仕様口プリントアウト処理。 ７は翻訳処理。 ■〜■は手書き、又はコーディング処理によるテスト手
順作成処理。 をそれぞれ示す。 夷 ′・ ２ ２２゛過２ヒ 声 ２２ 第 ３２ 一／ ７フジ￥２Ｆ
Claims (1)
- サービスプロセッサ（ＳＶＰ）と、ＲＡＳ回路を備えた
複数個の処理ユニット（ＰＵ）で構成される本体装置と
からなるデータ処理装置において、サービスプロセッサ
（ＳＶＰ）からの指示に基づいて、サービスプロセッサ
リンクアダプタ（ＳＬＡ）を通して、上記本体装置を構
成する処理ユニット（ＰＵ）を診断する為のテスト手順
を、直接記述する為の専用のＲＡＳ言語を設け、該ＲＡ
Ｓ言語を用いて、サービスプロセッサ（ＳＶＰ）から上
記本体装置の各処理ユニット（ＰＵ）を診断する為のプ
ログラムを生成し、該ＲＡＳ言語によるプログラムをサ
ービスプロセッサ（ＳＶＰ）で実行できる機械語に翻訳
すると共に、上記テスト手順を特定のフォーマットの仕
様書に編集して、プリントアウトするようにしたことを
特徴とするテストプログラム自動生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59193001A JPS6170641A (ja) | 1984-09-14 | 1984-09-14 | テストプログラム自動生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59193001A JPS6170641A (ja) | 1984-09-14 | 1984-09-14 | テストプログラム自動生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6170641A true JPS6170641A (ja) | 1986-04-11 |
| JPH0137771B2 JPH0137771B2 (ja) | 1989-08-09 |
Family
ID=16300558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59193001A Granted JPS6170641A (ja) | 1984-09-14 | 1984-09-14 | テストプログラム自動生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6170641A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198133A (ja) * | 1987-02-13 | 1988-08-16 | Fujitsu Ltd | 故障診断方式 |
| JPH01226038A (ja) * | 1988-03-07 | 1989-09-08 | Fujitsu Ltd | テストプログラム自動生成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5985543A (ja) * | 1982-11-08 | 1984-05-17 | Fujitsu Ltd | プログラム制御構造図の自動生成方式 |
-
1984
- 1984-09-14 JP JP59193001A patent/JPS6170641A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5985543A (ja) * | 1982-11-08 | 1984-05-17 | Fujitsu Ltd | プログラム制御構造図の自動生成方式 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63198133A (ja) * | 1987-02-13 | 1988-08-16 | Fujitsu Ltd | 故障診断方式 |
| JPH01226038A (ja) * | 1988-03-07 | 1989-09-08 | Fujitsu Ltd | テストプログラム自動生成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0137771B2 (ja) | 1989-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Waters | The programmer's apprentice: A session with KBEmacs | |
| JP3825572B2 (ja) | 半導体集積回路の設計検証装置、方法及び記憶媒体 | |
| O’Neill et al. | The formal verification of safety-critical assembly code | |
| JPS6170641A (ja) | テストプログラム自動生成方法 | |
| MacLennan | The Synmac syntax macroprocessor: Introduction and manual, version 5 | |
| Schöpp et al. | Requirements-based code model checking | |
| Ousterhout | Tcl/Tk Engineering Manual | |
| JP2004086545A (ja) | データ項目の状態を管理することでプログラムを自動生成するプログラム開発支援システム | |
| JPH10293683A (ja) | プログラムの比較解析装置、プログラムの比較解析方法、及びプログラムの比較解析プログラムを記録した機械読み取り可能な記録媒体 | |
| JPH11154093A (ja) | プログラムコンパイラ及びコンパイラ用プログラムを記録した記録媒体 | |
| JPH05134854A (ja) | ソフトウエア開発支援装置 | |
| Chisolm et al. | The use of computer language compilers in legacy code migration | |
| JPH10312313A (ja) | Ｃ言語の計算機プログラム検査処理方法およびプログラム記憶媒体 | |
| JP2728504B2 (ja) | 入力命令文検査装置 | |
| JP2003058392A (ja) | ソフトウェア開発環境プログラム、その記録媒体、プログラムデバッグ装置及びプログラムデバッグ方法 | |
| JPH05197539A (ja) | プログラムソースコードの整合方式 | |
| JPS62138932A (ja) | コンパイラ処理方式 | |
| JPH04181326A (ja) | ソースプログラムのコンパイル方法 | |
| Taouil-Traverson et al. | Preliminary analysis cycle for B-method software development | |
| JPS62205435A (ja) | ソ−スプログラムの翻訳、連係編集装置 | |
| JP2001154878A (ja) | デバッグ用プログラム生成方法及び生成・実行方法 | |
| JP2001084162A (ja) | プログラム試験方法及び記憶媒体 | |
| JPS58169637A (ja) | コンパイル処理方式 | |
| Metcalf | Design conventions for FORTRAN programs | |
| Slater | Good Programming Techniques I: Testing and the Life Cycle of a Software Product |