JPS6165610A - 信号伝送回路 - Google Patents

信号伝送回路

Info

Publication number
JPS6165610A
JPS6165610A JP59187778A JP18777884A JPS6165610A JP S6165610 A JPS6165610 A JP S6165610A JP 59187778 A JP59187778 A JP 59187778A JP 18777884 A JP18777884 A JP 18777884A JP S6165610 A JPS6165610 A JP S6165610A
Authority
JP
Japan
Prior art keywords
circuit
terminal
differential amplifier
impedance
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59187778A
Other languages
English (en)
Inventor
Shigeru Sawada
澤田 繁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP59187778A priority Critical patent/JPS6165610A/ja
Publication of JPS6165610A publication Critical patent/JPS6165610A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は信号伝送回路に係り、外部信号入力端子を幅え
た電気機器に設けられ、上記入力端子。と電気機器本体
との絶縁を行ない外部信号を電気機 ゛器本体に伝送す
る信号伝送回路に関する。
従来の技術 一般に、テレビジョン受像ll、ビデオテープレコーダ
等のビデオ機器及びオーディオ機器には、外部機器より
のビデオ信号、オーディ第1号が供給される入力端子が
設けられており、この外部信号入力端子は信号伝送回路
を介してビデオは器及びオーディオ機器本体に接続され
ている。
第5図は従来の信号伝送回路の一例の回路構成図を示す
。同図中、外部信号入力端子1a、1bには外部機器回
路2の信号源2aよりの信号が入来し、端子1a、lb
間には信号源インピーダンスRoに対応した終端インピ
ーダンスRLが接続されている。端子1,1,1bに入
来した外部信号はトランス駆動回路3を経て絶縁トラン
ス4の一次コイルL+に供給される。絶縁トランス4に
おいて電数コイルL1より一次コイルL2に誘導された
信号は増幅回路5で増幅され、端子6a。
6bより電気機器本体へ供給される。上記の絶縁トラン
ス4は入力側の外部機器回路2及びトランス駆動回路3
と、本体側の増幅回路5及び電気機器本体の回路との絶
縁という第1の機能と、入力側のアース電位が本体側の
アース電位と無関係に変動することによる増幅回路5の
出力信号の変動を防止する、つまりコモン・モード・リ
ジェクション(以下rcMRJという)の確保という第
2の機能とを有している。
絶縁トランスの第1の機能つまり絶縁については、−次
側と二次側の空間距離、絶縁材料、絶縁耐圧等が法的に
定められている。
しかし、上記の法的な制約を受けるために、絶縁トラン
ス3の信号伝送特性、特に低域での周波数特性が劣化し
、また、トランスの形状を小型化することができず、コ
ストが高い等の問題点があった。
更に、トランス4による信号伝送特性の劣化を少なくす
るため、トランス駆動回路3はトランス4を低インピー
ダンス駆動するものであり、例えばエミッタフォロア回
路等のインピーダンス変換増幅器で構成されるのが一般
的である。しかるに、このエミッタフォロア回路に供給
される電源は電気機器本体の電源と絶縁されたものでな
ければならない。従って、このエミッタフォロア回路専
用の電源回路が必要となり、部品点数及びコストの増大
と共に、電気1[本体、エミッタフォロア回路夫々の電
源回路相互間の絶縁管理をする必要があるという問題点
があった。
そこで本出願人は、昭和59年9月6日付提出の特許願
2発明の名称「信号絶縁回路」によって第6図に示す回
路を提案した。第6図において絶縁容ωであるコンデン
サC+ 、C2は法的な絶縁規格を満足する略同−容量
のものであり、これらによって入力側の外部機器回路2
と、本体側の差動増幅器7及び後続回路との絶縁が行な
われる。
また高入力インピーダンスの差動増幅器7に−よりCM
Rの確保が行なわれる。
発明が解決しようとする問題点 ここで、単一の電気機器に使用される絶縁容量の総和は
、略10000DFを越えることがないよう法的に規制
されている。従って、第6図示の信号伝送回路が電気機
器に一系統だけ設けられる場合には、コンデンサC+ 
、02夫々の容量は5000p l”以下である。
一般のビデオ機器等においては、映像信号の入力系統の
他に、ステレオ(2系統)の音声信号の入力系統を有し
ており、この場合絶縁容量としてのコンデンサの数は6
個となり、各コンデンサの容量は1700EIF以下で
なければならない。このように各コンデンサの容量が小
さくなると良好な信号伝送ができなくなるという問題点
がある。
また、容11700pFのコンデンサは、映像信号の最
低周波数60H2に対して1.5MΩ以上の高インピー
ダンスとなる一方、最高周波数4.0M HZに対し2
3Ωの低インピーダンスとなる。従って第6図示の信号
伝送回路が平坦な周波数特性を持つためには差動増幅器
7の入力インピーダンスが上記コンデンサのインピーダ
ンスが無視できる程度に大でなければならない。しかじ
差動増幅回路7の入力インピーダンスは有限な値で上記
の程度まで大でなく、この信号伝送回路は低域での利1
qが低下する傾向の周波数特性をもつという問題点があ
る。上記差動増幅回路7の入力段をFETで構成してそ
の入力インピーダンスを大とする方法もあるが、この場
合差動増幅回路7全体を集積回路化することが困難であ
る。
そこで、本発明は、夫々に容量索子を有する第1〜第4
の2端子回路網と差動増幅器とにより、上記問題点を解
決した信号伝送回路を提供することを目的とする。
問題点を解決するための手段 本発明は、一対の入力端子と高利得の差動増幅器の正極
性及び負極性′の入力端子夫々とを少なくとも容量索子
を有する第1及び第2の2端子回路網夫々で接続し、正
陽性及び負極性の入力端子夫々に少なくとも容量素子を
有する第3及び第4の2端子回路網夫々の一端を接続し
、この第3及び第4の2端子回路網夫々の他端を差動増
幅器の負極性及び正極性の出力端子に接続するか又は上
記夫々の他18のいずれか一方を交流的にアースしたも
のである。
作用 本発明においては、容量素子を有する第3及び第4の2
端子回路網が高利得の差動増幅器の帰還回路を構成し、
第1〜第4の2端子回路網と差動増幅器とより構成され
る信号伝送回路は、その周波数特性を所望の特性とする
ことができ、かつCMRの優れたものとすることができ
る。
実施例 第1図は本発明回路の第1実施例の回路図を示す。同図
中、第5図と同一部分には同一符号を付し、その説明を
省略する。第1図において、外部機器回路2の信号源2
aよりの信号が供給される外部信号入力端子1a、ib
間には終端インピーダンスRLが接続されている。この
終端インピーダンスRLは信号源インピーダンスRoと
等しい抵抗値とされ、信号源2が例えば映像信号を出力
するとき上記のインピーダンスRO,RLは夫々75Ω
である。
また、外部信号入力端子1a、1b夫々は第1゜第2の
2端子回路網であるコンデンサ(絶縁容量)C+ 、C
2夫々を介して差動増幅回器10の正極性、負極性の入
力端子10a、10b夫々゛に接続されている。
コンデンサ(絶縁容41)C+、C2は入力側の外部機
器回路2と、本体側の差動増幅回路10及び電気機器本
体の回路との絶縁を行なっている。
容沿性の絶縁についての法的な規定はトランスの場合よ
り単純であり、この法的な規定による入力側と出力側と
の空間距離、絶縁材料、絶縁耐圧等を満足するコンデン
サは従来のインピーダンス4に比して安価である。
差動増幅器10はその入力インピーダンスが例えば数M
Ωと比較的高入力インピーダンスのものであり、正極性
、負極性の入力端子10a、10b。
及び正極性、負極性の出力端子10c、10dを有して
いる。上記の正極性入力端子10aと負極性出力端子1
0dとの間には第3の2端子回路網としてのコンデンサ
C3が接続され、負極性入力端子10bと正極性出力端
子10Cとの間には第4の2端子回路網であるコンデン
サC4が接続されている。正極性出力端子10Cは出力
端子11aに接続され、差動増幅器]Oの接地端子10
8と共通に接地された出力端子11bと上記出力端子1
1aとの間の電圧として取り出された信号が後続回路で
ある電気機器本体へ供給される。
この差動増幅器10はコンデンサC+〜C4と共に帰還
型差動増幅回路を構成しているが、差動増幅器10の入
力端子10a、10b夫々のアース電位に対する入力イ
ンピーダンスRiは周一である。このため、コンデンサ
C’+〜C4夫々のインピーダンスを21〜zJ (Z
l−1/jωC1゜Z2=1/jωG’2 、 Z3 
= 1/ jωC3゜Z、+=1/jωC4)とすると
、 Z+ =Z2 、Z3 =Z4        ・・・
(1)上式の関係を満足して、インピーダンス71〜 
 ′Z4により構成されるブリッジ回路のインピーダン
スZ1と73の接続点(差動増幅器10の正極性入力端
子10a)の電位と、インピーダンスZ2と74の接続
点(負極性入力端子10b)の電位10とを同一とする
ことにより、差動増幅器10の入力端子10a、10b
間にコモンモード電圧が生じることが防止され、差動増
幅器10のCMRが最良となる。
第1図示の回路より第2図に示す如ぎ等価回路が10ら
れる。第2図において、信号源インピーダンスRo、l
!端インピーダンスRL夫々は、インピーダンスZ+ 
、22及び差動増幅器10の入力端子10a、10b夫
々の入力インピーダンスR1に比して充分に小さいので
無視している。また、外部信号入力端子1a、lb間に
入力電圧Viを発生する信号gi2の中点を仮想接地し
たものとする。ここで、差動増幅器10が高利得の場合
、アース電位に対する点Aの電位(正極性入力端子の入
力電圧VA)と、アース電位に対する点Bの電位(負極
性入力端子の入力電圧Va )とは相等しいので次式が
得られる。
VA =Va             −(2a)ま
た、帆足・ミルマンの定理より上記の電圧VA。
VBは次式の如く表わされる。
(Vi /2> ・YI −VO−Y3Yl +Y3 
+<1/Ri ) (−vi/2)・Y2+Vo −Y4 VB−□         ・・・(2C)Y2 +Y
4 + (1/Ri ) 但シ、YI =1/Z+ 、Y2−1/Z2 。
Y3  = 1/Za  *  Y4  = 1/ZJ
ここで、インピーダンス71〜Z4が(1)式の関係に
あると、YI −Y2 、Y3 =Y4となって(2b
)式、  (2C)成人々の分母は同一となり、更に(
1)式の関係から次式が導かれる。
(vi/2)・YI−vo −Y3 = (Vi /2) ・Y2 +V6 −Ys ・” 
(2d)この(2d)式を電圧VOについて解くと次式
が得られる。
更に(1)式に代入することにより次式が得られる。
VO= (23/ (22+ ) ) ・Vi  −=
 (3b)従って第1図示の回路の伝達関数T+  (
ω)はT+  (ω)=CI/(2・C3)    ・
・・(4)と表わされる。つまり伝達関数T+  (ω
)は入力インピーダンスRi及び周波数に無関係となり
、その周波数特性は平坦となる。よって差動増幅器10
は高入力インピーダンスの差動増幅器である必要はない
。また、(4)より例えば絶縁容量であるコンデンサC
I、C2を夫々10001)Fとし、帰遠容団であるコ
ンデンサC3、C4を夫々500ρFとすれば、信号周
波数と無関係に伝達利得が1(0出)のCMRの優れた
差動増幅回路が得られることとなる。
第3図は本発明回路の第2実施例の回路図を示す。同図
中、第1図と同一部分には同一符号を付し、その説明を
省略する。第3図においては、差動増幅器10の負極性
出力端子10dが使用されず、一端を正極性入力端子1
0aに接続されたコンデンサC3の他端は接地されてい
る。この第3図示の回路においても、差動増幅器10及
びコンデンサC1〜C4で構成される差動増幅回路は(
1)式の条件下においてCMRが最良となる。また、こ
の場合、その伝達関数T2 (ω)は次式の如く表わさ
れる。
T2  (ω)−Z3/Z+        ・”■従
って、コンデンサ01〜C4を総て例えば10000 
Fとすれば平坦な周波数特性で伝送利得が1のCMRの
優れた差動増幅回路が得られる。
ところでコンデンサC3の他端を接地してアース電位と
する他に、所定電位の他の部分に接続して交流的アース
を行なっても良いことは勿論である。更にコンデンサC
3の他端を出力端子10dに接続した状態で、コンデン
サC4の他端を交流的アースに接続しても第3図示の回
路とまったく同じ効果が得られる。
第4図は本発明回路の第3実施例の回路図を示ず。同図
中、第1図と同一部分には同一符号を付し、その説明を
省略する。第4図においては、コンデンサCI  (C
4)と差動増幅器10の入力端子10a(10b)との
間に抵抗R1(R2)が接続され、かつコンデンサC3
(CJ )と入力端子10a(10b)との間に抵抗R
3(RJ )が接続されている。ここで、コンデンサC
Iと抵抗R1との直列接続による2端子回路網の複素イ
ンピーダンスを71とし、同様にコンデンサC2〜C4
及び抵抗R2−R4夫々の直列接続による2端子回路網
の複素インピーダンスを夫々72〜z4とする。この場
合も(1)式より得られる次式C+ =C2、Cs =
C4、R+ =R2。
R3=R4・・・re> を満足したときCMRを最良とすることができる。
この第4図示の回路の伝達関数T3  (ω)も、(3
b)式より T3(ω)−23/ <2 ・Z+ )    −In
と表わされる。従って平坦な周波数特性が必要な場合Z
3/Zlが実数となるようコンデンサC1〜C4及び抵
抗R1〜R4の各定数を設定する。
また、必要に応じてZ3/Zlの値が周波数の関数とな
るよう上記各定数を設定して例えば必要に応じて高域に
おける周波数特性を強調すること等が可能である。つま
り第4図示の回路は第1図示の回路に比して自由辺が大
である。
勿論、第4図示の回路において、コンデンサC3又はC
4の他端を差動増幅器10の出力端子10d又は10c
に接続せず、交流的アースを行なうことも可能である。
この場合の伝送関数等は第3図示の回路と同様であり、
その説明を省略する。
なお、上記の各実施例において、差動増幅器10は正極
性及び負極性の出力端子10c、10dを備えたものと
して説明を行なったが、第3図の回路において差動増幅
器10に負極性出力端子が不要であるのは勿論である。
また第1図及び第4図に示す回路においても、正極性出
力端子10Gの出力を反転回路等で反転し、コンデンサ
C3に供給すれば良く、差動増幅器10は負極性出力端
子10dを有するものに限定されない。
なお、入力側と本体側との厳密な絶縁を必要とせず、コ
ンデンサC1,C2が絶縁容Qでなく一般的な容」素子
である回路においても、本発明回路を適用して好適であ
り、更に伝送される信号は映像信号に限らず音声信号等
の他のアナログ信号のみならずディジタル信号であって
も良く、上記実施例に限定されない。
また、入力側と本体側との絶縁の必要がない場合や、法
的な許容範囲内で例えば第4図における抵抗R1〜R4
夫々をコンデンサ01〜C4夫々に並列接続しても良く
、2端子回路網の構成は第4図の実施例に限定されるも
のではない。
発明の効果 上述の如く、本発明になる信号伝送回路は、容量素子を
有する第1〜第4の2端子回路網と高利得の差動増幅器
とより構成したため、回路全体の周波数特性を所望の特
性とし、かつCMRの優れたものとすることができ、ま
た、第1及び第2の2端子回路網の容量素子を絶縁8但
とすることにより、従来必要であったトランス及びトラ
ンス駆動回路の必要がなく回路全体の小型化及び低コス
ト化が可能となり、部品点数の削除9回路の簡素化及び
絶縁管理工数の削除が可能となり、更に第1及び第2の
2端子回路網のインピーダンスを互いに等しくし、第3
及び第4の2端子回路網のインピーダンスを互いに等し
くすることにより、第1及び第2の2端子回路網の容量
素子が小言iであってもCMR及び周波数特性を最良の
ものとすることができ、差動増幅器の入力インピーダン
スを特に高インピーダンスとする必要がなく、差動増幅
器等の集積回路化が可能で回路全体を更に小型化及び低
コスト化することができる等の特長を有している。
【図面の簡単な説明】
第1図、第3図、第4図夫々は本発明回路の各実施例の
回路図、第2図は第1図示の回路の等価回路図、第5図
、第6図夫々は従来回路の各個を示す図である。 ia、lb・・・入力端子、2・・・外部機器回路、2
a・・・信号源、10・・・差動増幅器、11a、ll
b・・・出力端子、01〜C4・・・コンデンサ、R1
−R4・・・抵抗、ZI〜z4・・・インピーダンス。 第3図 C1 ・麻4図 第5図 忌6図

Claims (4)

    【特許請求の範囲】
  1. (1)一対の入力端子間に供給される入力信号を後続回
    路に伝送する信号伝送回路において、夫々の一端が該一
    対の入力端子夫々に接続され、少なくとも夫々に容量素
    子を有する第1及び第2の2端子回路網と、正極性及び
    負極性の入力端子夫々に該第1及び第2の2端子回路網
    の他端夫々を接続され、かつ正極性及び負極性の出力端
    子の少なくとも一方を有する高利得の差動増幅器と、夫
    々の一端が該正極性及び負極性の入力端子に夫々に接続
    され、かつ夫々の他端が該負極性及び正極性の出力端子
    に接続されるか又は該夫々の他端のいずれか一方が交流
    的にアースされ、少なくとも夫々に容量素子を有する第
    3及び第4の2端子回路網とよりなり、該差動増幅器の
    正極性又は負極性の出力端子とアース端子間より取り出
    される信号を後続回路に伝送するよう構成したことを特
    徴とする信号伝送回路。
  2. (2)該第1及び第2の2端子回路網の容量素子は絶縁
    上の制約を満足する絶縁容量素子であることを特徴とす
    る特許請求の範囲第1項記載の信号伝送回路。
  3. (3)該第1及び第2の2端子回路網夫々のインピーダ
    ンスを互いに等しくし、かつ該第3及び第4の2端子回
    路夫々のインピーダンスを互いに等しくしたことを特徴
    とする特許請求の範囲第1項又は第2項記載の信号伝送
    回路。
  4. (4)該第1の2端子回路網のインピーダンスと第3の
    2端子回路網のインピーダンスとの比が、虚数成分をほ
    とんど含まず略実数であることを特徴とする特許請求の
    範囲第3項記載の信号伝送回路。
JP59187778A 1984-09-07 1984-09-07 信号伝送回路 Pending JPS6165610A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59187778A JPS6165610A (ja) 1984-09-07 1984-09-07 信号伝送回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59187778A JPS6165610A (ja) 1984-09-07 1984-09-07 信号伝送回路

Publications (1)

Publication Number Publication Date
JPS6165610A true JPS6165610A (ja) 1986-04-04

Family

ID=16212051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59187778A Pending JPS6165610A (ja) 1984-09-07 1984-09-07 信号伝送回路

Country Status (1)

Country Link
JP (1) JPS6165610A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994029952A1 (en) * 1993-06-07 1994-12-22 Apple Computer, Inc. Methods and apparatus for connecting and conditioning audio signals

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994029952A1 (en) * 1993-06-07 1994-12-22 Apple Computer, Inc. Methods and apparatus for connecting and conditioning audio signals
US5517572A (en) * 1993-06-07 1996-05-14 Apple Computer, Inc. Methods and apparatus for connecting and conditioning audio signals

Similar Documents

Publication Publication Date Title
US7952458B2 (en) Balun with a 1/4 impedance ratio
US6924724B2 (en) Method and apparatus for transformer bandwidth enhancement
US4800344A (en) Balun
US4717896A (en) Balun
US4878244A (en) Electronic hybrid circuit
US5424675A (en) Full differential type analog circuit having parallel oppositely connected capacitors to eliminate unbalanced parasitic capacitances
US4170761A (en) Remotely powered intermediate amplifier for communications transmission
JPH0478207B2 (ja)
US6844792B1 (en) Single ended tuning of a differential power amplifier output
JPS6165610A (ja) 信号伝送回路
US20030078005A1 (en) Apparatus and methods for noise suppression in communications systems
US11711225B2 (en) Reduction of power-over-data-lines (PODL) filter parasitics for multi-gigabit ethernet
CA1149478A (en) Bandstop filters
JP3260181B2 (ja) 誘導結合型ハイブリッドカプラ
US7548141B2 (en) High frequency filter
US6931122B2 (en) Single transformer hybrid system and method
JPS6165505A (ja) 信号絶縁回路
CN217116065U (zh) 全差分耦合器及宽带正交生成器
WO2006029238A1 (en) Dual transformer hybrid system and method
JPS63299610A (ja) 移相回路
JPS646586Y2 (ja)
EP3876250A1 (en) Multilayer capacitor assembly
JPS6214734Y2 (ja)
JP2018186372A (ja) インピーダンス変成回路
JPS5934115Y2 (ja) デレ−ライン