JPS6159567B2 - - Google Patents
Info
- Publication number
- JPS6159567B2 JPS6159567B2 JP54062675A JP6267579A JPS6159567B2 JP S6159567 B2 JPS6159567 B2 JP S6159567B2 JP 54062675 A JP54062675 A JP 54062675A JP 6267579 A JP6267579 A JP 6267579A JP S6159567 B2 JPS6159567 B2 JP S6159567B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- input
- output
- amplifier
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/28—Impedance matching networks
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明はVHF帯特に多重無線装置の中間周波
回路に好適な高周波スイツチ回路に関するもので
ある。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a high frequency switch circuit suitable for the VHF band, particularly for intermediate frequency circuits of multiplex radio equipment.
多重無線装置においてはその機能を高めるため
に種々のスイツチ回路が必要であるがこのような
多重無線装置の中間周波回路におけるスイツチ回
路ではそのスイツチの遮断特性の外に特にそのイ
ンピーダンス特性も重要である。なぜならばこの
ような中間周波回路においては広い周波数帯域を
有する信号を取扱うためにそれらの回路の相互間
を接続する場合その信号を効率よく且つ歪なく受
け渡しするためには主に同軸線路などある特性イ
ンピーダンスを有する線路を用い且つその送端お
よび受端におけるインピーダンス特性をその線路
の特性インピーダンスと一致させいわゆるインピ
ーダンス整合を行なう必要がある。こゝに述べる
ような高周波スイツチ回路もまたこの範囲に含ま
れるものである。 Multiplex radio equipment requires various switch circuits to enhance its functionality, and for switch circuits in intermediate frequency circuits of such multiplex radio equipment, in addition to the cutoff characteristics of the switch, especially its impedance characteristics are also important. . This is because such intermediate frequency circuits handle signals with a wide frequency band, so when connecting these circuits, certain characteristics such as coaxial lines are required to transfer the signals efficiently and without distortion. It is necessary to use a line having impedance and to match the impedance characteristics at the sending and receiving ends with the characteristic impedance of the line to perform so-called impedance matching. High frequency switch circuits such as those described herein also fall within this scope.
第1図AおよびBは従来の高周波スイツチ回路
のブロツク図およびその詳細な回路を示す。第1
図A,Bにおいて1および3はそれぞれ直列スイ
ツチ素子、2,4および6は並列スイツチ素子で
あり、T1,T2はそれぞれ入力および出力端子、
T11,T13はそれぞれ直列スイツチ素子および並
列スイツチ素子の制御端子である。第1図Bにお
いてまづ端子T12に印加される負極性電圧をスイ
ツチSにより端子T13に投入するとダイオードD1
およびD3は導通しダイオードD2,D4,D6は遮断
されて入力端子T1と出力端子T2間は導通し、ス
イツチSが制御端子T11の側に倒されると入出力
端子T1,T2間は遮断されるとともに両端子T1お
よびT2は特性インピーダンスそれぞれR2および
R6により終端される。つまりスイツチ素子のオ
ンオフに拘わらず両端子は良好なインピーダンス
特性を有することができる。 FIGS. 1A and 1B show a block diagram of a conventional high frequency switch circuit and its detailed circuit. 1st
In figures A and B, 1 and 3 are series switch elements, 2, 4 and 6 are parallel switch elements, T 1 and T 2 are input and output terminals, respectively;
T 11 and T 13 are control terminals of the series switch element and parallel switch element, respectively. In Fig. 1B, when the negative polarity voltage applied to the terminal T12 is applied to the terminal T13 by the switch S, the diode D1
and D 3 are conductive; diodes D 2 , D 4 , and D 6 are cut off, and conduction occurs between input terminal T 1 and output terminal T 2 ; when switch S is pushed to the control terminal T 11 side, input/output terminal T 1 and T2 are cut off, and both terminals T1 and T2 have characteristic impedances R2 and T2 , respectively.
Terminated by R 6 . In other words, both terminals can have good impedance characteristics regardless of whether the switch element is on or off.
同様に第2図AおよびBはそれぞれ入力端子
T4と出力端子T5あるいはT6の間で信号の切換え
を行なう回路でありスイツチSを制御端子T11に
投入したとき端子T4〜T5間が接続され端子T6は
特性インピーダンスで終端される。またスイツチ
Sを制御端子T13に投入したとき端子T4〜T6間が
接続され端子T5は特性インピーダンスで終端さ
れる。 Similarly, Fig. 2 A and B are input terminals, respectively.
This is a circuit that switches signals between T 4 and output terminal T 5 or T 6. When switch S is applied to control terminal T 11 , terminals T 4 and T 5 are connected, and terminal T 6 is terminated with characteristic impedance. be done. Further, when the switch S is turned on to the control terminal T13 , the terminals T4 to T6 are connected and the terminal T5 is terminated with a characteristic impedance.
これらの回路はスイツチ素子のオンオフに拘わ
らず両端子が良好なインピーダンス特性を有する
がつぎのごとき欠点を有する。 Although these circuits have good impedance characteristics at both terminals regardless of whether the switch element is on or off, they have the following drawbacks.
(イ) これらの回路においてスイツチ素子2,6,
12はインピーダンス整合用として用いられる
ためスイツチ素子としての減衰特性が大幅に減
殺される。(b) In these circuits, switch elements 2, 6,
Since the element 12 is used for impedance matching, the attenuation characteristic as a switch element is greatly reduced.
(ロ) 端子T1〜T6の各入力および出力端子は導通
状態ではその間の回路の浮遊キヤパシタンスや
インダクタンスのためあるいはスイツチ素子の
挿入損失が存在するためそれらの影響を補正す
るため部品の選択、配置等に制約を受ける。し
かもこのことは必然的にその伝送帯域を狭くす
る結果となる。(b) When the input and output terminals of terminals T 1 to T 6 are in a conductive state, there is stray capacitance and inductance of the circuit between them, or insertion loss of the switch element, so components must be selected to compensate for these effects. There are restrictions on placement, etc. Moreover, this inevitably results in narrowing the transmission band.
(ハ) さらにこのような高周波スイツチ回路におい
ては入力端子と出力端子が導通状態では低損失
で接続されるので一方の端子に接続される回路
のインピーダンス特性の不良は直接に他方の端
子に影響することも避けられない。(c) Furthermore, in such a high-frequency switch circuit, the input terminal and output terminal are connected with low loss when conducting, so a defect in the impedance characteristics of the circuit connected to one terminal will directly affect the other terminal. It is also inevitable.
本発明の目的は簡素化されインピーダンス特性
の安定化、広帯域化された高周波スイツチ回路を
提供することにある。 An object of the present invention is to provide a high frequency switch circuit which is simplified, has stable impedance characteristics, and has a wide band.
本発明によれば低い入力インピーダンス(また
は低い出力インピーダンス)を有する増幅器の入
力端(または出力端)を開閉するスイツチ回路で
あつて、スイツチ入力端子(もしくはスイツチ出
力端子)に接続される入力抵抗(または出力抵
抗)と、該入力抵抗(または出力抵抗)の他の端
子と前記増幅器の入力端(または増幅器の出力
端)との間に直列に接続され、該増幅器と直流的
に直列に接続されるダイオードを用いたn個(n
は1より大きい正の整数)の直列スイツチ素子
と、それぞれの直列スイツチ素子の入力側(また
は出力側)と接地側とのそれぞれにコンデンサを
介して接続されかつ互に直流的に直列接続される
ダイオードを用いたn個(nは1より大なる正の
整数)の並例スイツチ素子と、前記直列スイツチ
素子と前記増幅器に共通の直流電流を流すか否か
により該直列スイツチを導通するか遮断するかを
変えられる手断と、前記並列スイツチ素子に共通
の直流電流を流すか否かにより該並列スイツチを
導通するか遮断するかを変えられる手段とを有す
ることを特徴とする高周波スイツチ回路が堤案さ
れる。 According to the present invention, there is provided a switch circuit that opens and closes the input terminal (or output terminal) of an amplifier having low input impedance (or low output impedance), the input resistor (or input resistor) connected to the switch input terminal (or switch output terminal). or an output resistor) is connected in series between the other terminal of the input resistor (or output resistor) and the input terminal of the amplifier (or the output terminal of the amplifier), and is connected in series with the amplifier in terms of direct current. n (n
is a positive integer greater than 1), and are connected to the input side (or output side) and ground side of each series switch element via a capacitor, and are connected in series with each other in terms of direct current. n parallel switch elements (n is a positive integer greater than 1) using diodes, and depending on whether or not a common DC current flows through the series switch elements and the amplifier, the series switch is made conductive or cut off. A high frequency switch circuit is characterized in that it has a hand cutter that can change whether the parallel switch is turned on or off, and a means that can change whether the parallel switch is made conductive or cut off depending on whether or not a common DC current flows through the parallel switch elements. Tsutsumi is proposed.
以下本発明にかゝる高周波スイツチ回路の実施
例ついて図面により詳細に説明する。 Embodiments of the high frequency switch circuit according to the present invention will be described in detail below with reference to the drawings.
第3図Aは入力にスイツチ機能をもつ高周波ス
イツチ回路で、第3図Bは第3図Aのブロツク図
をトランスフアー回路に拡張した詳細な回路図
で、2つのスイツチ回路103aと103bの
T、端子を増幅器101の入力に切換接続するた
めのスイツチ回路である。また第4図Aは出力に
スイツチ機能をもつ高周波スイツチ回路で、第4
図Bは第4図Aのブロツク図をトランスフアー回
路に拡張した詳細な回路図で、増幅器102の出
力信号を2つのスイツチ回路104aと104b
出力端子T7に切換接続する高周波スイツチ回路
である。これらはいずれもトランスフアー回路で
あるが独立にオンオフするように変更することも
可能でその場合もインピーダンス特性上全く問題
ない。このことは従来の回路では極めて複雑とな
るばかりでなく回路損が分岐数の整数倍で増加す
るので実用上の差は極めて大きい。 Figure 3A is a high frequency switch circuit with a switch function on the input, and Figure 3B is a detailed circuit diagram in which the block diagram of Figure 3A is extended to a transfer circuit. , is a switch circuit for switchingly connecting the terminal to the input of the amplifier 101. Figure 4A is a high frequency switch circuit with a switch function on the output.
FIG. 4A is a detailed circuit diagram in which the block diagram of FIG.
This is a high frequency switch circuit that is selectively connected to the output terminal T7 . Although these are all transfer circuits, they can be changed to turn on and off independently, and in that case, there is no problem in terms of impedance characteristics. This makes the conventional circuit extremely complicated, and the circuit loss increases by an integral multiple of the number of branches, so the practical difference is extremely large.
つぎに第3図Aのブロツク図において21は入
力抵抗、23および25は直列スイツチ素子、2
2および24は並列スイツチ素子、101は増幅
器である。このブロツク図をトランスフアー拡張
した詳細な回路図は第3図Bに示す。第3図Bに
於いては各スイツチ素子としてダイオードD23,
D25,D22およびD24を使用し且つ低い入力インピ
ーダンスを有する増幅器としてベース接地形トラ
ンジスタTR1を有し、且つ入力抵抗として抵抗R1
を用いている。そして前記入力抵抗、直列および
並列スイツチ素子からなるスイツチ回路を増幅器
101の入力端子に接続しスイツチ回路が導通状
態となつたときのスイツチ電流を前記トランジス
タのエミツタ電流として使用している。第3図B
における回路においてはスイツチSW1を上側に投
入するとスイツチ回路103aではダイオード
D24およびD22は導通され、D23、およびD25は遮断
され、反対にスイツチ回路103bではダイオー
ドD23およびD25は導通され、D22およびD24は遮断
される。そしてこのスイツチ電流は最後にトラン
ジスタTR1のエミツタ電流となる。そしてスイツ
チSW1を下側に投入すると以上と全く反対に各ダ
イオードは導通および遮断されるので、スイツチ
回路103aおよび103bと増幅器101の入
力端子T3との間でトランスフアースイツチ回路
が形成される。 Next, in the block diagram of FIG. 3A, 21 is an input resistor, 23 and 25 are series switch elements, and 2
2 and 24 are parallel switch elements, and 101 is an amplifier. A detailed circuit diagram obtained by transferring and expanding this block diagram is shown in FIG. 3B. In FIG. 3B, each switch element is a diode D 23 ,
D 25 , D 22 and D 24 and has a grounded base transistor TR 1 as an amplifier with low input impedance and a resistor R 1 as input resistance.
is used. A switch circuit consisting of the input resistor and series and parallel switch elements is connected to the input terminal of the amplifier 101, and the switch current when the switch circuit becomes conductive is used as the emitter current of the transistor. Figure 3B
In the circuit in , when switch SW 1 is turned on, the diode in switch circuit 103a
D 24 and D 22 are made conductive, and D 23 and D 25 are cut off. Conversely, in the switch circuit 103b, diodes D 23 and D 25 are made conductive, and D 22 and D 24 are cut off. This switch current finally becomes the emitter current of transistor TR1 . When the switch SW 1 is turned to the lower side, each diode becomes conductive and cut off in the exact opposite way, so a transfer switch circuit is formed between the switch circuits 103a and 103b and the input terminal T3 of the amplifier 101. .
第4図Aのブロツク図において31および33
は並列スイツチ素子、32および34は並列スイ
ツチ素子、35は出力抵抗、102は増幅器であ
る。また第4図Bにおいては各スイツチ素子とし
てダイオードD31,D33,D32およびD34を使用し且
つ低出力インピーダンス増幅器としてエミツタフ
オロアあるいはソースフオロア形のトランジスタ
増幅器TR2を用い且つ出力抵抗として抵抗R35を
用いている。そして直列および並列スイツチ素子
からなるスイツチ回路を増幅器102の出力端子
に接続し各スイツチ回路が導通状態になつたとき
のスイツチ電流を前記トランジスタの出力電流と
して使用している。すなわち第4図Bの回路にお
いてはスイツチSW2を上側に投入するとスイツチ
回路104aではダイオードD32およびD34は導通
されD31およびD33は遮断され反対にスイツチ回路
104bではダイオードD32およびD34は遮断され
D31およびD33は導通されこのスイツチ電流はトラ
ンジスタTR2の出力電流となる。スイツチSW2を
下側に投入すると全く反対に各ダイオードが導通
および遮断されるのでスイツチ回路104aおよ
び104bと増幅器102の出力端子T5との間
でトランスフアースイツチが形成される。 31 and 33 in the block diagram of FIG. 4A.
is a parallel switch element, 32 and 34 are parallel switch elements, 35 is an output resistor, and 102 is an amplifier. Further, in FIG. 4B, diodes D 31 , D 33 , D 32 and D 34 are used as each switch element, an emitter follower or source follower type transistor amplifier TR 2 is used as a low output impedance amplifier, and a resistor R 35 is used as an output resistance. is used. A switch circuit consisting of series and parallel switch elements is connected to the output terminal of the amplifier 102, and the switch current when each switch circuit becomes conductive is used as the output current of the transistor. That is, in the circuit of FIG. 4B, when switch SW 2 is turned on, diodes D 32 and D 34 in switch circuit 104a are made conductive, D 31 and D 33 are cut off, and conversely, diodes D 32 and D 34 are made conductive in switch circuit 104b. is blocked
D31 and D33 are made conductive and this switch current becomes the output current of transistor TR2 . When the switch SW 2 is turned to the lower side, each diode is made conductive and cut off in the opposite manner, so that a transfer switch is formed between the switch circuits 104a and 104b and the output terminal T5 of the amplifier 102.
第3図A,Bおよび第4図A,Bに示すスイツ
チ回路はつぎの如き特徴を有する。 The switch circuits shown in FIGS. 3A, B and 4A, B have the following characteristics.
(イ) インピーダンス整合用素子21および35が
スイツチ回路に直列に接続されるため回路に直
列に存在する浮遊インピーダンスは整合素子に
対して小さいのでその影響は大幅に小さくな
る。すなわちスイツチの入力インピーダンスあ
るいは出力インピーダンスは抵抗R21またはR35
によつてほぼ決定される。(a) Since the impedance matching elements 21 and 35 are connected in series with the switch circuit, the stray impedance existing in series with the circuit is small compared to the matching element, so its influence is greatly reduced. In other words, the input impedance or output impedance of the switch is resistor R 21 or R 35.
It is approximately determined by.
(ロ) スイツチ回路の信号経路は出力端子または入
力端子をのぞいてすべて低いインピーダンス回
路で構成されるために他の回路と静電的に結合
し難い長所があり小型に高密度に実装する場合
特に有利となる。(b) The signal path of a switch circuit is composed of low impedance circuits except for the output terminal or input terminal, so it has the advantage of being difficult to electrostatically couple with other circuits, especially when it is mounted in a small size and with high density. It will be advantageous.
(ハ) 増幅器101または102により入出力間の
遮断比が十分とれるので入力出力インピーダン
スの入出力間における影響が皆無にできる。(c) Since the amplifier 101 or 102 provides a sufficient cutoff ratio between the input and output, the influence of the input/output impedance between the input and output can be completely eliminated.
(ニ) 増幅器を適切に選択することによりこのスイ
ツチを含む回路を無損失あるいは利得にするこ
ともできるので回路設計上の自由度が大幅に増
加する。なお増幅器としての負帰還形広帯域増
幅器を利用しその出力または入力回路において
増幅回路と一体としてスイツチを構成すれば極
めて経済的で効率のよい設計が可能となる。(d) By appropriately selecting an amplifier, a circuit including this switch can be made lossless or gain-free, greatly increasing the degree of freedom in circuit design. Note that if a negative feedback broadband amplifier is used as an amplifier and the switch is constructed integrally with the amplifier circuit in its output or input circuit, an extremely economical and efficient design becomes possible.
(ホ) スイツチの制御電流を増幅器の電源電流とし
て利用することもできるので部品と消費電力の
節約ができる。(e) Since the control current of the switch can be used as the power supply current of the amplifier, parts and power consumption can be saved.
(ヘ) 同時に複数個の入力を接続したりまたは複数
個の出力を接続してもレベルもインピーダンス
も影響を受けない。(f) Even if multiple inputs or multiple outputs are connected at the same time, the level and impedance will not be affected.
以上詳細に説明したように本発明は入力インピ
ーダンスまたは出力インピーダンスに比して充分
低い入力または出力インピーダンスを有する増幅
器を利用することにより回路の簡素化およびイン
ピーダンス特性の安定化、広帯域化を容易にした
ことを特徴とするものである。 As explained in detail above, the present invention facilitates circuit simplification, stabilization of impedance characteristics, and widening of the band by using an amplifier having input or output impedance sufficiently lower than the input impedance or output impedance. It is characterized by this.
第1図および第2図は従来の高周波スイツチ回
路、第3図および第4図は本発明にかゝる高周波
スイツチ回路の実施例を示す。
図において21および35が入力および出力抵
抗、23,25,31,33が直列スイツチ素
子、22,24,32,34が並列スイツチ素
子、101および102が低入力および低出力イ
ンピーダンス増幅器である。
1 and 2 show conventional high frequency switch circuits, and FIGS. 3 and 4 show embodiments of the high frequency switch circuit according to the present invention. In the figure, 21 and 35 are input and output resistors, 23, 25, 31, and 33 are series switch elements, 22, 24, 32, and 34 are parallel switch elements, and 101 and 102 are low input and low output impedance amplifiers.
Claims (1)
ンピーダンス)を有する増幅器の入力端(または
出力端)を開閉するスイツチ回路であつて、スイ
ツチ入力端子(もしくはスイツチ出力端子)に接
続される入力抵抗(または出力抵抗)と、該入力
抵抗(または出力抵抗)の他の端子と前記増幅器
の入力端(または増幅器の出力端)との間に直列
に接続され、該増幅器と直流的に直列に接続され
るダイオードを用いたn個(nは1より大きい正
の整数)の直列スイツチ素子と、それぞれの直列
スイツチ素子の入力側(または出力端)と接地側
とのそれぞれにコンデンサを介して接続されかつ
互に直流的に直列接続されるダイオードを用いた
n個(nは1より大なる正の整数)の並列スイツ
チ素子と、前記直列スイツチ素子と前記増幅器に
共通の直流電流を流すか否かにより該直列スイツ
チを導通するか遮断するかを変えられる手段と、
前記並列スイツチ素子に共通の直流電流を流すか
否かにより該並列スイツチを導通するか遮断する
かを変えられる手段とを有することを特徴とする
高周波スイツチ回路。1 A switch circuit that opens and closes the input terminal (or output terminal) of an amplifier with low input impedance (or low output impedance), and an input resistor (or output resistor) connected to the switch input terminal (or switch output terminal) and a diode connected in series between the other terminal of the input resistor (or output resistor) and the input terminal of the amplifier (or the output terminal of the amplifier), and connected in series with the amplifier in terms of direct current. n series switch elements (n is a positive integer greater than 1) connected via capacitors to the input side (or output end) and ground side of each series switch element, and connected to each other through a DC voltage. n parallel switch elements (n is a positive integer greater than 1) using diodes connected in series to A means to change whether conduction is established or interrupted,
A high frequency switch circuit characterized in that it has means for changing whether the parallel switch is made conductive or cut off depending on whether or not a common direct current is caused to flow through the parallel switch elements.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6267579A JPS55154835A (en) | 1979-05-23 | 1979-05-23 | High-frequency switching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6267579A JPS55154835A (en) | 1979-05-23 | 1979-05-23 | High-frequency switching circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55154835A JPS55154835A (en) | 1980-12-02 |
JPS6159567B2 true JPS6159567B2 (en) | 1986-12-17 |
Family
ID=13207086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6267579A Granted JPS55154835A (en) | 1979-05-23 | 1979-05-23 | High-frequency switching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS55154835A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0456639U (en) * | 1990-09-20 | 1992-05-14 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57181144U (en) * | 1981-05-14 | 1982-11-17 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5340153B2 (en) * | 1971-12-28 | 1978-10-25 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5340153U (en) * | 1976-09-10 | 1978-04-07 |
-
1979
- 1979-05-23 JP JP6267579A patent/JPS55154835A/en active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5340153B2 (en) * | 1971-12-28 | 1978-10-25 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0456639U (en) * | 1990-09-20 | 1992-05-14 |
Also Published As
Publication number | Publication date |
---|---|
JPS55154835A (en) | 1980-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0350323A2 (en) | Transmission line switch | |
JPH0693604B2 (en) | Astable multivibrator circuit | |
US6310508B1 (en) | High frequency switch | |
US7907073B2 (en) | Variable passive components with high resolution value selection and control | |
US5760641A (en) | Controllable filter arrangement | |
JPS6159567B2 (en) | ||
JP3312911B2 (en) | Coupling circuit | |
US3550087A (en) | Video switching circuit | |
GB2108345A (en) | All-pass curcuit arrangement | |
EP0140430A1 (en) | Frequency multiplying circuit | |
US5099155A (en) | Active element filter network | |
JP3647712B2 (en) | Phase shifter | |
JPH10126215A (en) | Variable attenuator | |
WO1990012454A1 (en) | Gyrator circuits | |
JPH0758599A (en) | Tuner circuit | |
JP2909671B2 (en) | Broadband amplifier | |
JPH0224256Y2 (en) | ||
JP2796115B2 (en) | High frequency switch circuit | |
JPH0227643Y2 (en) | ||
JP2001257541A (en) | Amplifier circuit | |
JP2585041Y2 (en) | Antenna switching circuit | |
JPH0375098B2 (en) | ||
JP2732717B2 (en) | Transmission circuit | |
JPH05291920A (en) | High frequency diode switch circuit | |
JP2674518B2 (en) | Switching circuit |