JP2001257541A - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JP2001257541A JP2001257541A JP2000068672A JP2000068672A JP2001257541A JP 2001257541 A JP2001257541 A JP 2001257541A JP 2000068672 A JP2000068672 A JP 2000068672A JP 2000068672 A JP2000068672 A JP 2000068672A JP 2001257541 A JP2001257541 A JP 2001257541A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- series
- circuit
- resonance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明の属する技術分野】本発明は、例えば、周波数の
異なる二つの発振信号を増幅するための増幅回路に関す
る。The present invention relates to an amplifier circuit for amplifying two oscillation signals having different frequencies, for example.
【０００２】[0002]
【従来の技術】従来の増幅回路を図５を参照して説明す
る。ＮＰＮ型のトランジスタ２１は増幅素子であり、入
力端子であるベースが入力端２２に接続され、出力端子
であるコレクタが出力端２３に接続される。又、エミッ
タは高周波的に接地される。そして、入力端２２には互
いに周波数の異なる第一の信号（例えば第一の周波数Ｆ
１＝０．９ＧＨｚの第一の発振信号）または第二の信号
（例えば第二の周波数Ｆ２＝１．８９ＧＨｚの第二の発
振信号）が入力され、それらは増幅されて出力端２３に
出力される。なお、トランジスタ２１のベース及びエミ
ッタに直流バイアス電圧を与えるための回路は省略して
ある。2. Description of the Related Art A conventional amplifier circuit will be described with reference to FIG. The NPN transistor 21 is an amplifying element. The base as an input terminal is connected to the input terminal 22, and the collector as an output terminal is connected to the output terminal 23. The emitter is grounded at a high frequency. A first signal having a different frequency (for example, a first frequency F
A first oscillation signal of 1 = 0.9 GHz) or a second signal (for example, a second oscillation signal of a second frequency F2 = 1.89 GHz) is input, amplified, and output to the output terminal 23. You. Note that a circuit for applying a DC bias voltage to the base and the emitter of the transistor 21 is omitted.
【０００３】トランジスタ２１のベースとグランドとの
間には、直列共振回路２４と第一のスイッチダイオード
２５とが直列に接続される。直列列共振回路２４は第一
のインダクタンス素子２４ａと第一の容量素子２４ｂと
からなり、その共振周波数は第一の周波数Ｆ１と等しく
なっている。また、第一のスイッチダイオード２５のカ
ソードは接地され、アノードは第一の給電抵抗２６を介
して切替端子２７に接続される。A series resonance circuit 24 and a first switch diode 25 are connected in series between the base of the transistor 21 and the ground. The series resonance circuit 24 includes a first inductance element 24a and a first capacitance element 24b, and its resonance frequency is equal to the first frequency F1. The cathode of the first switch diode 25 is grounded, and the anode is connected to the switching terminal 27 via the first power supply resistor 26.
【０００４】トランジスタ２１のコレクタには並列共振
回路２８の一端が接続される。並列共振回路２８は第二
のインダクタンス素子２８ａと、互いに直列に接続され
た第二及び第三の容量素子２８ｂ、２８ｃとを有してお
り、その並列共振周波数は第一の信号の周波数Ｆ１と等
しくなっている。そして、第二の容量素子２８ｂと第三
の容量素子との接続点に第二のスイッチダイオード２９
のアノードが接続され、そのカソードは接地される。第
二のスイッチダイオード２９のアノードは第二の給電抵
抗３０を介して切替端子２７に接続される。そして、並
列共振回路の他端には第三のインダクタンス素子３１を
介して電源電圧Ｖｂが印加される。第三のインダクタン
ス素子３１はチョークインダクタとしての機能も持つ。[0004] One end of a parallel resonance circuit 28 is connected to the collector of the transistor 21. The parallel resonance circuit 28 has a second inductance element 28a, and second and third capacitance elements 28b and 28c connected in series with each other, and the parallel resonance frequency is the same as the frequency F1 of the first signal. Are equal. The second switch diode 29 is connected to the connection point between the second capacitance element 28b and the third capacitance element.
Is connected, and its cathode is grounded. The anode of the second switch diode 29 is connected to the switching terminal 27 via the second power supply resistor 30. Then, the power supply voltage Vb is applied to the other end of the parallel resonance circuit via the third inductance element 31. The third inductance element 31 also has a function as a choke inductor.
【０００５】以上の構成において、入力端２２に第一の
信号が入力される場合には切替端子２７にはマイナスの
電圧を印加するか又はいかなる電圧も印加しないように
する。すると、第一のスイッチダイオード２５及び第二
のスイッチダイオード２９はオフ（非導通）となり、図
５に示す増幅回路は図６に示す等価回路となる。ここ
で、並列共振回路２８とこれに直列に接続される第三の
インダクタンス素子３１とによって、第一の並列共振周
波数と第一の直列直列共振周波数を持つが、第一の直列
共振周波数は第一の並列共振周波数よりも高くなるので
第一の並列共振周波数を第一の周波数Ｆ１と等しく、第
一の直列共振周波数を第二の周波数Ｆ２と等しくなるよ
うに設定している。In the above configuration, when the first signal is input to the input terminal 22, a negative voltage is applied to the switching terminal 27 or no voltage is applied. Then, the first switch diode 25 and the second switch diode 29 are turned off (non-conductive), and the amplifier circuit shown in FIG. 5 becomes an equivalent circuit shown in FIG. Here, the parallel resonance circuit 28 and the third inductance element 31 connected in series have a first parallel resonance frequency and a first series-series resonance frequency. Since it is higher than one parallel resonance frequency, the first parallel resonance frequency is set to be equal to the first frequency F1, and the first series resonance frequency is set to be equal to the second frequency F2.
【０００６】その結果、出力端２３における伝送特性は
図７のＡに示すように、第一の周波数Ｆ１でピークとな
り第二の周波数Ｆ２で減衰する特性となる。従って、第
二の周波数Ｆ２が第一の周波数Ｆ１の二倍となっている
ような場合に、トランジスタ２１から二次高調波が発生
しても、そのレベルは減衰する。また、入力端２２に第
二の信号が混入した場合でも出力端２３に現れるレベル
は低く押さえられる。As a result, as shown in FIG. 7A, the transmission characteristic at the output terminal 23 has a characteristic of peaking at the first frequency F1 and attenuating at the second frequency F2. Therefore, in the case where the second frequency F2 is twice the first frequency F1, even if a second harmonic is generated from the transistor 21, the level is attenuated. Further, even when the second signal is mixed into the input terminal 22, the level appearing at the output terminal 23 is kept low.
【０００７】一方、入力端２２に第二の信号が入力され
る場合には切替端子２７にはプラスの電圧を印加する。
すると、第一のスイッチダイオード２５及び第二のスイ
ッチダイオード２９はオン（導通）となり、図５に示す
増幅回路は図８に示す等価回路となる。即ち、トランジ
スタ３１のベースは直列共振回路２４によってグランド
に接続される。直列共振回路２４の共振周波数は第一の
周波数Ｆ１と同じである。また、コレクタは第二のイン
ダクタンス素子２８ａと第三のインダクタンス素子３１
との直列回路によってグランドに接続されたことにな
り、第三のインダクタンス素子３１に容量素子２８ｂが
並列に接続され、直列回路に容量素子２８ｃが並列に接
続されることになる。On the other hand, when the second signal is input to the input terminal 22, a positive voltage is applied to the switching terminal 27.
Then, the first switch diode 25 and the second switch diode 29 are turned on (conducting), and the amplifier circuit shown in FIG. 5 becomes an equivalent circuit shown in FIG. That is, the base of the transistor 31 is connected to the ground by the series resonance circuit 24. The resonance frequency of the series resonance circuit 24 is the same as the first frequency F1. The collector is composed of the second inductance element 28a and the third inductance element 31.
Are connected to the ground by the series circuit, and the capacitor 28b is connected in parallel to the third inductance element 31, and the capacitor 28c is connected in parallel to the series circuit.
【０００８】コレクタ側の全体の直並列共振回路は第二
の並列共振周波数と、それよりも周波数が高い第二の直
列共振周波数と、さらに周波数が高い第三の並列共振周
波数を持つ。そして、第二の直列共振周波数は第一の直
列共振周波数よりも低いので、第三の並列共振周波数を
第二の周波数Ｆ２となるように設定する。[0008] The entire series-parallel resonance circuit on the collector side has a second parallel resonance frequency, a second series resonance frequency higher than that, and a third parallel resonance frequency higher than that. Then, since the second series resonance frequency is lower than the first series resonance frequency, the third parallel resonance frequency is set to be the second frequency F2.
【０００９】その結果、出力端２３における伝送特性は
図７のＢに示すように、第一の周波数Ｆ１で減衰し第二
の周波数Ｆ２でピークとなる特性となる。従って、入力
端２２に第一の信号が混入して、トランジスタ２１から
その二次高調波が発生してもそのレベルを押さえられ
る。As a result, as shown in FIG. 7B, the transmission characteristic at the output terminal 23 is such that it attenuates at the first frequency F1 and peaks at the second frequency F2. Therefore, even if the first signal is mixed into the input terminal 22 and the second harmonic is generated from the transistor 21, the level is suppressed.
【００１０】[0010]
【発明が解決しようとする課題】しかし、従来の増幅回
路では第一の信号又は第二の信号を増幅する場合のいず
れも、減衰に寄与する直列共振回路は一つしか構成され
ないのでその減衰量が不足し、希望しない信号が出力さ
れてしまうという問題があった。However, in the conventional amplifier circuit, when amplifying the first signal or the second signal, only one series resonance circuit which contributes to the attenuation is formed, so that the amount of attenuation is increased. However, there is a problem that an undesired signal is output.
【００１１】そこで、本発明の増幅回路は、一方の信号
を増幅するときに他方の信号が漏洩して混入されてもそ
れを十分に減衰し、希望する信号のみを出力することが
出来る増幅回路を実現することを目的とする。特に一方
の信号の周波数が他方の信号の周波数の二倍の関係にあ
る場合に増幅素子によって二次高調波を発生してもそれ
を減衰出来るようにする。Therefore, an amplifier circuit according to the present invention is capable of amplifying one signal and sufficiently attenuating the other signal even if the other signal leaks and is mixed in, and can output only a desired signal. The purpose is to realize. In particular, when the frequency of one signal is twice as high as the frequency of the other signal, even if a second harmonic is generated by the amplifying element, it can be attenuated.
【００１２】[0012]
【課題を解決するための手段】上記課題を解決するた
め、本発明の増幅回路は、第一の信号又は前記第一の信
号よりも周波数が高い第二の信号が入力される増幅素子
と、前記増幅素子の入力端子とグランドとの間に設けら
れた直列共振回路と、前記増幅素子の出力端子と出力端
との間に並設された並列共振回路及びハイパスフィルタ
とを備え、前記直列共振回路の共振周波数を前記第一の
信号の周波数又は前記第二の信号の周波数に切り替える
ように構成し、前記並列共振回路の共振周波数を前記第
二の信号の周波数と等しくし、前記ハイパスフィルタは
互いに直列接続された第一及び第二の容量素子と前記二
つの容量素子の接続点とグランドとの間に接続された第
一のインダクタンス素子とからなって、前記第一の信号
の周波数と前記第二の信号の周波数との間にカットオフ
周波数を有するＴ型ハイパスフィルタで構成され、前記
第一の容量素子と前記第一のインダクタンス素子とによ
る直列共振周波数を前記第二の信号の周波数と等しく
し、前記増幅素子に前記第二の信号を入力するときには
前記直列共振回路の共振周波数を前記第一の信号の周波
数に切り替え、前記第一の信号を入力するときには前記
直列共振回路の共振周波数を前記第二の信号の周波数に
切り替えると共に、前記第二の容量素子を前記第一のイ
ンダクタンス素子から切り離した。In order to solve the above problems, an amplifier circuit according to the present invention comprises: an amplifier element to which a first signal or a second signal having a higher frequency than the first signal is input; A series resonance circuit provided between an input terminal of the amplifying element and ground; a parallel resonance circuit and a high-pass filter provided in parallel between an output terminal and an output terminal of the amplifying element; The resonance frequency of the circuit is configured to be switched to the frequency of the first signal or the frequency of the second signal, the resonance frequency of the parallel resonance circuit is equal to the frequency of the second signal, the high-pass filter is The first and second capacitance elements connected in series to each other, and the first inductance element connected between the connection point of the two capacitance elements and ground, the frequency of the first signal and the second It is configured by a T-type high-pass filter having a cutoff frequency between the frequency of the signal and the series resonance frequency of the first capacitive element and the first inductance element is made equal to the frequency of the second signal, When the second signal is input to the amplifying element, the resonance frequency of the series resonance circuit is switched to the frequency of the first signal, and when the first signal is input, the resonance frequency of the series resonance circuit is changed to the second frequency. While switching to the frequency of the second signal, the second capacitive element was disconnected from the first inductance element.
【００１３】また、前記Ｔ型ハイパスフィルタには前記
第二の容量素子に直列に挿入された第一の開閉手段を設
け、前記直列共振回路は互いに直列に接続された第二の
インダクタンス素子及び第三の容量素子と、互いに直列
に接続された第四の容量素子及び第二の開閉手段とを有
し、前記第二のインダクタンス素子と前記第三の容量素
子とによる共振周波数を前記第二の信号の周波数と等し
くすると共に、前記第三の容量素子に前記第四の容量素
子が並列に接続されたときの共振周波数を前記第一の信
号の周波数と等しくし、前記直列に接続された第四の容
量素子及び第二の開閉手段を前記第三の容量素子に並列
に接続し、前記増幅素子に前記第二の信号を入力すると
きには前記第一及び第二の開閉手段を閉状態とし、前記
第一の信号を入力するときには開状態とした。Further, the T-type high-pass filter is provided with first opening / closing means inserted in series with the second capacitance element, and the series resonance circuit includes a second inductance element and a second inductance element connected in series with each other. A third capacitance element, a fourth capacitance element and a second opening / closing means connected in series to each other, and the resonance frequency of the second inductance element and the third capacitance element by the second capacitance element. Equal to the frequency of the signal, the resonance frequency when the fourth capacitance element is connected to the third capacitance element in parallel to the frequency of the first signal, the third connected in series Four capacitive elements and second open / close means are connected in parallel to the third capacitive element, and when the second signal is input to the amplifying element, the first and second open / close means are closed, Input the first signal The Rutoki was an open state.
【００１４】また、前記第一の開閉手段を第一のスイッ
チダイオードで構成すると共に、前記第二の開閉手段を
第二のスイッチダイオードで構成し、前記第一のスイッ
チダイオードのアノードを前記第二の容量素子に接続す
ると共に、カソードを前記第一のインダクタンス素子と
前記第一の容量素子との接続点に接続し、前記第二のス
イッチダイオードのアノードを前記第四の容量素子に接
続すると共に、カソードを接地し、前記増幅素子に前記
第二の信号を入力するときにのみ前記第一及び第二のス
イッチダイオードの各アノードに順方向電圧を印加し
た。Further, the first switching means comprises a first switch diode, the second switching means comprises a second switch diode, and the anode of the first switch diode is the second switch diode. And the cathode is connected to a connection point between the first inductance element and the first capacitance element, and the anode of the second switch diode is connected to the fourth capacitance element. The cathode was grounded, and a forward voltage was applied to each anode of the first and second switch diodes only when the second signal was input to the amplifying element.
【００１５】[0015]
【発明の実施の形態】本発明の増幅回路を図１乃至図４
を参照して説明する。図１は本発明の増幅回路の構成を
示す回路図、図２は本発明の増幅回路に第一の信号を入
力するときの等価回路図、図３は本発明の増幅回路の伝
送特性図、図４は本発明の増幅回路に第二の信号を入力
するときの等価回路図である。1 to 4 show an amplifier circuit according to the present invention.
This will be described with reference to FIG. FIG. 1 is a circuit diagram showing the configuration of the amplifier circuit of the present invention, FIG. 2 is an equivalent circuit diagram when a first signal is input to the amplifier circuit of the present invention, FIG. 3 is a transmission characteristic diagram of the amplifier circuit of the present invention, FIG. 4 is an equivalent circuit diagram when a second signal is input to the amplifier circuit of the present invention.
【００１６】先ず、図１において、ＮＰＮ型のトランジ
スタ１は増幅素子であり、入力端子であるベースが入力
端２に接続され、出力端子であるコレクタと出力端３と
の間には並列共振回路４とハイパスフィルタ５とが並設
され、電源電圧Ｖｂはチョークインダクタ６と並列共振
回路４を介してコレクタに印加される。さらに、ベース
とグランドとの間には、直列共振回路７が設けられる。
エミッタは高周波的に接地される。そして、入力端２に
は互いに周波数の異なる第一の信号（例えば第一の周波
数Ｆ１＝０．９ＧＨｚの発振信号）又は第二の信号（例
えば第二の周波数Ｆ２＝１．８９ＧＨｚの第二の発振信
号）が入力される。なお、トランジスタ１のベース及び
エミッタに直流バイアス電圧を与えるための回路は省略
してある。First, in FIG. 1, an NPN transistor 1 is an amplifying element, a base as an input terminal is connected to an input terminal 2, and a parallel resonance circuit is provided between a collector as an output terminal and an output terminal 3. The power supply voltage Vb is applied to the collector via the choke inductor 6 and the parallel resonance circuit 4. Further, a series resonance circuit 7 is provided between the base and the ground.
The emitter is grounded at a high frequency. Then, a first signal (for example, an oscillation signal having a first frequency F1 = 0.9 GHz) or a second signal (for example, a second signal having a second frequency F2 = 1.89 GHz) having different frequencies is input to the input terminal 2. Oscillation signal) is input. Note that a circuit for applying a DC bias voltage to the base and the emitter of the transistor 1 is omitted.
【００１７】ここで、並列共振回路４の共振周波数は第
二の周波数Ｆ２と等しくなるように設定されている。ま
た、ハイパスフィルタ５はトランジスタ１のコレクタと
出力端３との間に互いに直列に設けられた第一の容量素
子５ａ、第一の開閉手段である第一のスイッチダイオー
ド５ｂ、第二の容量素子５ｃと、第一のインダクタンス
素子５ｄとを有し、第一の容量素子５ａの一端はコレク
タに接続され、他端は第一のインダクタンス素子５ｄを
介して接地される。また、第二の容量素子の一端は出力
端３に接続され、他端は第一のスイッチダイオード５ｂ
のアノードに接続され、そのカソードは第一の容量素子
５ａと第一のインダクタンス素子５ｄとの接続点に接続
される。そして、第一のスイッチダイオード５ｂのアノ
ードは第一の給電抵抗８を介して切替端子９に接続され
る。Here, the resonance frequency of the parallel resonance circuit 4 is set to be equal to the second frequency F2. The high-pass filter 5 includes a first capacitive element 5a provided in series between the collector of the transistor 1 and the output terminal 3, a first switch diode 5b as a first opening / closing means, and a second capacitive element. 5c and a first inductance element 5d. One end of the first capacitance element 5a is connected to the collector, and the other end is grounded via the first inductance element 5d. One end of the second capacitive element is connected to the output terminal 3 and the other end is connected to the first switch diode 5b.
And the cathode thereof is connected to a connection point between the first capacitive element 5a and the first inductance element 5d. The anode of the first switch diode 5b is connected to the switching terminal 9 via the first power supply resistor 8.
【００１７】ハイパスフィルタ５は第一のスイッチダイ
オード５ｂがオンしたとき（導通して閉状態となったと
き）にＴ型のハイパスフィルタとして機能するが、その
カットオフ周波数は第一の周波数Ｆ１と第二の周波数Ｆ
２との間になるように設定される。また、第一のスイッ
チダイオード５ｂがオフしたとき（非導通になって開状
態になったとき）は、第二の容量素子５ｃが第一の容量
素子５ａと第一のインダクタンス素子５ｄとの接続点か
ら切り離され、第一の容量素子５ａと第一のインダクタ
ンス素子５ｄとによって直列回路が形成される。この状
態での共振周波数は第二の周波数Ｆ２となるように設定
されている。The high-pass filter 5 functions as a T-type high-pass filter when the first switch diode 5b is turned on (conducted and closed), and its cutoff frequency is equal to the first frequency F1. Second frequency F
2 is set. When the first switch diode 5b is turned off (disconnected and becomes open), the second capacitive element 5c connects the first capacitive element 5a to the first inductance element 5d. Separated from the point, the first capacitance element 5a and the first inductance element 5d form a series circuit. The resonance frequency in this state is set to be the second frequency F2.
【００１８】直列列共振回路７は第二のインダクタンス
素子７ａ、第三の容量素子７ｂ、第四の容量素子７ｃ、
第二の開閉手段である第二のスイッチダイオード７ｄを
有し、第二のインダクタンス素子７ａと第三の容量素子
７ｂとが互いに直列に接続されて第一のインダクタンス
素子７ａがトランジスタ１のベースに接続され第三の容
量素子７ｂがグランドに接続される。第四の容量素子７
ｃと第二のスイッチダイオード７ｄのアノードとは互い
に接続され、これら二つの素子全体が第三の容量素子７
ｂに並列に接続される。そして、第二のスイッチダイオ
ード７ｄのカソードが接地され、アノードは第二の給電
抵抗１０を介して切替端子９に接続される。The series resonance circuit 7 includes a second inductance element 7a, a third capacitance element 7b, a fourth capacitance element 7c,
It has a second switch diode 7d as a second opening / closing means, a second inductance element 7a and a third capacitance element 7b are connected in series with each other, and the first inductance element 7a is connected to the base of the transistor 1. The third capacitor 7b is connected to the ground. Fourth capacitive element 7
c and the anode of the second switch diode 7d are connected to each other.
b in parallel. Then, the cathode of the second switch diode 7d is grounded, and the anode is connected to the switching terminal 9 via the second power supply resistor 10.
【００１９】上記の直列共振回路７の構成では、第二の
インダクタンス素子７ａと第三の容量素子７ｂとによる
直列共振周波数は第二の周波数Ｆ２と等しくなるように
設定されている。また、第二のスイッチダイオードｄが
オンしたときには第四の容量素子７ｃが第三の容量素子
７ｂと並列に接続されるが、このときの直列共振周波数
は第一の周波数Ｆ１と等しくなるように設定されてる。In the configuration of the series resonance circuit 7, the series resonance frequency of the second inductance element 7a and the third capacitance element 7b is set to be equal to the second frequency F2. When the second switch diode d is turned on, the fourth capacitive element 7c is connected in parallel with the third capacitive element 7b. At this time, the series resonance frequency is set to be equal to the first frequency F1. It is set.
【００２０】以上の構成において、入力端２に第一の信
号が入力される場合には切替端子９にはプラスの電圧を
印加せずに、マイナスの電圧を印加するか又はいかなる
電圧も印加しないようにする。すると、第一のスイッチ
ダイオード５ｂ及び第二のスイッチダイオード７ｄは共
にオフとなり、等価回路は図２に示すようになる。即
ち、トランジスタ１のベースとグランドとの間には第二
のインダクタンス素子７ａと第三の容量素子７ｂとによ
る直列共振回路７が形成され、コレクタとグランドとの
間には第一の容量素子５ａと第一のインダクタンス素子
５ｄとからなる直列共振回路が形成され、コレクタと出
力端３との間には並列共振回路４が挿入される。In the above configuration, when the first signal is input to the input terminal 2, a positive voltage is not applied to the switching terminal 9, but a negative voltage is applied or no voltage is applied. To do. Then, both the first switch diode 5b and the second switch diode 7d are turned off, and the equivalent circuit is as shown in FIG. That is, a series resonance circuit 7 including the second inductance element 7a and the third capacitance element 7b is formed between the base of the transistor 1 and the ground, and the first capacitance element 5a is connected between the collector and the ground. And a first resonance element 5d, a parallel resonance circuit 4 is inserted between the collector and the output terminal 3.
【００２１】そして、これら三つの共振回路の共振周波
数はいずれも第二の周波数Ｆ２と等しくなっているの
で、伝送特性は図３のＡに示すようになり、第一の信号
を減衰することなく、第二の信号を大幅に減衰する。そ
して、減衰する帯域も広くなるので、第二の信号な周波
数が第二の周波数がＦ２から多少ずれたとしても、大き
な減衰量を確保出来る。Since the resonance frequencies of these three resonance circuits are all equal to the second frequency F2, the transmission characteristics are as shown in FIG. 3A, without attenuating the first signal. Greatly attenuate the second signal. Further, since the attenuation band is widened, a large amount of attenuation can be secured even if the second signal frequency slightly deviates from F2.
【００２２】一方、入力端２に第二の信号が入力される
場合には切替端子９にはプラスの電圧を印加する。する
と、第一のスイッチダイオード５ｂ及び第二のスイッチ
ダイオード７ｄは順方向の電圧が印加されて共にオンと
なり、等価回路は図４に示すようになる。即ち、トラン
ジスタ１のベースとグランドとの間に形成される直列共
振回路７の第三の容量素子７ｂには第四の容量素子７ｃ
が並列に接続される。また、並列共振回路４は第二の周
波数Ｆ２では無視出来るので、コレクタと出力端３との
間にはハイパスフィルタ５が形成される。On the other hand, when the second signal is input to the input terminal 2, a positive voltage is applied to the switching terminal 9. Then, the forward voltage is applied to the first switch diode 5b and the second switch diode 7d, and both are turned on, and the equivalent circuit is as shown in FIG. That is, the third capacitance element 7b of the series resonance circuit 7 formed between the base of the transistor 1 and the ground is connected to the fourth capacitance element 7c.
Are connected in parallel. Since the parallel resonance circuit 4 can be ignored at the second frequency F2, a high-pass filter 5 is formed between the collector and the output terminal 3.
【００２３】そして、直列共振回路７の共振周波数が第
一の周波数Ｆ１と等しく、ハイパスフィルタ５のカット
オフ周波数が第一の周波数Ｆ１よりも高く第二の周波数
Ｆ２よりも低いので、伝送特性は図３のＡに示すように
なり、第二の信号を減衰することなく、第一の信号を大
幅に減衰する。そして、この場合も、減衰する帯域が広
くなるので、第一の信号の周波数が第一の周波数Ｆ１か
ら多少ずれたとしても、大きな減衰量を確保出来る。Since the resonance frequency of the series resonance circuit 7 is equal to the first frequency F1, and the cut-off frequency of the high-pass filter 5 is higher than the first frequency F1 and lower than the second frequency F2, the transmission characteristics are improved. As shown in FIG. 3A, the first signal is greatly attenuated without attenuating the second signal. Also in this case, since the band to be attenuated is widened, a large amount of attenuation can be secured even if the frequency of the first signal slightly deviates from the first frequency F1.
【００２４】また、第二の周波数が第一の周波数の丁度
二倍となるような場合では、第一の信号の二次高調波は
一層出力されにくくなる。In the case where the second frequency is just twice the first frequency, the second harmonic of the first signal is more difficult to output.
【００２５】なお、ハイパスフィルタ７における第一の
容量素子５ａを出力端３に接続し、第二の容量素子５ｃ
をトランジスタ１のコレクタに接続してもよい。また、
第一のスイッチダイオード５ｂはそのカソードが直流的
に接地されれば第二容量素子の両端いずれ側に挿入して
もよい。The first capacitive element 5a in the high-pass filter 7 is connected to the output terminal 3, and the second capacitive element 5c
May be connected to the collector of the transistor 1. Also,
The first switch diode 5b may be inserted at either end of the second capacitive element as long as its cathode is DC grounded.
【００２６】[0026]
【発明の効果】以上のように、増幅素子の入力側の直列
共振回路の共振周波数を第一の信号の周波数又は第二の
信号の周波数に切り替えるように構成し、増幅素子の出
力側の並列共振回路の共振周波数を第二の信号の周波数
と等しくし、同じく増幅素子の出力側のハイパスフィル
タを第一の信号の周波数と第二の信号の周波数との間に
カットオフ周波数を有するＴ型のハイパスフィルタと第
二の信号の周波数に共振する直列共振回路とに切り替え
るようにしたので、第一の信号を増幅するときは第二の
信号を減衰する共振回路が増幅素子の入力側には一つ、
出力側には二つ形成され、第二の信号を増幅するときは
第一の信号を減衰する共振回路が増幅素子の入力側に一
つ形成され、出力側にはＴ型ハイパスフィルタが形成さ
れる。従って減衰量が大きくなる。また、減衰する帯域
が広がることから減衰すべき信号の周波数が多少ずれて
も大きな減衰を確保できる。さらに、第二の信号の周波
数が第一の信号の周波数の丁度二倍の関係にあった場合
は、増幅素子で発生する二次高調波を効果的に減衰でき
る。As described above, the configuration is such that the resonance frequency of the series resonance circuit on the input side of the amplification element is switched to the frequency of the first signal or the frequency of the second signal, and the output side of the amplification element is connected in parallel. The resonance frequency of the resonance circuit is made equal to the frequency of the second signal, and the high-pass filter on the output side of the amplifying element is also a T-type having a cutoff frequency between the frequency of the first signal and the frequency of the second signal. The high-pass filter is switched to a series resonance circuit that resonates at the frequency of the second signal, so when amplifying the first signal, a resonance circuit that attenuates the second signal is connected to the input side of the amplification element. One,
On the output side, two are formed, and when amplifying the second signal, one resonance circuit for attenuating the first signal is formed on the input side of the amplifying element, and a T-type high-pass filter is formed on the output side. You. Therefore, the amount of attenuation increases. Further, since the band to be attenuated is widened, large attenuation can be ensured even if the frequency of the signal to be attenuated is slightly shifted. Further, when the frequency of the second signal is exactly twice the frequency of the first signal, the second harmonic generated in the amplifying element can be effectively attenuated.
【００２７】また、Ｔ型ハイパスフィルタには第一の開
閉手段を設け、直列共振回路は第二の開閉手段とを有
し、増幅素子に第二の信号を入力するときには第一及び
第二の開閉手段を閉状態とし、第一の信号を入力すると
きには開状態としたので、増幅素子の入力側の共振周波
数の切替が簡単になり、また、出力側のハイパスフィル
タをＴ型ハイパスフィルタの状態のままにするか又は共
振回路に切り替えるのが簡単である。Further, the T-type high-pass filter is provided with first switching means, the series resonance circuit has second switching means, and the first and second signals are input to the amplifier element when the second signal is input. Since the opening / closing means is in the closed state and the first signal is input and is in the open state, the switching of the resonance frequency on the input side of the amplifying element is easy, and the output high-pass filter is in the state of the T-type high-pass filter. It is easy to leave or switch to a resonant circuit.
【００２８】また、第一及び第二の開閉手段をそれぞれ
第一及び第二のスイッチダイオードとし、第一のスイッ
チダイオードのアノードのカソードＴ型ハイパスフィル
タのインダクタンス素子に接続し、第二のスイッチダイ
オードのカソードを接地し、増幅素子に第二の信号を入
力するときにのみ第一及び第二のスイッチダイオードの
各アノードに順方向電圧を印加したので、電圧の印加の
有無だけで第一の信号又は第二の信号の受信状態が切り
替えられる。The first and second switching means are first and second switch diodes, respectively, and are connected to the inductance element of the cathode T-type high-pass filter at the anode of the first switch diode. The cathode is grounded, and a forward voltage is applied to each anode of the first and second switch diodes only when the second signal is input to the amplifying element. Alternatively, the reception state of the second signal is switched.
【図１】本発明の増幅回路の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of an amplifier circuit according to the present invention.
【図２】本発明の増幅回路に第一の信号を入力するとき
の等価回路図である。FIG. 2 is an equivalent circuit diagram when a first signal is input to the amplifier circuit of the present invention.
【図３】本発明の増幅回路の伝送特性図である。FIG. 3 is a transmission characteristic diagram of the amplifier circuit of the present invention.
【図４】本発明の増幅回路に第二の信号を入力するとき
の等価回路図である。FIG. 4 is an equivalent circuit diagram when a second signal is input to the amplifier circuit of the present invention.
【図５】従来の増幅回路の構成を示す回路図である。FIG. 5 is a circuit diagram showing a configuration of a conventional amplifier circuit.
【図６】従来の増幅回路に第一の信号を入力するときの
等価回路図である。FIG. 6 is an equivalent circuit diagram when a first signal is input to a conventional amplifier circuit.
【図７】従来の増幅回路の伝送特性図である。FIG. 7 is a transmission characteristic diagram of a conventional amplifier circuit.
【図８】従来の増幅回路に第二の信号を入力するときの
等価回路図である。FIG. 8 is an equivalent circuit diagram when a second signal is input to a conventional amplifier circuit.
１ トランジスタ（増幅素子） ２ 入力端 ３ 出力端 ４ 並列共振回路 ５ ハイパスフィルタ ５ａ 第一の容量素子 ５ｂ 第一のスイッチダイオード（第一の開閉手段） ５ｃ 第二の容量手段 ５ｄ 第一のインダクタンス素子 ６ チョークインダクタ ７ 直列共振回路 ７ａ 第二のインダクタンス ７ｂ 第三の容量素子 ７ｃ 第四の容量素子 ７ｄ 第二のスイッチダイオード（第二の開閉手段） ８ 第一の給電抵抗 ９ 切替端子 １０ 第二の給電抵抗 REFERENCE SIGNS LIST 1 transistor (amplifying element) 2 input terminal 3 output terminal 4 parallel resonance circuit 5 high-pass filter 5 a first capacitance element 5 b first switch diode (first opening / closing means) 5 c second capacitance means 5 d first inductance element Reference Signs List 6 choke inductor 7 series resonance circuit 7a second inductance 7b third capacitance element 7c fourth capacitance element 7d second switch diode (second opening / closing means) 8 first power supply resistor 9 switching terminal 10 second Feeding resistance
Claims (3)
波数が高い第二の信号が入力される増幅素子と、前記増
幅素子の入力端子とグランドとの間に設けられた直列共
振回路と、前記増幅素子の出力端子と出力端との間に並
設された並列共振回路及びハイパスフィルタとを備え、
前記直列共振回路の共振周波数を前記第一の信号の周波
数又は前記第二の信号の周波数に切り替えるように構成
し、前記並列共振回路の共振周波数を前記第二の信号の
周波数と等しくし、前記ハイパスフィルタは互いに直列
接続された第一及び第二の容量素子と前記二つの容量素
子の接続点とグランドとの間に接続された第一のインダ
クタンス素子とからなって、前記第一の信号の周波数と
前記第二の信号の周波数との間にカットオフ周波数を有
するＴ型ハイパスフィルタで構成され、前記第一の容量
素子と前記第一のインダクタンス素子とによる直列共振
周波数を前記第二の信号の周波数と等しくし、前記増幅
素子に前記第二の信号を入力するときには前記直列共振
回路の共振周波数を前記第一の信号の周波数に切り替
え、前記第一の信号を入力するときには前記直列共振回
路の共振周波数を前記第二の信号の周波数に切り替える
と共に、前記第二の容量素子を前記第一のインダクタン
ス素子から切り離したことを特徴とする増幅回路。1. An amplifying element to which a first signal or a second signal having a frequency higher than the first signal is input, and a series resonance circuit provided between an input terminal of the amplifying element and ground. And a parallel resonance circuit and a high-pass filter arranged in parallel between an output terminal and an output terminal of the amplification element,
The resonance frequency of the series resonance circuit is configured to be switched to the frequency of the first signal or the frequency of the second signal, the resonance frequency of the parallel resonance circuit equal to the frequency of the second signal, The high-pass filter includes first and second capacitive elements connected in series to each other, and a first inductance element connected between a connection point of the two capacitive elements and a ground. The second signal is configured by a T-type high-pass filter having a cutoff frequency between a frequency and the frequency of the second signal, and the series resonance frequency of the first capacitance element and the first inductance element is set to the second signal. When the second signal is input to the amplifying element, the resonance frequency of the series resonance circuit is switched to the frequency of the first signal, and the first signal Amplifier circuit, wherein the resonant frequency of the series resonant circuit together with the switching to the frequency of said second signal, which disconnects the second capacitive element from the first inductance element when typing.
の容量素子に直列に挿入された第一の開閉手段を設け、
前記直列共振回路は互いに直列に接続された第二のイン
ダクタンス素子及び第三の容量素子と、互いに直列に接
続された第四の容量素子及び第二の開閉手段とを有し、
前記第二のインダクタンス素子と前記第三の容量素子と
による共振周波数を前記第二の信号の周波数と等しくす
ると共に、前記第三の容量素子に前記第四の容量素子が
並列に接続されたときの共振周波数を前記第一の信号の
周波数と等しくし、前記直列に接続された第四の容量素
子及び第二の開閉手段を前記第三の容量素子に並列に接
続し、前記増幅素子に前記第二の信号を入力するときに
は前記第一及び第二の開閉手段を閉状態とし、前記第一
の信号を入力するときには開状態としたことを特徴とす
る請求項１記載の増幅回路。2. The T-type high-pass filter includes first opening / closing means inserted in series with the second capacitance element,
The series resonance circuit has a second inductance element and a third capacitance element connected in series with each other, and a fourth capacitance element and a second switching unit connected in series with each other,
When the resonance frequency of the second inductance element and the third capacitance element is equal to the frequency of the second signal, and the fourth capacitance element is connected in parallel to the third capacitance element. The resonance frequency is equal to the frequency of the first signal, the fourth capacitance element and the second switching means connected in series are connected in parallel to the third capacitance element, and the amplification element The amplifier circuit according to claim 1, wherein the first and second opening / closing means are closed when a second signal is input, and are opened when the first signal is input.
イオードで構成すると共に、前記第二の開閉手段を第二
のスイッチダイオードで構成し、前記第一のスイッチダ
イオードのアノードを前記第二の容量素子に接続すると
共に、カソードを前記第一のインダクタンス素子と前記
第一の容量素子との接続点に接続し、前記第二のスイッ
チダイオードのアノードを前記第四の容量素子に接続す
ると共に、カソードを接地し、前記増幅素子に前記第二
の信号を入力するときにのみ前記第一及び第二のスイッ
チダイオードの各アノードに順方向電圧を印加したこと
を特徴とする請求項２記載の増幅回路。3. The first switch means is constituted by a first switch diode, the second switch means is constituted by a second switch diode, and the anode of the first switch diode is connected to the second switch diode. And the cathode is connected to a connection point between the first inductance element and the first capacitance element, and the anode of the second switch diode is connected to the fourth capacitance element. 3. The method according to claim 2, wherein a cathode is grounded, and a forward voltage is applied to each anode of the first and second switch diodes only when the second signal is input to the amplifying element. Amplifier circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068672A JP3771415B2 (en) | 2000-03-08 | 2000-03-08 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068672A JP3771415B2 (en) | 2000-03-08 | 2000-03-08 | Amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001257541A true JP2001257541A (en) | 2001-09-21 |
| JP3771415B2 JP3771415B2 (en) | 2006-04-26 |
Family
ID=18587690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000068672A Expired - Fee Related JP3771415B2 (en) | 2000-03-08 | 2000-03-08 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3771415B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018518889A (en) * | 2015-05-13 | 2018-07-12 | クアルコム，インコーポレイテッド | Radio frequency low noise amplifier with on-chip matched and integrated tunable filter |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103023452B (en) * | 2011-09-21 | 2016-04-20 | 北京北方微电子基地设备工艺研究中心有限责任公司 | Filter circuit and the dual frequency plasma processing unit with it |
-
2000
- 2000-03-08 JP JP2000068672A patent/JP3771415B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018518889A (en) * | 2015-05-13 | 2018-07-12 | クアルコム，インコーポレイテッド | Radio frequency low noise amplifier with on-chip matched and integrated tunable filter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3771415B2 (en) | 2006-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6681103B1 (en) | On-chip image reject filter | |
| US5272450A (en) | DC feed network for wideband RF power amplifier | |
| JP2004520730A (en) | E / F class switching power amplifier | |
| JP2009506586A (en) | Circuit and method for implementation of a power amplifier for millimeter wave applications | |
| US6310508B1 (en) | High frequency switch | |
| TW523981B (en) | Circuit for efficiently producing low-power radio frequency signals | |
| WO2003090344A1 (en) | Method and/or apparatus for controlling a common-base amplifier | |
| JP3695938B2 (en) | Buffer amplifier circuit | |
| US5933057A (en) | Low noise amplifier | |
| CN103023458A (en) | Active power filter, duplexer and wireless communication equipment | |
| US5760641A (en) | Controllable filter arrangement | |
| JPH05315862A (en) | Amplifier circuit | |
| US6288615B1 (en) | Switch-type oscillating circuit for providing isolation between first and second oscillating circuits | |
| JP2007312003A (en) | Attenuator | |
| JP2001257541A (en) | Amplifier circuit | |
| JP2001060826A (en) | Two-band oscillating device | |
| JP2606165B2 (en) | Impedance matching circuit | |
| JP3806617B2 (en) | Television tuner | |
| JP2007295480A (en) | High frequency circuit | |
| JP3107071U (en) | Variable attenuation circuit | |
| CN211656094U (en) | Amplifying circuit for improving phase characteristics and signal processing system | |
| JPH10126215A (en) | Variable attenuator | |
| JP3653495B2 (en) | Circuit arrangements for adapting amplifiers to high-frequency cables and use of the above circuit arrangements | |
| US7183855B2 (en) | Circuit arrangement for the switchable amplification of variable electrical signals | |
| CN111277227A (en) | Co-emitting and co-based amplifying circuit for improving phase characteristics and signal processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060209 |
|
| LAPS | Cancellation because of no payment of annual fees |