JP3647712B2 - Phase shifter - Google Patents
Phase shifter Download PDFInfo
- Publication number
- JP3647712B2 JP3647712B2 JP2000094375A JP2000094375A JP3647712B2 JP 3647712 B2 JP3647712 B2 JP 3647712B2 JP 2000094375 A JP2000094375 A JP 2000094375A JP 2000094375 A JP2000094375 A JP 2000094375A JP 3647712 B2 JP3647712 B2 JP 3647712B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- phase shifter
- semiconductor elements
- hybrid coupler
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、マイクロ波帯、ミリ波帯で信号の位相を電気的に変化させる移相器に関するものである。
【0002】
【従来の技術】
図5は例えば、昭和51年電子通信学会総合大会予稿集pp. 3-121に示された従来の移相器である。
図5において、1a、1bは入出力端子、2はハイブリッドカプラ、3a、3bは整合回路、4a、4bは半導体素子である。
また、図6は、例えば半導体素子4aに順バイアスを印加したON時と逆バイアスを印加したOFF時の高周波等価回路である。なお、半導体素子4aが接続されるハイブリッドカプラ2の端子とはアイソレーションされる端子に接続される半導体素子4bも同様な等価回路が形成される。
【0003】
次に動作について説明する。
入出力端子1aから入力した高周波信号は、3dBハイブリッドカプラ2にて等振幅、90度位相差で2分配される。2分配された一方の高周波信号は、整合回路3aを介して半導体素子4aに入力され、他方の高周波信号は、整合回路3bを介して半導体素子4bに入力される。
【0004】
半導体素子4a、4bがONの場合、半導体素子4a、4bは、図6(a)に示すように、小さい抵抗とみなすことができるため、整合回路3a、3bの先端は小さい抵抗で接地されている。
他方、半導体素子4a、4bがOFFの場合、半導体素子4a、4bは、図6(b)に示すように、容量とみなすことができるため、整合回路3a、3bの先端はキャパシタを介して接地されている。
半導体素子4a、4bをON/OFFすることにより、ハイブリッドカプラ2側から見た整合回路3a、3bのインピーダンスが異なり、反射位相が変化する。
【0005】
整合回路3a、3bで反射した高周波信号は、ハイブリッドカプラ2に再度入力され、ハイブリッドカプラ2内で、整合回路3aからの高周波信号と整合回路3bからの高周波信号は合成され、入出力端子1bから出力される。
このように、半導体素子4a、4bをON/OFFさせることにより、入出力端子1bから出力される高周波信号の位相を変化させることが出きる。
【0006】
【発明が解決しようとする課題】
しかしながら、上述した従来の移相器においては、半導体素子4a、4bをONにした場合の半導体素子4a、4bで発生する損失と、半導体素子4a、4bをOFFにした場合の半導体素子4a、4bで発生する損失とが異なるために、移相切替時に振幅変化が大きいという問題点があった。
【0007】
この発明は上記のような問題点を解決するためになされたもので、移相切替時の振幅変化を小さくすることができる移相器を得ることを目的とする。
【0008】
【課題を解決するための手段】
この発明に係る移相器は、ハイブリッドカプラと、前記ハイブリッドカプラの第一の端子に接続された第一の半導体素子と、前記ハイブリッドカプラの第一の端子に対してアイソレートされる第二の端子に接続された第二の半導体素子とを備え、前記ハイブリッドカプラの半導体素子が接続されていない第三と第四の端子を入出力端子にした移相器において、前記第一と第二の半導体素子に抵抗をそれぞれ並列接続したことを特徴とするものである。
【0009】
また、前記抵抗にキャパシタを直列接続し、当該直列接続体を前記第一と第二の半導体素子にそれぞれ並列接続したことを特徴とするものである。
【0010】
さらに、前記半導体素子として、ダイオードまたはFETを用いたことを特徴とするものである。
【0011】
【発明の実施の形態】
実施の形態1.
図1は、この発明の実施の形態1に係る移相器を示す構成図である。
図1において、1a、1bは入出力端子、2はハイブリッドカプラ、3a、3bは整合回路、4a、4bは半導体素子、5a、5bは抵抗である。
また、図2は、例えば半導体素子4aに順バイアスを印加したON時と逆バイアスを印加したOFF時の半導体素子4aと抵抗5aの高周波等価回路図である。なお、半導体素子4aと抵抗5aが接続されるハイブリッドカプラ2の端子とはアイソレーションされる端子に接続される半導体素子4bと抵抗5bも同様な等価回路が形成される。
【0012】
次に動作について説明する。
入出力端子1aから入力した高周波信号は、3dBハイブリッドカプラ2にて等振幅、90度位相差で2分配される。2分配された一方の高周波信号は、整合回路3aを介して半導体素子4aと抵抗5aに入力され、他方は整合回路3bを介して半導体素子4bと抵抗5bに入力される。
【0013】
半導体素子4a、4bがONの場合、半導体素子4a、4bは、図2(a)に示すように、小さい抵抗とみなすことができるため、整合回路3a、3bの先端は小さい等化抵抗と半導体素子4a、4bに並列接続した抵抗5a、5bで接地されている。
他方、半導体素子4a、4bがOFFの場合、半導体素子4a、4bは、図2(b)に示すように、容量とみなすことができるため、整合回路3a、3bの先端はキャパシタと半導体素子4a、4bに並列接続した抵抗5a、5bを介して接地されている。
半導体素子4a、4bをON/OFFすることにより、ハイブリッドカプラ2側から見た整合回路3a、3bのインピーダンスが異なり、反射位相が変化する。
【0014】
整合回路3a、3bで反射した高周波信号は、ハイブリッドカプラ2に再度入力され、ハイブリッドカプラ2内で、整合回路3aからの高周波信号と整合回路3bからの高周波信号は合成され、入出力端子1bから出力される。
【0015】
ここで、半導体素子4a、4bをON/OFFさせた場合、ハイブリッドカプラ2からみた整合回路3a、3bの反射位相が変化するために、入出力端子1bから出力される高周波信号の位相を変化させることができる。
また、半導体素子4a、4bがON状態での移相器の損失と、半導体素子4a、4bがOFF状態での移相器の損失とが等しくなるように、抵抗5a、5bの値を設定することにより、移相切り替え時の損失変動を低減することが可能になる。
【0016】
実施の形態2.
上述した実施の形態1では、半導体素子4a、4bに並列に抵抗5a、5bを接続して、移相切り替え時の振幅差を低減するようにしたものであるが、半導体素子4a、4bのバイアス電圧が高い場合に、抵抗5a、5bに流れる電流により、消費電流が増加してしまう。このような場合に抵抗5a、5bに電流が流れないようにして、移相切り替え時の損失差を低減することができる実施の形態を示す。
【0017】
図3は、このような場合の移相器の構成図である。
図3において、図1に示す実施の形態1と同一部分は同一符号を付してその説明は省略する。新たな符号として、6a、6bはキャパシタである。
【0018】
ここで、半導体素子4a、4bをON/OFFさせた場合、ハイブリッドカプラ2からみた整合回路3a、3bの反射位相が変化するために、入出力端子1bから出力される高周波信号の位相を変化させることができる。また、半導体素子4a、4bがON状態での移相器の損失と、半導体素子4a、4bがOFF状態での移相器の損失とが等しくなるように、抵抗5a、5bの値を設定することにより、移相切り替え時の損失変動を低減することが可能になる。また、抵抗5a、5bと直列にキャパシタ6a、6bを接続したことにより、抵抗5a、5bに電流が流れることが無く、消費電力は増加しない。
【0019】
実施の形態3.
上述した実施の形態1及び2では、半導体素子4a、4bとしてダイオードを用いたものであるが、ダイオード以外の半導体素子を用いても同様の効果を得ることができる。
【0020】
図4は、半導体素子としてFETを用いた場合の実施の形態3に係る構成図である。
図4において、図3に示す実施の形態2と同一部分は同一符号を付してその説明は省略する。新たな符号として、7a、7bは半導体素子として用いられるFETであり、実施の形態2と同様な効果を奏する。
【0021】
なお、上記各実施の形態では、ハイブリッドカプラ2、整合回路3a、3b、半導体素子4a、4bまたは7a、7b、抵抗5a、5bを個別に組み合わせた例について記しているが、上記のすべて、または一部を半導体基板上に一体化して作成しても同様の効果が得られる。
【0022】
【発明の効果】
以上のように、この発明によれば、各半導体素子に抵抗をそれぞれ並列接続したので、位相切替時の損失変動を低減でき、振幅変化を小さくすることができる。
【0023】
また、前記抵抗にキャパシタを直列接続した直列接続体を各半導体素子にそれぞれ並列接続したので、各半導体素子のバイアス電圧が高い場合に、抵抗に電流が流れないようにして、移相切り替え時の損失差を低減することができる。
【0024】
さらに、前記半導体素子として、ダイオードまたはFETを用いて移相器を構成することができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1に係る移相器を示す構成図である。
【図2】 図1の例えば半導体素子4aに順バイアスを印加したON時と逆バイアスを印加したOFF時の半導体素子4aと抵抗5aの高周波等価回路図である。
【図3】 この発明の実施の形態2に係る移相器を示す構成図である。
【図4】 この発明の実施の形態3に係る移相器を示す構成図である。
【図5】 従来例に係る移相器を示す構成図である。
【図6】 図5の例えば半導体素子4aに順バイアスを印加したON時と逆バイアスを印加したOFF時の半導体素子4aの高周波等価回路図である。
【符号の説明】
1a,1b 入出力端子、2 ハイブリッドカプラ、3a,3b 整合回路、4a,4b 半導体素子(ダイオード)、5a,5b 抵抗、6a,6b キャパシタ、7a,7b 半導体素子(FET)。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a phase shifter that electrically changes the phase of a signal in a microwave band and a millimeter wave band.
[0002]
[Prior art]
FIG. 5 shows a conventional phase shifter shown in, for example, pp. 3-121, 1981 Proceedings of the IEICE General Conference.
In FIG. 5, 1a and 1b are input / output terminals, 2 is a hybrid coupler, 3a and 3b are matching circuits, and 4a and 4b are semiconductor elements.
FIG. 6 is a high-frequency equivalent circuit at the time of ON when a forward bias is applied to the
[0003]
Next, the operation will be described.
The high-frequency signal input from the input / output terminal 1a is divided into two by the 3
[0004]
When the
On the other hand, when the
By turning on / off the
[0005]
The high-frequency signal reflected by the
Thus, by turning on / off the
[0006]
[Problems to be solved by the invention]
However, in the conventional phase shifter described above, the loss generated in the
[0007]
The present invention has been made to solve the above-described problems, and an object thereof is to obtain a phase shifter capable of reducing an amplitude change at the time of phase shift switching.
[0008]
[ Means for Solving the Problems ]
The phase shifter according to the present invention includes a hybrid coupler, a first semiconductor element connected to the first terminal of the hybrid coupler, and a second semiconductor element isolated from the first terminal of the hybrid coupler. A phase shifter comprising: a second semiconductor element connected to a terminal; and a third and fourth terminal not connected to the semiconductor element of the hybrid coupler as input / output terminals. it is characterized in that the resistance to the semiconductor element connected in parallel, respectively.
[0009]
Further, a capacitor is connected in series to the resistor, and the series connection body is connected in parallel to the first and second semiconductor elements, respectively.
[0010]
Furthermore, a diode or FET is used as the semiconductor element.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
1 is a block diagram showing a phase shifter according to
In FIG. 1, 1a and 1b are input / output terminals, 2 is a hybrid coupler, 3a and 3b are matching circuits, 4a and 4b are semiconductor elements, and 5a and 5b are resistors.
FIG. 2 is a high-frequency equivalent circuit diagram of the
[0012]
Next, the operation will be described.
The high-frequency signal input from the input / output terminal 1a is divided into two by the 3
[0013]
When the
On the other hand, when the
By turning on / off the
[0014]
The high-frequency signal reflected by the
[0015]
Here, when the
Further, the values of the resistors 5a and 5b are set so that the loss of the phase shifter when the
[0016]
In the first embodiment described above, the resistors 5a and 5b are connected in parallel to the
[0017]
FIG. 3 is a configuration diagram of the phase shifter in such a case.
In FIG. 3, the same parts as those of the first embodiment shown in FIG. As new symbols, 6a and 6b are capacitors.
[0018]
Here, when the
[0019]
In the first and second embodiments described above, diodes are used as the
[0020]
FIG. 4 is a configuration diagram according to the third embodiment when an FET is used as a semiconductor element.
In FIG. 4, the same parts as those of the second embodiment shown in FIG. As new symbols, 7a and 7b are FETs used as semiconductor elements, and have the same effects as those of the second embodiment.
[0021]
In each of the above embodiments, the
[0022]
【The invention's effect】
As described above, according to the present invention, since the resistors are connected in parallel to the respective semiconductor elements, loss variation at the time of phase switching can be reduced, and the change in amplitude can be reduced.
[0023]
In addition, since a series connection body in which a capacitor is connected in series to the resistor is connected in parallel to each semiconductor element, when the bias voltage of each semiconductor element is high, current does not flow through the resistor, The loss difference can be reduced.
[0024]
Furthermore, a phase shifter can be comprised using a diode or FET as the said semiconductor element.
[Brief description of the drawings]
FIG. 1 is a configuration diagram illustrating a phase shifter according to a first embodiment of the present invention.
2 is a high-frequency equivalent circuit diagram of the
FIG. 3 is a block diagram showing a phase shifter according to
FIG. 4 is a block diagram showing a phase shifter according to
FIG. 5 is a configuration diagram showing a phase shifter according to a conventional example.
6 is a high-frequency equivalent circuit diagram of the
[Explanation of symbols]
1a, 1b Input / output terminal, 2 Hybrid coupler, 3a, 3b Matching circuit, 4a, 4b Semiconductor element (diode), 5a, 5b Resistance, 6a, 6b Capacitor, 7a, 7b Semiconductor element (FET).
Claims (3)
前記ハイブリッドカプラの第一の端子に接続された第一の半導体素子と、
前記ハイブリッドカプラの第一の端子に対してアイソレートされる第二の端子に接続された第二の半導体素子と
を備え、前記ハイブリッドカプラの半導体素子が接続されていない第三と第四の端子を入出力端子にした移相器において、
前記第一と第二の半導体素子に抵抗をそれぞれ並列接続したことを特徴とする移相器。A hybrid coupler,
A first semiconductor element connected to the first terminal of the hybrid coupler;
A second semiconductor element connected to a second terminal that is isolated with respect to the first terminal of the hybrid coupler, and a third and a fourth terminal to which the semiconductor element of the hybrid coupler is not connected In the phase shifter with
A phase shifter comprising resistors connected in parallel to the first and second semiconductor elements, respectively.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000094375A JP3647712B2 (en) | 2000-03-30 | 2000-03-30 | Phase shifter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000094375A JP3647712B2 (en) | 2000-03-30 | 2000-03-30 | Phase shifter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001284904A JP2001284904A (en) | 2001-10-12 |
JP3647712B2 true JP3647712B2 (en) | 2005-05-18 |
Family
ID=18609435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000094375A Expired - Fee Related JP3647712B2 (en) | 2000-03-30 | 2000-03-30 | Phase shifter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3647712B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003209460A (en) * | 2002-01-10 | 2003-07-25 | Mitsubishi Electric Corp | Phase shift circuit and phase shifter |
KR100450690B1 (en) * | 2002-06-26 | 2004-10-01 | 주식회사 아모텍 | Circuit for Compensating Passband Flatness Using Reflection Wave Generator |
KR100536189B1 (en) * | 2002-07-30 | 2005-12-14 | 국방과학연구소 | Wideband 180°-bit phase shifter |
KR100500663B1 (en) * | 2002-11-18 | 2005-07-12 | 한국전자통신연구원 | Switched coupler type digital phase shifter using quadrature generator |
JP5522908B2 (en) * | 2008-07-02 | 2014-06-18 | 三菱電機株式会社 | Phase shift circuit |
-
2000
- 2000-03-30 JP JP2000094375A patent/JP3647712B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001284904A (en) | 2001-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6967547B2 (en) | RF switch including diodes with intrinsic regions | |
US5532654A (en) | FSK modulator using saw resonator with switchable capacitors | |
US7123116B2 (en) | Phase shifter and multibit phase shifter | |
JP3163918B2 (en) | High frequency switch | |
JP3647712B2 (en) | Phase shifter | |
JPH11195960A (en) | Semiconductor phase shifter | |
JPH07235802A (en) | High frequency switch circuit | |
JP3630797B2 (en) | Semiconductor device | |
JPH08213893A (en) | Semiconductor integrated circuit | |
JP3634223B2 (en) | Phase shifter | |
US20070182506A1 (en) | Splitter circuit including transistors | |
JPH10200302A (en) | Variable phase shifter | |
JPS63123202A (en) | Switched line type phase shifter | |
JPH01233830A (en) | Microwave switch | |
JP2771861B2 (en) | Phase shifter | |
JPH09261111A (en) | Rf switch and rf signal selector | |
JP4107654B2 (en) | High frequency switch | |
KR100255566B1 (en) | Mixed-type 3-bit phase shifter | |
JP2996906B2 (en) | Monolithic microwave integrated circuit | |
JPH03268501A (en) | Nonreflective terminator | |
JPS59214302A (en) | Phase adjusting circuit | |
JPH10209788A (en) | Variable phase shifter | |
JPS63123201A (en) | Switched line type phase shifter | |
JP3171915B2 (en) | Monolithic microwave phase shifter | |
JPH03143101A (en) | Microwave semiconductor phase shifter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3647712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |