JPS6158353A - 制御情報通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はループ形通信網を構成するノード間で伝送する
系構成を制御する制御情報を正面に伝送可能とする制御
情報通信方式に関す。

１以上の端末装置を収容する通信制御装置（以後ノード
と称す）を伝送路によりループ状に接続するループ形通
信網が広く採用されている。各ノードに収容される端末
装置間で伝達される情報は、前記伝送路上を周回する複
数ビットがら（１４成されるフレームによりディジタル
形式で伝達される。

かかるループ形通信網は、互いに通１３方向の相反する
２組の伝送路を用いる等により、当該ループ形通信網の
信頼性維持に努めている。かがる二重化された伝送路を
用いたループ形通信網においては、何れかのノードが系
内のｉｌ信状況を監視し、異常を検出した場合には例え
ば伝送路を切替える等の構成を制御する制御情報を、前
記フレーｌ、内の所定の？Ｕ、ｌ、Ｑビットを用いて各
ノー］に伝達する。

各ノードは、受信した前記制御情報に基づき構成を制御
する。当該ループ形通信網の信頼性を向上する為には、
前記情報を送信ノードがら受１．：′；ノードへ正＆′
ｆ’、に伝送することが要求される。

〔従来の技術〕

第３図は本発明の対象となるループ正面１菖３トＩの一
例を示す図であり、第４図は第３図におりる従来あるノ
ードの一例を示す図である。

第３図において、３個のノードｌが伝送路２によりルー
プ状に接続されている。各ノード１の構成は何れも同一
である為、１１１υのノード１のみが示され、他のノー
ドｌは省略されている。また各伝送路２のフレーム伝送
方向は反時計方向とずろ。

第３図および第４図において、伝送路２から到着するフ
レームは、レシーバ１１を介して信号処理部１２に伝達
される。信号処理部１２においては、自ノード１に収容
される端末装置３宛の’ｌｉ’ｉ　４１３を含まぬフレ
ームは、直並列変換回路１０１、レジスタ１０３、セレ
クタ１０４、レジスタ＋０５および並直列変換回路１０
６を介してトランシーバ１４に伝達され、伝送路２に送
出される。

自ノードｌに収容される端末装置３宛の情報Ｇま、レジ
スタ１０３に伝達されるフレームから抽出され、端末イ
ンタフェース部１３を介して宛先端末装置３に伝達され
る。また端末装置３から他ノー１°１に収容される端末
装置３に送信される債ｆＫは、端末インタフェース部１
３およびセレクタ１０４を介して伝送路２から到着する
フレーム内の所定領域に挿入される。

一方ノード制御部１５は、通信状況の監視、二重化され
た伝送路２の切替え等の系構成の制御、並びに系構成の
制御に必要な制御情報を他ノード′Ｉのノード制御部Ｉ
５との間で送受ｆＭ’する。ノード制御部１５は、他ノ
ード１に伝達ずべき制御部Ｋを（さ号処理部１２内のレ
ジスタ１０７に伝達する。セレクタ１０４はフレーム内
の所定時１す１にレジスタ１０７と１０５とを接続する
如く設定される。従って前記制御１１！７報は、゛レジ
スタ１０７、セレクタ１０４、レジスタ１０５、並直列
変換回路１０６およびトランシーバＩ４を介してフレー
ム内の所定領域により伝送路２に送出される。また他ノ
ードｌからフレーム内の所定領域により伝達される制御
情報は、信号処理部１２内のレジスタ１０３を介してノ
ード制御部１５に伝達される。

伝送路２を経由してノード１相互間を伝送されるフレー
ムは、例えばフレームチェックシーケンス等の誤り検出
情報が付加されている。従ってフレームにより伝達され
る前記制御情報に生した誤りも、フレームチェックシー
ケンス等により検出される。誤りが検出された場合には
、ノード制御部１５は該制御情報の送信ノードｌに対し
再送要求を伝達する。

〔発明が解決しようとする問題点〕

以上の説明から明らかな如く、従来あるループ形通信網
においては、系の構成を制御する為にノード間で送受信
される制御情報は、例えばフレームチェックシーケンス
等の誤り検出情報を（＝Ｊ刑することより伝送過程で発
生する誤りを検出し、再送を行って誤りを訂正していた
。然し伝送路の品質が著しく低下している場合等におい
ては、再送した制御情報にも誤りが発生する可能性が多
く、正常な制御情報が迅速に伝達されぬ恐れがあった。

〔問題点を解決するための手段〕

前記問題点は、端末装置間の通信を制御する複数のノー
ドを伝送路によりループ状に接続し、該伝送路上を周回
するフレーム内の所定の複数ビ・ノドを用いて系の構成
を制御する制御情報を前記ノード間で伝送する通信網に
おいて、前記制御情報の送信ノードは該情報を構成する
各ビットを予め定められた３以上の奇数ビットにより重
複して送信し、前記制御情報の受信ノードは受信フレー
ムから前記所定ビットを抽出し、前記奇数ビット毎に多
数決により決定し、た論理値を前記制御情報を構成する
１ビツトの論理値とすることを特徴とする本発明により
解決される。

〔作用〕

即ち本発明においては、制御情報を構成する各ビットは
、各フレーム内の３以上の奇数ビットににより重複して
伝達され、受信ノードにおいて該奇数ビットの論理値の
多数決により前記ビットの論理値を決定する為、送信ノ
ードからの再送を要求すること無（受信ノードで誤りの
訂正が可能となる。

〔実施例〕

以下、本発明の一実施例を図面により説明する。

第１図は本発明の一実施例によるノードの＋Ｉ＋１成を
示す図であり、第２図は本発明の一実施例によるフレー
ム形式を示す図である。なお、企図を通じて同一符号は
同一対象物を示す。また対象となるループ形通信網は第
３図とする。

第１図においては、信号処理部１２“内のレジスタ１０
７とセレクタ１０４との間に並直列変換回路１０８が設
けられており、またレジスタ１０３とノード制御部１５
との間にはレジスタ１０９、多数決回路１１０および直
並列変換回路１１１が設けられている。

第２図におい“ζ、各フレーｌ、の所定）ｌビットは、
制御情報を伝達する為に使用される。

第１図および第２図におい°ζ、７ノ一ドｉｔ’制御部
１５は、他ノー１”　１に伝達ずべき制御部ｔａを信号
処理部１２′内のレジスタ１０７に伝達する。並直列変
換回路１０８は、レジスタ１０７から伝達される制御情
報を直列に変換し、１ピツ１〜宛送出する。なお並直列
変換回路１０８の出力ば、７ビツト分複式接続され、８
ビツトの並列符号を伝達するセレクタ１０４の所定７ビ
ツトに人力される。

セレクタ１０４はフレーム内の所定時期に並直列変換回
路１０８と１０５とを接続する如く設定される。従って
並直列変換回路１０８から出力される１ビツトは、前記
８ビツトの中の７ビツトによりセレクタ１０４を介して
レジスタ１０５に重複して伝達され、並直列変換回路１
０６およびトランシーバ１４を介してフレーム内の所定
領域により伝送路２に送出される。従って前記制御情報
を構成する各ビットは、各フレーム内に７ビツト宛含ま
れて送出される。

一方他ノードｌからフレーム内の所定領域により伝達さ
れる制御情報伝達用８ビツトは、信号処理部１２′内の
レジスタ１０３を介してレジスタ１０９に伝達される。

多数決回路１１０は、レジスタ１０９から伝達される８
ビツトの内所定７ビ。

ソトを抽出し、論理値Ｏおよび１のビット数を計算し、
過半数を占める論理値により制御情報の１ビツトの論理
値を決定する。直並列変換回路１１１は、多数決回路１
１０から各フレーム毎に１ビツト宛出力される制御情＃
Ｌ＋：並列符号に変次し、ノード制御部１５に伝達する
。

以上の説明から明らかな如く、木大悔列によれば、ノー
ド制御部１５から送出される制御１！７　’：’Ｈの各
ビットは、各フレーム内の所定の８ビットの中の７ビツ
トにより重複して伝達され、受信ノードの信号処理部１
２′により多数決で論理値が決定される為、７ビノトの
内通半数が誤らぬ限り、圧密な論理値が伝達される。な
お制御情報の伝達所要時間は８倍に増加するが、伝送路
２の伝送品質が著しく低下した場合、にも再送を行うこ
と；Ｉｊｊ％　（確実に制御情報が伝達されることとな
る。

なお、第１図および第２図は厄り迄本発明の一実施例に
過ぎず、例えば並直列変換回路１０８の出力する１ビツ
トは７ビツトに重複して伝送されるものに限定されるこ
とは無く、３以上の任意の奇数ビットであれば本発明の
効果は変わらない。

また信号処理部１２′の構成は図示されるものに限定さ
れることは無く、他に幾多の変形が考慮されるが、何れ
の場合にも本発明の効果は変わらない。更に本発明の対
象となるループ形通信網の構成は図示されるものに限定
されぬことは言う迄も無い。

〔発明の効果〕

以上、本発明によれば、前記ループ形通信網において、
系の構成を制御する制御情報が確実に伝達されることと
なり、当該ループ形通信綱の信頼性が向上する。

【図面の簡単な説明】

第１図は本発明の一実施例によるノードの構成を示ず図
、第２図は本発明の一実施例によるフレーム形式を示す
図、第３図は本発明の対象となるループ形通信網の一例
を示す図、第４図は第３図におりる従来あるノードの一
例を示す図である。 図において、１はノード、２は伝送路、３は端末装置、
１１はレシーバ、１２および１２’は信号処理部、１３
は端末インタフェース部、１４はトランシーバ、１５は
ノード制御部、１０１および１１１は直並列変換回路、
１０２は同期回路、１０３．１０５．１０７および１０
９はレジスタ、１０４はセレクタ、１０６および１０８
は・］（Ｌ直列変換回路、１１０は多数決回路、Ｆはフ
ラグ、ｂＯ乃至ｂ７はビット、を示す。 洋　１　口 芥　２　口

Claims (1)

【特許請求の範囲】
1. 端末装置間の通信を制御する複数のノードを伝送路によ
   りループ状に接続し、該伝送路上を周回するフレーム内
   の所定の複数ビットを用いて系の構成を制御する制御情
   報を前記ノード間で伝送する通信網において、前記制御
   情報の送信ノードは該情報を構成する各ビットを予め定
   められた３以上の奇数ビットにより重複して送信し、前
   記制御情報の受信ノードは受信フレームから前記所定ビ
   ットを抽出し、前記奇数ビット毎に多数決により決定し
   た論理値を前記制御情報を構成する１ビットの論理値と
   することを特徴とする制御情報通信方式。