JPS6154529A - Vertical-to-horizontal converting circuit - Google Patents

Vertical-to-horizontal converting circuit

Info

Publication number
JPS6154529A
JPS6154529A JP59177124A JP17712484A JPS6154529A JP S6154529 A JPS6154529 A JP S6154529A JP 59177124 A JP59177124 A JP 59177124A JP 17712484 A JP17712484 A JP 17712484A JP S6154529 A JPS6154529 A JP S6154529A
Authority
JP
Japan
Prior art keywords
memory
image information
vertical
data
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59177124A
Other languages
Japanese (ja)
Inventor
Seiichi Senoo
静一 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP59177124A priority Critical patent/JPS6154529A/en
Publication of JPS6154529A publication Critical patent/JPS6154529A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dot-Matrix Printers And Others (AREA)
  • Record Information Processing For Printing (AREA)
  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To reduce the load on a computer and also to speed up the processing time by using an image information memory and its peripheral circuit to convert and process the transfer method of image information. CONSTITUTION:The data on the image information stored in memory cells 41- 44 of a memory 4 are read out with the address designations (as) and (a) shown in a table 1. Then the image information shown in a table 2 is sent from the memory 4 in case the vertical read mode SEL is equal to ''0''. While the image information shown in a table 3 is sent from the memory 4 in case the horizontal read mode SEL is equal to ''1''. These output information are delivered after the bits of each input data, i.e., delivered rows d0-d3 are rearranged to D0-D3 respectively by a data selecting circuit 5. Thus the data consisting of correct bits can be delivered.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、イメージ情報を扱う電子(幾器において、各
種イメージ出力手段を持った機器のデータ転送回路に用
いられる縦横変換回路に関するものである。
[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to an aspect conversion circuit used in a data transfer circuit of an electronic device that handles image information and has various image output means. .

く従来の技術〉 従来、電子計算機等から出力されるイメージ情報、例え
ば英字、数字、仮名、漢字等の各種文字は、陰極線管(
ブラウン管+ Catbode Ray工晶e;以下、
CRTと略す)やプラズマディスプレイパネル(Pla
sma Display Panel:以下、PDPと
略す)その他のディスプレイへ送出する場合と、プリン
タへ送出する場合とでは、転送の方法か異なる。つまり
、メモリに記憶されているイメージ情報を上記ディスプ
レイへ転送する場合、CRTディスプレイでは水平に走
査し乍ら上から下へと文字を表示していくので、第4図
に示す例では、Y1行のX1列からXn列にかけてイメ
ージ情報を読み出し、次に同様に72行のX1列からX
n列というようにイメージ情報を読み出し伝送線路にイ
メージ情報をシリアル転送する。一方、イメージ情報を
プリンタへ送出する場合、シリアルプリンタでは、文字
に対して垂直に走査し乍ら左から右へと1字ずつ印字し
ていくので、第4図に示す例では、X1列のY1行から
Yn行にかけてイメージ情報を読み出し、次にX2列の
Y1行からYn行というようにイメージ情報を読み出し
、伝送路にイメージ情報をパラレル転送する。
Conventional technology> Conventionally, image information output from electronic computers, etc., such as various characters such as alphabets, numbers, kana, and kanji, is transmitted using cathode ray tubes (
Braun tube + Catbode Ray; hereafter,
(abbreviated as CRT) and plasma display panel (Plaza)
The transfer method differs depending on whether the data is sent to another display (SMA Display Panel: hereinafter abbreviated as PDP) or to a printer. In other words, when transferring the image information stored in the memory to the above display, the CRT display scans horizontally and displays characters from top to bottom, so in the example shown in Figure 4, the Y1 line The image information is read from the X1 column to the Xn column, and then the image information is read from the X1 column to the
Image information is read out in columns n and so on, and the image information is serially transferred to the transmission line. On the other hand, when sending image information to a printer, a serial printer scans the characters perpendicularly and prints them one character at a time from left to right, so in the example shown in Figure 4, the The image information is read from the Y1 row to the Yn row, and then the image information is read from the Y1 row to the Yn row in the X2 column, and the image information is transferred in parallel to the transmission path.

これを4×4ビツトのイメージ情報を例として示せば、
メモリに記憶されているイメージ情報のデータが、第5
図に示すように、配置されているものとして、行をd。
To illustrate this using 4x4 bit image information as an example,
The data of the image information stored in the memory is
As shown in the figure, the rows are d.

1(II Id21OLで表わし、列をS。。1 (II Id21OL, column S.

S+ 1s21s3で表わすと、該メモリの内容を縦方
向に読み出した場合には、表−5で示すようなデータが
読み出され、時間し。では、A、B、C,D、時間t1
ではE、F、G、Hというように順次読み出される。又
、横方向に読み出した場合には、表−6で示すようなデ
ータか読み出される。そして、縦方向或は横方向に読み
出されたイメージ情報のデータがディスプレイやプリン
タ等の出力機器に転送されるのである。
Expressed as S+ 1s21s3, when the contents of the memory are read out in the vertical direction, data as shown in Table 5 is read out and the time elapses. Then, A, B, C, D, time t1
Then, E, F, G, and H are read out sequentially. Furthermore, when reading out in the horizontal direction, data as shown in Table 6 is read out. The image information data read out in the vertical or horizontal direction is then transferred to an output device such as a display or printer.

この様に、各種出力機器の特性に応じて、イメージ情報
の転送方法も種々変えなければならず、従来は、通常こ
の変換の処理を計算機等のプログラム上の処理により行
なっていた。又、ハード的な手段としては、特公昭58
−53338号公報に示さされている。
As described above, the image information transfer method must be changed in accordance with the characteristics of various output devices, and conventionally, this conversion process has normally been performed by processing on a program such as a computer. In addition, as a hardware measure,
It is shown in the publication No.-53338.

〈発明が解決しようとする問題点〉 しかし、ソフト的に解決すると、多くの処理時間を必要
とし、効率が悪く、ハード的な解決が望まれている。
<Problems to be Solved by the Invention> However, a software solution requires a lot of processing time and is inefficient, so a hardware solution is desired.

又、最近のプリンタは、イメージ情報の縦プリント、横
プリント等のプリント仕様の内容が高度になってきてい
るので、プリンタ制御コントローラの処理量は、増加の
方向にあり、専用コントローラが要求されつつあるが、
専用コントローラは用途が限定される為高価であり、シ
ステム全体のコストアップに繋がる。
In addition, the print specifications of recent printers are becoming more advanced, such as vertical printing and horizontal printing of image information, so the processing amount of printer controllers is increasing, and a dedicated controller is being required. Yes, but
Dedicated controllers are expensive because their uses are limited, leading to an increase in the cost of the entire system.

本発明は、上記の問題点に普み、イメージ情報の転送方
法の変換処理をイメージ情報メモリとその周辺回路にて
行ない、計算機に対する負担を少なくするとともに、処
理時間の高速化を図り、専用コントローラを用いずに転
送方法の変換処理を行なうことができる縦横変換回路を
提供することを目的とする。
The present invention addresses the above-mentioned problems, performs the conversion process of the image information transfer method in the image information memory and its peripheral circuits, reduces the burden on the computer, speeds up the processing time, and uses a dedicated controller. An object of the present invention is to provide an aspect conversion circuit that can perform transfer method conversion processing without using a transfer method.

〈問題点を解決する為の手段〉 本発明の縦横変換回路は、上記の目的を達成する為に、
m横変換したい情報を記憶させておくメモリと、該メモ
リの各メモリセルを夫々指定するアドレス指定回路と、
該メモリから送出されるイメージ情報のデータを選択す
るデータ選択回路とから成り、メモリの記憶内容の配列
を縦横変換し易い配置とするとともに、各変換指定に応
じたアドレス指定とデータ選択とを行ない出力させるよ
うにしたことを特徴とする。
<Means for solving the problems> In order to achieve the above object, the vertical/horizontal conversion circuit of the present invention has the following features:
a memory for storing information to be converted laterally; and an addressing circuit for specifying each memory cell of the memory;
It consists of a data selection circuit that selects data of image information sent from the memory, and arranges the storage contents of the memory in an arrangement that facilitates vertical and horizontal conversion, and performs address designation and data selection according to each conversion specification. The feature is that it is made to output.

〈作用〉 上記の構成により、アドレス指定回路によりメモリの記
憶内容即ちイメージ情報のデータを縦方向に読み出すが
或は横方向に読み出すかに応じてアドレス指定信号を作
成し、メモリを順次選択して、メモリに記憶されたイメ
ージ情報のデータをアドレス指定信号に従いデータ選択
回路に送出する。該データ選択回路では、メモリの内容
を読み出す際に付加されたメモリセルの各ビットの重み
を、所定の重みに修正する処理を行ない、各種出力(幾
器に対応したイメージ情報のデータを送出する。
<Function> With the above configuration, the addressing circuit creates an addressing signal depending on whether the stored content of the memory, that is, image information data, is to be read out vertically or horizontally, and the memory is sequentially selected. , sends the data of the image information stored in the memory to the data selection circuit according to the addressing signal. The data selection circuit performs processing to correct the weight of each bit of the memory cell added when reading the memory contents to a predetermined weight, and sends out various outputs (image information data corresponding to various devices). .

〈実施例〉 以下、図示する実施例により、本発明を具体的に説明す
る。
<Examples> Hereinafter, the present invention will be specifically explained with reference to illustrated examples.

第1図は、本発明の縦横変換回路の一実施例を示す回路
図であり、第2図は、第1図の回路を(幾能的に表わし
たブロック図である。
FIG. 1 is a circuit diagram showing an embodiment of the vertical/horizontal conversion circuit of the present invention, and FIG. 2 is a block diagram (geometrically representing the circuit of FIG. 1).

該縦横変換回路は、アドレス変換回路2とゲート回路3
とから成り、縦方向或は横方向の読み出しに応じたアド
レス指定信号を作成するアドレス指定回路1と、メモリ
の記憶内容の配列を縦横変換し易い配置としてイメージ
情報を記憶しておくメモリ4と、メモリ4から読み出さ
れたイメージ情報のデータの重みを適当な重みに修正処
理するデータ選択回路5とから構成される。
The vertical/horizontal conversion circuit includes an address conversion circuit 2 and a gate circuit 3.
an address designation circuit 1 that creates an address designation signal in response to reading in the vertical or horizontal direction; and a memory 4 that stores image information in an arrangement that facilitates vertical and horizontal conversion of the arrangement of stored contents of the memory. , and a data selection circuit 5 that corrects the weight of the image information data read from the memory 4 to an appropriate weight.

第1図に示す実施例は、4×4ビツトのイメージ情報を
処理する場合を示してあり、アドレス変換回路2は、5
個の変換回路21,22.23,24.25から成り、
モード指定信号SELとアドレス入力信号A、、A、と
を入力することにより、その信号SEL、A、、A、に
より、表−1に示すような出力が得られるようになって
いる。ここで、モード指定信号SELの内容は、縦方向
読出しモードの場合、5EL=「0」、横方向読出しモ
ードの場合、SEL=mとなっている。そして、該アド
レス変換回路2で作成されたアドレス指定信号as、a
は、OR論理回路31.32,33,34,35,36
,37.38から成るデート回路3でOR論理処理され
、メモリセル41゜42.43.44から成るメモリ4
へ送られる。
The embodiment shown in FIG. 1 shows the case of processing 4×4 bit image information, and the address conversion circuit 2 has 5
Consisting of conversion circuits 21, 22.23, 24.25,
By inputting the mode designation signal SEL and the address input signals A, , A, the outputs shown in Table 1 can be obtained from the signals SEL, A, , A. Here, the content of the mode designation signal SEL is 5EL=“0” in the vertical read mode, and SEL=m in the horizontal read mode. Address designation signals as, a generated by the address conversion circuit 2
are OR logic circuits 31, 32, 33, 34, 35, 36
, 37, 38, and a memory 4 consisting of memory cells 41, 42, 43, 44.
sent to.

該メモリ4のイメージ情報の記憶内容は、第3図に示す
ような配置となっており、縦横変換し易い配列となって
いる。よ?で、メモリ4の各メモリセル41,42,4
3.44に記憶されたイメージ情報のデータを表−1に
示すアドレス指定によって読み出した場合、縦方向読出
しモード5EL=rOJの場合には、表−2に示すよう
なイメージ情報がメモリ4から送出され、横方向読出し
モード5EL=「1」の場合には、表−3に示すような
イメージ情報がメモリ4から送出される。この時のイメ
ーの内容を縦方向或は横方向に読み出したちのとは異な
り、斜方向に読み出したこととなる為、データが送出さ
れてくるビットが夫々1ビツト宛ずれてくる。従って、
データ選択回路5によって表−4のように、各入力デー
タのビット即ち送出されてくる行d。1d11d21(
13をり。1DIlD2+DIのように夫々の行dを配
列し直して出力させることにより、表−5及び表−6に
示すような正しいビットからデータが送出され、第3図
に示すメモリの内容を縦方向或は横方向に読み出したこ
ととなる。尚、該データ選択回路5の処理は、換言すれ
ば、最下位桁から最上位桁へ付加された20.2’、2
”、23という重みを修正する処理である。
The stored contents of image information in the memory 4 are arranged as shown in FIG. 3, and are arranged in an arrangement that is easy to convert vertically and horizontally. Yo? And each memory cell 41, 42, 4 of memory 4
3. When the data of the image information stored in 44 is read out by the address specification shown in Table 1, when the vertical read mode 5EL=rOJ, the image information shown in Table 2 is sent out from the memory 4. When the horizontal read mode 5EL is "1", image information as shown in Table 3 is sent out from the memory 4. At this time, unlike reading out the contents of the image in the vertical or horizontal direction, the contents are read in the diagonal direction, so the bits of the data sent out are shifted by one bit. Therefore,
As shown in Table 4, each bit of input data, that is, row d, is sent out by the data selection circuit 5. 1d11d21(
13. By rearranging and outputting each row d as shown in 1DIlD2+DI, data is sent from the correct bits as shown in Tables 5 and 6, and the contents of the memory shown in Figure 3 can be read vertically or This means that it is read in the horizontal direction. Note that the processing of the data selection circuit 5 is, in other words, 20.2', 2 added from the least significant digit to the most significant digit.
”, 23 is a process for modifying the weights.

従って、上記のように、モード指定信号SEL及びアド
レス入力信号A。、A、1こよ))、縦横変換が任意に
且つ容易に行なえる。
Therefore, as described above, the mode designation signal SEL and the address input signal A. , A, 1)), vertical and horizontal conversion can be performed arbitrarily and easily.

又、上記実施例は、4×4ビツトの場合を示したが、ビ
ット数が増加しても同様の考え方で実施すれば良い。
Furthermore, although the above embodiment shows the case of 4×4 bits, the same concept can be used even if the number of bits increases.

更に、上記の実施例に示すような回路をLSI(Lar
ge 5cale↓ntegration ;大規模集
積回路)化することにより、簡単な回路変更だけで付加
することが可能となる。
Furthermore, the circuit shown in the above embodiment is implemented as an LSI (Large
ge 5cale↓integration; large-scale integrated circuit), it becomes possible to add it with only a simple circuit change.

〈発明の効果〉 以上のように、本発明の縦横変換回路は、イメージ情報
をメモリセルの配列をシフトさせて、縦横何れのモード
指定によっても送出可能とし、アドレス指定したメモリ
に記憶したデータを正しく読み出す為のアドレス指定回
路とデータ選択回路とを設けたことにより、ソフト処理
にかかる負担を低減し、簡単な構成から成る回路の刊加
だけで、ハード的に解決することができ、電子計算機等
の処理効率の向上を図るとともに、処理コストの低減及
び(幾能の向上を図ることが可能となる。
<Effects of the Invention> As described above, the vertical/horizontal conversion circuit of the present invention can shift the arrangement of memory cells to transmit image information by specifying either the vertical or horizontal mode, and can transfer the data stored in the addressed memory. By providing an address designation circuit and a data selection circuit for correct reading, the burden on software processing can be reduced, and the problem can be solved hardware-wise by simply adding a circuit with a simple configuration. It is possible to improve processing efficiency, reduce processing costs, and improve functionality.

更に、ソフト処理能力の低い小規模機器においては、ソ
フト処理では縦横変換を行なうことが困難であるが、本
発明の縦横変換回路を付加させることによりハード的に
縦横変換を行なうことができる為、小規模機器の機能を
向上させ、応用範囲を拡大させることができる。
Furthermore, in small-scale equipment with low software processing capacity, it is difficult to perform vertical/horizontal conversion using software processing, but by adding the vertical/horizontal conversion circuit of the present invention, vertical/horizontal conversion can be performed using hardware. It can improve the functionality of small-scale equipment and expand its range of applications.

更に、ソフト処理能力の低い小規模(幾器においては、
ソフト処理では縦横変換を行なうことが困難であるが、
本発明の縦横変換回路を付加させることによりハード的
に縦横変換を行なうことかできる為、小規模機器の機能
を向上させ、応用範囲を拡大させることができる。
In addition, small-scale equipment with low software processing capacity (in some cases,
Although it is difficult to perform vertical/horizontal conversion using software processing,
By adding the vertical/horizontal conversion circuit of the present invention, vertical/horizontal conversion can be performed using hardware, thereby improving the functionality of small-scale equipment and expanding the range of applications.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は、本発明の縦横変換回路の一実施例
を示し、 第1図は、4×4ビツトのイメージ゛情報を処理する実
施例の回路図、 第2図は、実施例を機能的に表わしたブロック図、 第3図乃至第5図は、メモリに記憶されたイメージ情報
のデータの状態を示す図であり、第3図は、本発明に1
史用されるメモリの4×4ビツトのイメージ情報のデー
タの配置を示す図、第4図は、従来のメモリのイメージ
情報のデータの配置を示す図、 第5図は、従来のメモリのl[×4ビットのイメージ情
報のデータの配置を示す図である。 1・・・アドレス指定回路 2・・・アドレス変換回路 3・・・ゲート回路 4・・・メモリ 5・・・データ選択回路 SEL・・・モード指定信号
1 and 2 show an embodiment of the vertical/horizontal conversion circuit of the present invention. FIG. 1 is a circuit diagram of an embodiment that processes 4×4 bit image information, and FIG. FIGS. 3 to 5 are block diagrams functionally representing an example. FIGS.
FIG. 4 is a diagram showing the data arrangement of 4×4 bit image information in a memory that is used historically. FIG. 4 is a diagram showing the data arrangement of image information in a conventional memory. FIG. It is a diagram showing the arrangement of data of [×4-bit image information. 1...Address designation circuit 2...Address conversion circuit 3...Gate circuit 4...Memory 5...Data selection circuit SEL...Mode designation signal

Claims (1)

【特許請求の範囲】[Claims] 電子計算機等において、縦横変換したい情報を記憶させ
ておくメモリと、該メモリの各メモリセルを夫々指定す
るアドレス指定回路と、該メモリから送出させるイメー
ジ情報のデータを選択するデータ選択回路とから成り、
メモリの記憶内容の配列を縦横変換し易い配置とすると
ともに、各変換指定に応じたアドレス指定とデータ選択
とを行ない、出力させるようにしたことを特徴とする縦
横変換回路。
In an electronic computer, etc., it consists of a memory that stores information to be vertically and horizontally converted, an addressing circuit that specifies each memory cell of the memory, and a data selection circuit that selects data of image information to be sent from the memory. ,
A vertical/horizontal conversion circuit characterized in that the arrangement of stored contents of a memory is arranged to facilitate vertical/horizontal conversion, and the address designation and data selection are performed and output according to each conversion designation.
JP59177124A 1984-08-24 1984-08-24 Vertical-to-horizontal converting circuit Pending JPS6154529A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59177124A JPS6154529A (en) 1984-08-24 1984-08-24 Vertical-to-horizontal converting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59177124A JPS6154529A (en) 1984-08-24 1984-08-24 Vertical-to-horizontal converting circuit

Publications (1)

Publication Number Publication Date
JPS6154529A true JPS6154529A (en) 1986-03-18

Family

ID=16025585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59177124A Pending JPS6154529A (en) 1984-08-24 1984-08-24 Vertical-to-horizontal converting circuit

Country Status (1)

Country Link
JP (1) JPS6154529A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237724A (en) * 1989-03-08 1990-09-20 Mitsubishi Electric Corp Cutting treatment for wire electrode in wire cut discharge processing
US5068904A (en) * 1986-04-23 1991-11-26 Casio Electronics Manufacturing Image memory circuit for use in a rotation of image data
US5113051A (en) * 1988-08-19 1992-05-12 Mitsubishi Denki K.K. Method of returning a wire electrode when broken in a wire cut electric discharging machine
JPH0781152A (en) * 1993-06-28 1995-03-28 Nec Corp Printer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068904A (en) * 1986-04-23 1991-11-26 Casio Electronics Manufacturing Image memory circuit for use in a rotation of image data
US5113051A (en) * 1988-08-19 1992-05-12 Mitsubishi Denki K.K. Method of returning a wire electrode when broken in a wire cut electric discharging machine
JPH02237724A (en) * 1989-03-08 1990-09-20 Mitsubishi Electric Corp Cutting treatment for wire electrode in wire cut discharge processing
JPH0781152A (en) * 1993-06-28 1995-03-28 Nec Corp Printer

Similar Documents

Publication Publication Date Title
CN100445961C (en) Graphic system
US5388207A (en) Architecutre for a window-based graphics system
EP0107010A2 (en) Video display system using serial/parallel acces memories
US4745407A (en) Memory organization apparatus and method
JPS6334471B2 (en)
US5508714A (en) Display control apparatus for converting CRT resolution into PDP resolution by hardware
EP0051655B1 (en) Apparatus for the display and storage of television picture information by using a memory accessible from a computer
US4563677A (en) Digital character display
CN1005434B (en) Block shifter for graphics processor
JPS6154529A (en) Vertical-to-horizontal converting circuit
JPH06167958A (en) Memory device
EP0077560B1 (en) Full page display apparatus for text processing system
US5309560A (en) Data selection device
JPH0720838A (en) Image reproducing device
JPH028335B2 (en)
JP3002951B2 (en) Image data storage controller
JP2767815B2 (en) Image data conversion circuit
JPS61282886A (en) Information processor
JPS62121065A (en) Character enlarging printer
JPS606876Y2 (en) Dot pattern display device
JPS63250689A (en) Raster scan display system
JPS6057373A (en) Memory signal pattern rotation system
JPS6347908Y2 (en)
JPS6125192B2 (en)
JPS62151987A (en) Multi port memory processing picture