JPS6152956B2 - - Google Patents
Info
- Publication number
- JPS6152956B2 JPS6152956B2 JP55085589A JP8558980A JPS6152956B2 JP S6152956 B2 JPS6152956 B2 JP S6152956B2 JP 55085589 A JP55085589 A JP 55085589A JP 8558980 A JP8558980 A JP 8558980A JP S6152956 B2 JPS6152956 B2 JP S6152956B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- coil
- transistor
- battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 7
- 230000009977 dual effect Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 238000010248 power generation Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G19/00—Electric power supply circuits specially adapted for use in electronic time-pieces
- G04G19/02—Conversion or regulation of current or voltage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
本発明は電池を電源とする電子時計に内蔵され
た高電圧発生回路の改良に関するものである。電
子時計に使用される電池は出力電圧が1.5ボルト
乃至3.0ボルトである場合が一般的であり、比較
的高い電圧を必要とする回路素子を使用する場合
内蔵電池の電圧を電圧変換回路によつて昇圧し、
前記回路素子を駆動する必要がある。例えば圧電
セラミツクを応用した発音装置の駆動電圧とか、
表示装置の照明手段として使用されるエレクトロ
ルミネツセンス装置の駆動電圧を得る場合に高電
圧発生回路な必須の要素である。従来これ等の使
用目的を満足する高圧電圧発生回路はそれぞれ提
案され、実用に供されているのであるが、それ等
の回路は1個の使用目的に対しそれぞれ1個必要
であつた。このため、二つ以上の異つた使用目的
に対してそれぞれ別の高圧電圧源が必要であつた
り、同一の使用目的であつても、複数の異つた高
圧電圧を必要とするような回路素子を動作させる
場合には、それぞれの電圧レベルに対応した複数
の高電圧発生回路を時計に内蔵する必要があつ
た。このことは部品数を増加させ、不経済である
ばかりでなく、電子腕時計のように小さなスペー
ス内に構成部品を収納することを求められる場
合、機能そのものの放棄をしなければならなかつ
た。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a high voltage generating circuit built into an electronic watch powered by a battery. Batteries used in electronic watches generally have an output voltage of 1.5 volts to 3.0 volts, and when using circuit elements that require a relatively high voltage, the voltage of the built-in battery is converted by a voltage conversion circuit. Boost the pressure,
It is necessary to drive the circuit elements. For example, the driving voltage of a sounding device that uses piezoelectric ceramics, etc.
A high voltage generating circuit is an essential element in obtaining a driving voltage for an electroluminescent device used as a lighting means for a display device. Hitherto, various high-voltage voltage generating circuits that satisfy these purposes have been proposed and put into practical use, but each of these circuits is required for each purpose. For this reason, separate high-voltage voltage sources are required for two or more different purposes, or circuit elements that require multiple different high-voltage voltages are used even for the same purpose. In order to operate the watch, it was necessary to incorporate multiple high voltage generation circuits corresponding to each voltage level into the watch. This not only increases the number of parts and is uneconomical, but also requires the abandonment of functions when components must be housed in a small space, such as in an electronic wristwatch.
本発明の目的は電子時計に内蔵された1.5ボル
ト乃至3.0ボルトの起電力を有する電池の出力電
圧から、互いに極性の逆な2個の高圧電圧を、よ
り簡単で部品数の少ない経済的な回路で作り出す
ことにある。以下に図面に従つて本発明の詳細な
説明をする。 The purpose of the present invention is to convert the output voltage of a battery with an electromotive force of 1.5 volts to 3.0 volts built into an electronic watch into two high voltages with opposite polarities using a simpler and more economical circuit with fewer parts. It lies in creating. The present invention will be described in detail below with reference to the drawings.
第1図は本発明の最も基本的な構成を示す回路
図である。T1はPNPトランジスタであり、第一
のスイツチング素子として動作し、T2はNPNト
ランジスタであり第二のスイツチング素子として
動作する。2個のトランジスタT1及びT2のコレ
クタの間に、磁芯を持つたコイルLが接続され、
該接続点には出力端子P3及びP4がそれぞれ設けら
れている。前記2個のトランジスタT1及びT2の
ベースにはそれぞれ抵抗R1及びR2の一端が接続
されており、該抵抗R1及びR2の他端はそれぞれ
入力端子P1及びP2となつている。第1のトランジ
スタT1のエミツタは電源線VHHに接続されてお
り、第2のトランジスタT2のエミツタは電位基
準である電源線GNDに接続されている。電源線
VHHは図示されていないが時計の内蔵電池の+側
に接続され、該電池の出力電圧V(ボルト)が印
加されている。又、電源線GNDは前記内蔵電池
の−側に接続され、その電位は0(ボルト)であ
るとする。このような回路構成において、入力端
子P1及びP2に適当な制御信号電圧を印加すること
により、出力端子P3又はP4に高圧電圧を発生する
ことができる。このことを第2図に示した電圧波
形によつて説明する。第2図の波形イ,ロ,ハ及
びニはそれぞれ第1図の回路図の入力端子P1及び
P2と出力端子P3及びP4の入出力電圧波形である。
第2図において、時間帯Aでは入力端子P1及びP2
の電位は電源線VHHと等しくV(ボルト)であ
り、この時トランジスタT1は遮断状態であり、
トランジスタT2も又遮断状態である。コイルL
の両端は共に電源線VHH及びGNDから切り離さ
れ、出力端子P3及びP4の電位は0(ボルト)から
V(ボルト)の間で不定である。時間帯Bにおい
て入力端子P2の電位はV(ボルト)であり、トラ
ンジスタT2は導通状態である。このため出力端
子P4の電位は概略0(ボルト)である。同時間帯
Bにおいて入力端子P1の電位は0(ボルト)とV
(ボルト)の間で急速に変化を繰り返し、トラン
ジスタT1は導通状態と遮断状態との間で急速な
移行を繰り返す。このとき、コイルLには電流が
供給されたり遮断されたりするのであるが、電流
が遮断された時に出力端子P3には第2図波形ハに
示すようなコイルLの逆起電力(−VouT)が誘
起される。この電圧は負の極性を有し、そのピー
ク時の大きさは百ボルト以上に達しうる。一方時
間帯Cにおいて入力端子P1の電位は0(ボルト)
であり、トランジスタT1は導通状態である。こ
のため出力端子P3の電位は概略V(ボルト)であ
る。同時間帯Bにおいて入力端子P2の電位はV
(ボルト)と0(ボルト)の間で急速に変化を繰
り返し、トランジスタT2は導通状態と遮断状態
との間で急速な移行を繰り返す。このときもコイ
ルLには電流が供給されたり遮断されたりするの
であるが、電流が遮断された時に出力端子P4には
第2図ニに示すようなコイルLの逆起電力(+V
OUT)が誘起される。この電圧は正の極性を有し
その大きさもまた百ボルト以上に達する。以上に
説明した如く、電池電圧を2個のトランジスタを
介して1個のコイルに印加し、トランジスタの導
通又は遮断を適当に制御することによつてコイル
の両端にそれぞれ正又は負の高電圧を発生するこ
とができるのであるが、このトランジスタは電流
のスイツチング手段として使用されているもので
あり、他のスイツチング手段に置換しても良い。
そのようなスイツチング手段としてはリードリレ
ーやSCR等が適当である。また第1図の回路に
おいてトランジスタT1はPNPトランジスタ、ト
ランジスタT2をNPNトランジスタとし、両者と
もコレクタフオロアー接続としたが、トランジス
タT1をNPNトランジスタとし、該トランジスタ
をエミツタフオロアー接続にしても良い。勿論同
様にトランジスタT2をPNPトランジスタとしエ
ミツタフオロアー接続にしても良く、トランジス
タT1をNPNトランジスタ、トランジスタT2を
PNPトランジスタとし、両トランジスタ共エミツ
タフオロアー接続しても良い。しかしどのような
スイツチング手段を使用した場合でも、一方のス
イツチング手段を導通させた状態で他方のスイツ
チング手段を導通状態から遮断状態に変化させる
ように制御する必要がある。ここでバイポーラト
ランジスタを使用する場合、トランジスタの耐圧
条件とコイルに印加し得る電圧値の大きさとを考
慮すると第1図の回路図のように2個のトランジ
スタをコレクターフオロアー接続で使用するのが
望ましい。 FIG. 1 is a circuit diagram showing the most basic configuration of the present invention. T1 is a PNP transistor and operates as a first switching element, and T2 is an NPN transistor and operates as a second switching element. A coil L having a magnetic core is connected between the collectors of the two transistors T1 and T2 ,
The connection points are provided with output terminals P 3 and P 4 , respectively. One ends of resistors R 1 and R 2 are connected to the bases of the two transistors T 1 and T 2 , respectively, and the other ends of the resistors R 1 and R 2 become input terminals P 1 and P 2, respectively. ing. The emitter of the first transistor T1 is connected to the power line VHH , and the emitter of the second transistor T2 is connected to the power line GND, which is a potential reference. Although not shown, the power supply line V HH is connected to the + side of the built-in battery of the watch, and the output voltage V (volts) of the battery is applied thereto. Further, it is assumed that the power supply line GND is connected to the negative side of the built-in battery, and its potential is 0 (volt). In such a circuit configuration, a high voltage can be generated at the output terminal P 3 or P 4 by applying an appropriate control signal voltage to the input terminals P 1 and P 2 . This will be explained using the voltage waveform shown in FIG. Waveforms A, B, C, and D in Figure 2 are input terminals P 1 and 2 of the circuit diagram in Figure 1, respectively.
This is the input/output voltage waveform of P 2 and output terminals P 3 and P 4 .
In Fig. 2, in time zone A, input terminals P 1 and P 2
The potential of is V (volt), which is equal to the power supply line V HH , and at this time, the transistor T 1 is in a cut-off state,
Transistor T2 is also in the cutoff state. Coil L
Both ends of the output terminals P 3 and P 4 are disconnected from the power supply lines V HH and GND, and the potentials of the output terminals P 3 and P 4 are undefined between 0 (volts) and V (volts). In time zone B, the potential of the input terminal P2 is V (volt), and the transistor T2 is in a conductive state. Therefore, the potential of the output terminal P4 is approximately 0 (volt). At the same time period B, the potential of input terminal P1 is 0 (volt) and V
(volts) and the transistor T 1 repeats rapid transitions between the conductive state and the cut-off state. At this time, current is supplied and cut off to the coil L, but when the current is cut off, the back electromotive force of the coil L ( -VouT ) is induced. This voltage has a negative polarity and its peak magnitude can reach over a hundred volts. On the other hand, in time period C, the potential of input terminal P1 is 0 (volt)
, and transistor T1 is in a conductive state. Therefore, the potential of the output terminal P3 is approximately V (volt). In the same time period B, the potential of input terminal P2 is V
(volts) and 0 (volts), the transistor T 2 repeats rapid transitions between the conductive state and the cut-off state. At this time as well, current is supplied and cut off to the coil L, but when the current is cut off , the back electromotive force of the coil L (+V
OUT ) is induced. This voltage has a positive polarity and its magnitude also reaches more than 100 volts. As explained above, the battery voltage is applied to one coil through two transistors, and by appropriately controlling conduction or cutoff of the transistor, a positive or negative high voltage is applied to both ends of the coil. However, this transistor is used as a current switching means and may be replaced with other switching means.
Reed relays, SCRs, etc. are suitable as such switching means. In addition, in the circuit shown in Fig. 1, the transistor T1 is a PNP transistor, and the transistor T2 is an NPN transistor, and both are connected as a collector follower. However, the transistor T1 is an NPN transistor, and the transistor is connected as an emitter follower. Also good. Of course, transistor T2 may be similarly connected as a PNP transistor and emitter follower connected, transistor T1 may be an NPN transistor, and transistor T2 may be connected as an emitter follower.
A PNP transistor may be used, and both transistors may be connected as emitter followers. However, no matter what kind of switching means is used, it is necessary to control so that one switching means is turned on while the other switching means is changed from a conductive state to a cutoff state. When using bipolar transistors here, considering the transistor's withstand voltage conditions and the magnitude of the voltage that can be applied to the coil, it is recommended to use two transistors in a collector-follower connection as shown in the circuit diagram in Figure 1. desirable.
以上に第1図及び第2図に従つて本発明の基本
的な動作説明を行つたが次により具体的な応用例
について本発明の更に詳しい説明を行う。 The basic operation of the present invention has been explained above with reference to FIGS. 1 and 2, and next, a more detailed explanation of the present invention will be given regarding a more specific application example.
第3図は電子時計に内蔵された演算増巾器に対
し、電力を供給するために設けられた、直流二電
源発生回路の回路図であり、本発明の具体的な実
施例である。演算増巾器を具合よく動作させる場
合、装置の基準電位に対し正負の2電源を必要と
し、かつ取扱い信号の電圧振巾を十分大きくする
ためには、該電源の電圧を大きくする必要があ
る。このような電源に対する要求を実現する上で
本発明は極めて有用性が大である。第3図におい
て、1は制御信号発生回路であり、2は本発明の
高電圧発生回路による演算増巾器用の正及び負の
直流二電源発生回路である。第一のスイツチング
素子として設けられたPNPトランジスタT1のエ
ミツタは電源線VHHに接続され、図示されていな
いが時計内蔵電池の+側に接続しており、該電池
の出力電圧V(ボルト)が印加されている。第二
のスイツチグ素子として設けられたNPNトラン
ジスタT2のエミツタは電源線GNDを介し、前記
電池の一側に接続され、その電位は0(ボルト)
である。2個のトランジスタT1及びT2のコレク
ター間には磁芯付コイルLと抵抗R3の直列回路
及び抵抗R4が接続されている。又、トランジス
タT1のコレクターには整電流D1のカソードが接
続され、トランジスタT2のコレクターには整流
器D2のアノードが接続されている。整流器D1の
アノードと電源線GNDの間にはコンデンサC1が
接続されており、整流器D2のカソードと電源線
GNDの間にはコンデンサC2が接続されている。
整流器D1のアノードとコンデンサーC1の接続点
は−電圧の出力端子(V--)であり、整流器D2の
カソードとコンデンサーC2の接続点は+電圧の
出力端子(V++)である。一方2個のトランジス
タT1及びT2のベースに対してはそれぞれ抵抗R1
及びR2を介し、NORゲート(NOR)及びORゲー
ト(OR)の出力が印加されている。NORゲート
(NOR)の一方の入力はフリツプフロツプ回路
FFの出力端子Qに接続され、他方の入力は信号
端子Pに接続されている。ORゲート(OR)の一
方の入力はフリツプフロツプ回路FFの出力端子
に接続され、他方の入力は信号入力端子Pに接
続されている。フリツプフロツプ回路FFの入力
端子Clは信号入力端子Pに接続されている。フ
リツプフロツプ回路FFは入力端子Clに印加され
た信号を2分の1分周し、端子Q及びに出力す
る。なお端子Q及びの信号は論理的に相補関係
である。フリツプフロツプ回路FF、ゲートNOR
及びOR、抵抗R1及びR2からなる制御信号発生回
路1は時計機能を保有する時計用集積回路の一部
に組込まれており、該集積回路は前記の時計内蔵
電池によつて電力供給されているものとする。従
つて、その信号レベルは0(ボルト)又はV(ボ
ルト)であると共に、2個のトランジスタT1及
びT2を直接駆動できる。このような構成におい
て、入力端子Pに矩形波信号が印加されると出力
端子(V--)及び(V++)にそれぞれ正及び負の電
圧が出力されるのであるが、このことを第4図の
波形に従つて説明する。第4図において、イは入
力端子Pの入力信号波形を示し、ロはNORゲー
ト(NOR)の出力波形、ハはORゲート(OR)
の出力波形を示している。すなわわち第3図の制
御信号発生回路1においては、入力端子Pに印加
された信号波形に同期して、2個のトランジスタ
T1及びT2を交互に遮断状態にする信号を形成す
る。第4図の時間帯t1において2個のトランジス
タT1及びT2は導通状態であり、コイルLと抵抗
R3の直列回路には電池電圧V(ボルト)に概略
等しい電圧が印加されている。この時コイルLの
電流i(アンペア)は、t(秒)を時間帯、t1の
経過時間、γ3(オーム)を抵抗R3の抵抗値、
γ(オーム)をコイルLの内部抵抗、L(ヘンリ
ー)をコイルLのインダクタンスとして次式で与
えられる。ここで2個のトランジスタT1及びT2
の直流増巾率は十分大であるとし、コレクターエ
ミツター間飽和電圧は十分小であるとする。 FIG. 3 is a circuit diagram of a DC dual power supply generating circuit provided for supplying power to an operational amplifier built into an electronic timepiece, and is a specific embodiment of the present invention. In order to properly operate an operational amplifier, two power supplies, positive and negative, are required relative to the reference potential of the device, and in order to sufficiently increase the voltage amplitude of the signal to be handled, it is necessary to increase the voltage of the power supply. . The present invention is extremely useful in meeting such requirements for power supplies. In FIG. 3, numeral 1 is a control signal generating circuit, and numeral 2 is a positive and negative direct current dual power source generating circuit for an operational amplifier using the high voltage generating circuit of the present invention. The emitter of the PNP transistor T1 provided as the first switching element is connected to the power supply line VHH , and although not shown, is connected to the + side of the built-in watch battery, and the output voltage V (volts) of the battery. is applied. The emitter of the NPN transistor T2 provided as a second switching element is connected to one side of the battery via the power supply line GND, and its potential is 0 (volts).
It is. A series circuit of a coil L with a magnetic core and a resistor R 3 and a resistor R 4 are connected between the collectors of the two transistors T 1 and T 2 . Further, the cathode of a rectifying current D1 is connected to the collector of the transistor T1 , and the anode of a rectifier D2 is connected to the collector of the transistor T2. A capacitor C 1 is connected between the anode of the rectifier D 1 and the power line GND, and a capacitor C 1 is connected between the anode of the rectifier D 1 and the power line GND.
A capacitor C2 is connected between GND.
The connection point between the anode of rectifier D 1 and capacitor C 1 is the negative voltage output terminal (V -- ), and the connection point between the cathode of rectifier D 2 and capacitor C 2 is the positive voltage output terminal (V ++ ). be. On the other hand, for the bases of the two transistors T 1 and T 2 there is a resistor R 1 respectively.
The outputs of a NOR gate (NOR) and an OR gate (OR) are applied through R2 and R2 . One input of the NOR gate (NOR) is a flip-flop circuit
It is connected to the output terminal Q of the FF, and the other input is connected to the signal terminal P. One input of the OR gate (OR) is connected to the output terminal of the flip-flop circuit FF, and the other input is connected to the signal input terminal P. The input terminal Cl of the flip-flop circuit FF is connected to the signal input terminal P. The flip-flop circuit FF divides the frequency of the signal applied to the input terminal Cl into 1/2 and outputs it to the terminals Q and 1/2. Note that the signals at terminal Q and terminal Q have a logically complementary relationship. Flip-flop circuit FF, gate NOR
A control signal generating circuit 1 consisting of a clock and an OR, and resistors R 1 and R 2 is incorporated in a part of a clock integrated circuit having a clock function, and the integrated circuit is powered by the clock built-in battery. It is assumed that Therefore, its signal level is 0 (volt) or V (volt) and can directly drive the two transistors T 1 and T 2 . In this configuration, when a rectangular wave signal is applied to the input terminal P, positive and negative voltages are output to the output terminals (V -- ) and (V ++ ), respectively. This will be explained according to the waveforms in Figure 4. In Figure 4, A shows the input signal waveform of input terminal P, B shows the output waveform of the NOR gate (NOR), and C shows the OR gate (OR).
The output waveform of is shown. That is, in the control signal generation circuit 1 shown in FIG. 3, two transistors are activated in synchronization with the signal waveform applied to the input terminal P.
A signal is generated that alternately turns off T 1 and T 2 . In time period t 1 in FIG. 4, the two transistors T 1 and T 2 are in a conductive state, and the coil L and the resistor
A voltage approximately equal to the battery voltage V (volts) is applied to the series circuit of R3 . At this time, the current i (ampere) of the coil L is expressed as follows: t (seconds) is the time period, t1 is the elapsed time, γ3 (ohm) is the resistance value of the resistor R3 ,
It is given by the following equation, where γ (ohm) is the internal resistance of the coil L, and L (Henry) is the inductance of the coil L. where two transistors T 1 and T 2
It is assumed that the DC amplification factor of is sufficiently large and the collector-emitter saturation voltage is sufficiently small.
時間tが十分大である時又はコイルLの磁芯の
磁束が飽和した時電流i(アンペア)は次式で与
えられる。 When the time t is sufficiently large or when the magnetic flux of the magnetic core of the coil L is saturated, the current i (ampere) is given by the following equation.
i=V/γ3+γ ……(2)
コイルLには概略コイル電流に比例したエネル
ギーが蓄積されるのであるが、磁芯の磁束が飽和
した場合、コイルに蓄積されるエネルギーは電流
を増しても大きくならない。すなわち磁芯飽和電
流isat以上は無駄となるから、抵抗R3を適当に
選んで(2)式の両辺が磁芯飽和電流isatに等しくな
るようにしなければならない。 i = V / γ 3 + γ ...(2) Coil L stores energy roughly proportional to the coil current, but when the magnetic flux of the magnetic core is saturated, the energy stored in the coil increases the current. It doesn't get bigger. In other words, since anything greater than the core saturation current i sat is wasted, the resistor R 3 must be appropriately selected so that both sides of equation (2) are equal to the core saturation current i sat .
次に時間帯t2においてトランジスタT2が遮断状
態になり、コイルLに逆起電力が発生する。この
逆起電力はコイルL、抵抗R3及び抵抗R4の閉回
路に電流を生ずるのであるが、トランジスタT2
の遮断直後の電流は、上式(1)又は(2)で与えられる
ものに等しいので、コイルLと抵抗R3の直列回
路の両端子P3及びP4の間に次のような尖頭値電圧
VOUTが得られる。ここでγ4(オーム)は抵抗
R4の抵抗値である。 Next, in time period t 2 , transistor T 2 enters a cut-off state, and a back electromotive force is generated in coil L. This back electromotive force generates a current in the closed circuit of coil L, resistor R 3 and resistor R 4 , but transistor T 2
Since the current immediately after the interruption of is equal to that given by equation (1) or (2) above, the following peak is created between the terminals P 3 and P 4 of the series circuit of coil L and resistor R 3 . The value voltage V OUT is obtained. Here γ 4 (ohm) is the resistance
This is the resistance value of R4 .
又は
Vput=γ4/γ3+γV ……(4)
この時端子P3の電位は電源線VHHに等しくV
(ボルト)であるから、端子P4の電位は+Vput+
V(ボルト)となる。該端子P4の電位は尖頭値の
後、L/γ3+γ4+γ(秒)時定数で指数関数減衰
し、電源線VHHの電位V(ボルト)に漸近する。
この電圧波形は第4図ホに示されている。 Or V put = γ 4 / γ 3 + γV ...(4) At this time, the potential of terminal P 3 is equal to the power line V HH and V
(volt), the potential of terminal P 4 is +V put +
It becomes V (volt). After reaching the peak value, the potential at the terminal P 4 decays exponentially with a time constant of L/γ 3 +γ 4 +γ (seconds), and asymptotically approaches the potential V (volts) of the power supply line V HH .
This voltage waveform is shown in FIG. 4E.
時間帯t3においては再び2個のトランジスタT1
及びT2は導通状態になり、コイルLには電流が
流れ、磁芯に磁気エネルギーを蓄積するが、この
経過は時間帯t1と全く同じである。 In time period t 3 , the two transistors T 1
and T 2 become conductive, current flows through the coil L, and magnetic energy is accumulated in the magnetic core, but this process is exactly the same as in time period t 1 .
時間帯t4において、トランジスタT1が遮断状態
になり、コイルLに逆起電力が発生する。この逆
起電力の大きさは時間帯t2で発生したものに等し
い。端子P4の電位は電源線GNDに等しく、0
(ボルト)であるから、端子P3の電位は−Vput
(ボルト)の尖頭値からL/γ3+γ4+γ(秒)の時
定数で指数関数減衰し、電源線GNDの電位0
(ボルト)に漸近する。この電圧波形は第4図に
示されている。 In time period t4 , the transistor T1 is cut off, and a back electromotive force is generated in the coil L. The magnitude of this back electromotive force is equal to that generated during time period t2 . The potential of terminal P4 is equal to the power supply line GND and is 0
(volt), the potential of terminal P 3 is -V put
It decays exponentially from the peak value of (volts) with a time constant of L/γ 3 + γ 4 + γ (seconds), and the potential of the power supply line GND becomes 0.
(volt). This voltage waveform is shown in FIG.
このように端子P3及びP4には交互に尖頭値電圧
が発生するのであるが、それぞれの尖頭値電圧を
整流器D1及びD2によつて整流し、コンデンサC1
及びC2によつて波すると、出力端子(V--)及
び(V++)にはそれぞれ負及び正の電圧が得られ
る。出力端子(V--)の直流電圧は概略−Vput
(ボルト)であり、出力端子(V++)の直流電圧は
V+Vput(ボルト)であるが、以上に述べた通
りその電圧の大きさは、抵抗R3と抵抗R4の抵抗
値率を選ぶことにより、式(3)又は式(4)から決定で
きる。 In this way, peak voltages are generated alternately at terminals P 3 and P 4 , but the respective peak voltages are rectified by rectifiers D 1 and D 2 , and capacitor C 1
and C 2 , negative and positive voltages are obtained at the output terminals (V -- ) and (V ++ ), respectively. The DC voltage at the output terminal (V -- ) is approximately −V put
(volts), and the DC voltage at the output terminal (V ++ ) is V + V put (volts), but as stated above, the magnitude of that voltage is determined by the resistance value ratio of resistor R 3 and resistor R 4 . Depending on the selection, it can be determined from equation (3) or equation (4).
第5図は第3図及び第4図に示した直流二電源
発生回路を含む心拍数測定装置付電子時計の構成
を示すブロツク図であり、本発明の応用例の一つ
である。図面において、1は第3図の回路に示し
た制御信号発生回路であり、2は同じく第3図に
示した直流二電源発生回路2である。該直流二電
源発生回路1は演算増巾器を内蔵する増巾器13
に対し電力を供給し、該増巾器13は脈拍を検出
するセンサー12の出力信号を増巾して脈拍数計
数回路7に脈拍信号を伝送する。前記脈拍を検出
するセンサーはストレンゲージや圧電素子のよう
なもので実現される。脈拍数計数回路7は発振分
周回路3から時間基準信号3bを受け、前記脈拍
信号の周期を計測し、データ処理した上で、表示
駆動回路5を介して表示装置14に1分間の心拍
数として表示する。一方発振分周回路3は水晶振
動子10によつて与えられる基準周波数の発振を
行い、基準周波数信号を発生すると共に該基準周
波数信号を分周して必要なタイミング信号を発生
する。該タイミング信号の一つは前記制御信号発
生回路1の入力信号3aであり、他の一つは脈拍
数計数回路7の時間基準信号3bである。又、発
振分周回路3は計時回路4に対しても時間基準信
号3cを与える。計時回路4は時計機能の中心を
なすもので、前記時間基準信号3cを受け、時間
の積算を行いその結果を時刻情報として保持する
と共に、表示駆動回路5を介して表示装置14に
時刻表示を行う。。制御回路6はスイツチ群9か
らの入力を受け、時計システム全体の制御を行
う。すなわちスイツチ群9の特定操作により、信
号6aを出力して発振分周回路3の出力信号3a
を制御し、制御信号発生回路1及び直流二電源発
生回路2の動作の発進・停止を行う。またスイツ
チ群9の別の特定操作により脈拍数計数回路7の
動作制御信号6bを出したり、計時回路4が保持
する時刻情報を修正する信号6cを出したり、表
示駆動回路5で表示する情報を選択し切り換える
信号6dを出したりする。制御回路6、発振分周
回路3、計時回路4、表示駆動回路5、脈拍数計
数回路7及び制御信号発生回路1は1個のC―
MOS集積回路11上に形成されている。電池8
の電力はC―MOS集積回路11と直流二電源発
生回路2に供給され、該直流二電源発生回路の出
力電力が増巾器13に供給されている。このよう
な構成において、スイツチ群9を一定の方法で操
作すると、制御信号発生回路1と直流二電源発生
回路2とが動作を始め、増巾器13に電力供給が
始つて脈拍の検出が可能となり、心拍数の測定が
行われる。 FIG. 5 is a block diagram showing the configuration of an electronic timepiece with a heart rate measuring device including the DC dual power source generating circuit shown in FIGS. 3 and 4, and is one of the applied examples of the present invention. In the drawings, numeral 1 is a control signal generation circuit shown in the circuit of FIG. 3, and numeral 2 is a dual DC power supply generation circuit 2 also shown in FIG. The DC dual power supply generating circuit 1 includes an amplifier 13 incorporating an operational amplifier.
The amplifier 13 amplifies the output signal of the sensor 12 that detects the pulse and transmits the pulse signal to the pulse rate counting circuit 7. The sensor for detecting the pulse is realized by a strain gauge or a piezoelectric element. The pulse rate counting circuit 7 receives the time reference signal 3b from the oscillation frequency dividing circuit 3, measures the period of the pulse signal, processes the data, and displays the heart rate per minute on the display device 14 via the display drive circuit 5. Display as . On the other hand, the oscillation frequency dividing circuit 3 oscillates at the reference frequency given by the crystal oscillator 10, generates a reference frequency signal, and divides the frequency of the reference frequency signal to generate a necessary timing signal. One of the timing signals is the input signal 3a of the control signal generation circuit 1, and the other is the time reference signal 3b of the pulse rate counting circuit 7. The oscillation frequency divider circuit 3 also provides a time reference signal 3c to the clock circuit 4. The clock circuit 4 is central to the clock function, and receives the time reference signal 3c, integrates the time, holds the result as time information, and displays the time on the display device 14 via the display drive circuit 5. conduct. . The control circuit 6 receives input from the switch group 9 and controls the entire timepiece system. That is, by a specific operation of the switch group 9, the signal 6a is output and the output signal 3a of the oscillation frequency dividing circuit 3 is
, and starts and stops the operation of the control signal generation circuit 1 and the DC dual power supply generation circuit 2. Further, by other specific operations of the switch group 9, the operation control signal 6b of the pulse rate counting circuit 7 is output, the signal 6c for correcting the time information held by the clock circuit 4 is output, and the information displayed by the display drive circuit 5 is output. It outputs a signal 6d for selection and switching. The control circuit 6, oscillation frequency dividing circuit 3, time measurement circuit 4, display drive circuit 5, pulse rate counting circuit 7, and control signal generation circuit 1 are composed of one C-
It is formed on a MOS integrated circuit 11. battery 8
The power is supplied to the C-MOS integrated circuit 11 and the dual DC power generation circuit 2, and the output power of the dual DC power generation circuit is supplied to the amplifier 13. In such a configuration, when the switch group 9 is operated in a certain manner, the control signal generation circuit 1 and the DC dual power supply generation circuit 2 start operating, and power supply starts to the amplifier 13, making it possible to detect the pulse. Then, the heart rate is measured.
以上に本発明の詳細な説明を心拍測定装置付電
子時計の例について説明したが、これは次のよう
な本発明の利点によつて実現可能となつたのであ
る。第一に1個のコイルで正及び負の二つの電源
を作り出すことができるため電源回路が極めて小
型になつた。第二に直流の電源発生回路の動作を
必要に応じて発停することが容易であるため、高
圧電源を必要とする素子及び電源発生回路そのも
ののアイドリング電流を概略零にすることがで
き、消費電力が節約できる。第三に直流電源発生
回路の出力電圧を前記の式(3)又は(4)で示されるよ
うに、抵抗値を選択するだけで任意の値に決定で
きる。第四に構成部品が少なく、信頼性の高い回
路素子のみで実現されているため、故障が少ない
上に経済的に有理である。第五に演算増巾器の動
作電圧を大きくできるので増巾器のS/N比の改
善ができる。 The detailed explanation of the present invention has been given above with reference to an example of an electronic watch with a heart rate measuring device, and this has been made possible by the following advantages of the present invention. First, the power supply circuit has become extremely compact because it is possible to generate two power sources, positive and negative, with one coil. Second, since it is easy to start and stop the operation of the DC power generation circuit as needed, the idling current of elements that require a high voltage power supply and the power generation circuit itself can be reduced to approximately zero, reducing consumption. You can save electricity. Thirdly, the output voltage of the DC power generation circuit can be determined to any value by simply selecting the resistance value, as shown by the above equation (3) or (4). Fourthly, since it has a small number of components and is implemented using only highly reliable circuit elements, it is economically rational with fewer failures. Fifth, since the operating voltage of the operational amplifier can be increased, the S/N ratio of the amplifier can be improved.
本発明により、正負二電源を必要とする演算増
巾器の使用が可能になつたことは、電子時計内で
のアナログ信号の取り扱いを非常に容易なものと
し、様々な応用分野が展開できる。前記の心拍数
測定装置付電子時計の外、血圧計を内蔵した腕時
計や、電子式気圧計、電子式温度計、テスター等
を内蔵した電子時計を実現する上で、微小アナロ
グ信号の増巾することの問題点を解決できたので
ある。 The present invention makes it possible to use an operational amplifier that requires two positive and negative power supplies, which greatly facilitates the handling of analog signals in electronic watches, which can be used in a variety of fields of application. In addition to the above-mentioned electronic watches with heart rate measuring devices, amplification of minute analog signals is necessary to realize wristwatches with built-in blood pressure monitors, electronic watches with built-in electronic barometers, electronic thermometers, testers, etc. I was able to solve that problem.
第1図及び第3図は本発明の高電圧発生回路の
回路図、第2図及び第4図イ乃至ホはそれぞれ第
1図及び第3図の回路の動作を示す電圧波形のタ
イムチヤート、第5図は第3図の回路を電子時計
に応用した一例を示すブロツク線図である。
T1……PNPトランジスタ、T2……NPNトラン
ジスタ、L……磁芯付コイル、R1,R2,R3,R4
……抵抗、C1,C2……コンデンサー、D1,D2…
…整流器、1……制御信号発生回路、2……直流
二電源発生回路、4……計時回路、8……電池、
14……表示装置。
1 and 3 are circuit diagrams of the high voltage generation circuit of the present invention, and FIGS. 2 and 4 A to 4 are time charts of voltage waveforms showing the operation of the circuits of FIGS. 1 and 3, respectively. FIG. 5 is a block diagram showing an example in which the circuit of FIG. 3 is applied to an electronic timepiece. T 1 ... PNP transistor, T 2 ... NPN transistor, L ... Coil with magnetic core, R 1 , R 2 , R 3 , R 4
...Resistor, C 1 , C 2 ... Capacitor, D 1 , D 2 ...
... Rectifier, 1 ... Control signal generation circuit, 2 ... DC dual power supply generation circuit, 4 ... Timing circuit, 8 ... Battery,
14...Display device.
Claims (1)
分周回路並びに計時回路と、該計時回路の出力に
より駆動される表示装置とを有する電子時計にお
いて、1個のコイルと、該コイルの両端にそれぞ
れ接続された2個のスイツチング素子を有し、該
2個のスイツチング素子を介して前記電池の電力
を前記コイルに供給する如く構成すると共に、第
一のスイツチング素子を直流的に導通させながら
第二のスイツチング素子を導通状態から開放状態
に移行させることにより正の高圧電圧を得、第二
のスイツチング素子を直流的に導通させながら第
一のスイツチング素子を導通状態に移行させるこ
とにより負の高圧電圧を得るように動作させ、該
正又は負の高圧電圧を前記発振分周回路並びに計
時回路及び表示装置又はその他の時計構成要素の
一部に印加してこれを動作させるようにした電子
時計用昇圧回路。1. In an electronic watch that includes at least a battery, an oscillation frequency dividing circuit and a timekeeping circuit using the battery as a power source, and a display device driven by the output of the timekeeping circuit, a coil is provided at each end of the coil. It has two switching elements connected to each other, and is configured so that power from the battery is supplied to the coil via the two switching elements, and the first switching element is made to conduct DC while the second switching element is connected. A positive high voltage is obtained by transitioning the switching element from the conductive state to the open state, and a negative high voltage is obtained by transitioning the first switching element to the conductive state while making the second switching element conductive. A voltage booster for an electronic timepiece, which is operated by applying the positive or negative high voltage to the oscillation frequency dividing circuit, a timekeeping circuit, a display device, or a part of other timepiece components to operate the same. circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8558980A JPS5712383A (en) | 1980-06-24 | 1980-06-24 | Boosting circuit for electronic timepiece |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8558980A JPS5712383A (en) | 1980-06-24 | 1980-06-24 | Boosting circuit for electronic timepiece |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5712383A JPS5712383A (en) | 1982-01-22 |
JPS6152956B2 true JPS6152956B2 (en) | 1986-11-15 |
Family
ID=13862994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8558980A Granted JPS5712383A (en) | 1980-06-24 | 1980-06-24 | Boosting circuit for electronic timepiece |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5712383A (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5944177U (en) * | 1982-09-13 | 1984-03-23 | カルソニックカンセイ株式会社 | Flat motor amateur |
JP2794064B2 (en) * | 1987-10-27 | 1998-09-03 | 利康 鈴木 | Switching circuit with self-holding function and self-turn-off function and self-oscillation type series inverter circuit |
EP0706101B1 (en) * | 1994-02-25 | 1999-06-02 | Citizen Watch Co. Ltd. | Portable device with sensor function |
-
1980
- 1980-06-24 JP JP8558980A patent/JPS5712383A/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5712383A (en) | 1982-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS58121521A (en) | Electronic timer unit | |
JPS6152956B2 (en) | ||
JPS5936229B2 (en) | reference voltage device | |
JP2810912B2 (en) | Drive circuit for capacitive load | |
JPS5943797Y2 (en) | load drive circuit | |
JPH0128558Y2 (en) | ||
JPS599459Y2 (en) | voltage to frequency converter | |
JPH06174504A (en) | Magnetic detection circuit | |
JPH0228478Y2 (en) | ||
JPS5928470Y2 (en) | Sounding body drive device | |
JPS5940714Y2 (en) | Telemeter transmitter with low power consumption | |
JPS5824029U (en) | electromagnetic flow meter | |
JPH07893Y2 (en) | Electromagnetic flow meter | |
JP2728239B2 (en) | Signal detection circuit | |
JPS6032626Y2 (en) | time display device | |
SU1363402A1 (en) | Device for controlling stabilized converter | |
JP2537642B2 (en) | Analog electronic clock | |
SU1356217A1 (en) | Method of generating pulses by magnetothyristor oscillator and magnetothyristor oscillator | |
JPS63174073U (en) | ||
JPS6239435Y2 (en) | ||
JP2530320Y2 (en) | Clock constant voltage circuit | |
JPS5841093U (en) | Inductive load drive circuit | |
JPH0888081A (en) | El light emitting circuit and its manufacture | |
JPS59132396U (en) | Pulse motor drive circuit | |
JPS6150217U (en) |