JPS6152760A - 入出力制御方式 - Google Patents

入出力制御方式

Info

Publication number
JPS6152760A
JPS6152760A JP17325584A JP17325584A JPS6152760A JP S6152760 A JPS6152760 A JP S6152760A JP 17325584 A JP17325584 A JP 17325584A JP 17325584 A JP17325584 A JP 17325584A JP S6152760 A JPS6152760 A JP S6152760A
Authority
JP
Japan
Prior art keywords
input
buffer
data
output
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17325584A
Other languages
English (en)
Inventor
Akira Yamamoto
彰 山本
Yoshio Nonomura
野々村 美穂
Toru Nishigaki
西垣 通
Takashi Doi
隆 土井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17325584A priority Critical patent/JPS6152760A/ja
Priority to US06/687,163 priority patent/US4754399A/en
Publication of JPS6152760A publication Critical patent/JPS6152760A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は入出力制御方式に関し、詳しくは入出力系のコ
スト低減化を図るため中間バッファを設けた場合の入出
力制御方式、特に磁気テープ装置の制御のために、アク
ティブな磁気テープMUに対して、m面のバッファを割
り当て、主記憶装置からの人力要求とは非同期に先読み
・まとめ朋・きを行う入出力制御方式に関するものであ
る。
〔発明の背景〕
磁気テープ装置を有する入出力系のコスト・パフォーマ
ンスの向上を目的として、バッファを設げた制御装置が
提案されている。
バッファを設けた磁気テープを有する入出力系には2種
類あり、1つは従来の磁気テープにバッファ付きの制御
装置を接続したものであり、他の1つは真空カラムを取
り除いた磁気テープ装置にバッファ付きの制御装置を接
続したものである。
57−1.52028号、特願昭57−152029号
明細書等により提案されている。真空カラムは、磁気テ
ープ装置の高速立ち上げには必要不可欠であるため、真
空カラムのない磁気テープ装置では立ち上げ時間が大幅
に増加する。このためディスクと同じように、立ち上げ
処理は、オフラインで行われる。すなわち、ディスクの
場合、目標位置の真前に設定するため、−周余分に回転
させるオフライン操作となるのに対し、磁気テープの場
合、先ず目標色     I置の直前まで巻き戻しを行
うオフライン操作となる。
また、立ち上げ時間のオーバヘッドを減らすために、制
御装置にバッファを設けて、複数ブロックの先読み・ま
とめ書きを行う制御方式が考えられている。
真空カラムを取り除くことによる性能劣化を最小限に抑
えるには、先読み・まとめ書きの方法が問題となる。す
なわち、先読み・まとめ書きのデータ転送量が十分でな
い場合には、立ち上げ処理の行われる割合が多くなり、
データ転送路が有効に利用されないことになる。
次に、真空カラムを備えた磁気テープ装置を接続した場
合について述べる。
真空カラムをquえた磁気テープの場合には、高速な立
ち上げ処理が可能であるため、データをまとめて先読み
したり、書き込むことは無意味になる。この場合、バッ
ファを設ける意図は、チャネルの台数削減にある。一般
に、チャネルと磁気テープの速度にはギャップがあるた
め、バッファを設けることにより、主記憶装置とバッフ
ァの間のデータ転送は、チャネルの最大転送速度で処理
することが可能となり、1台のチャネルに複数の制御装
置を接続することが可能となるにの場合。
バッファを有効に利用するためには、入力処理の際に、
バッファ内に空きブロックが生じたとき。
そのバッファにデータを先読み対象としたり、出力処理
の際には、ブロック内にデータが格納された後、直ちに
書き込みの対象とする方が、磁気テープの利用率が高く
なり、スルーブツトの向上につながる。
しかし、制御装置に磁気テープ装置が複数台接続されて
いる場合、各磁気テープ装置ごとにデータを入出力処理
する速度が異なる。このため、単位時間当りに大量のデ
ータを処理する磁気テープ装置に対しては、大量のデー
タの先読み・後書きを行う必要があり、逆にそれほどデ
ータを処理しない磁気テープ装置に対しては、それほど
多くの量のデータを先読み・後書きする必要はない、し
たがって、適切なスケジューリングをもって制御するこ
とが必要であるが、従来具体的な先読み・後書きスケジ
ューリングに関する方式は提案されていない。
真空カラムのない磁気テープ装置で、先読み・まとめ書
きのスケジューリング方式(先読み・まとめ書きを行う
順番を決める方法)が問題にならない理由は、立ち上げ
処理に時間がかかり、これが完了したときに、他の磁気
テープがデータ転送を行っているときには、再結合準備
処理に入らなければならないからである。すなわち、先
読み・まとめ書きに入れるのが実際に可能な時間は、き
わめて短い時間帯に限定されているため、その機会を逃
すと、先に先読み・まとめ書きが行えるのはいつになる
か保証できないことになる。このため、データ転送が可
能になった磁気テープから先読み・まとめ書きを行う方
法が実際的である。しかし、この方法は、すでにディス
ク装置に用いられているものである。
〔発明の目的〕
本発明の目的は、このような従来の問題を解決し、アク
ティブな台数の違いによって、入出力装置の先読み・ま
とめ書きのデータ量を最適にする入出力制御方式を提供
することにある6〔発明の概要〕 上記目的を達成するために、本発明では、複数台の入出
力装置、データ・バッファ、チャネルおよび該データ・
バッファと該チャネル間のデータ転送と該データ・バッ
ファと入出力装置間のデータ転送を、同時並行して処理
する制御装置等を有する入出力制御装置においで、立ち
上げ処理を入出力制御装置とはオフラインで行う入出力
装置に対し、アクティブな入出力装置の台数をn、デー
タ・バッファの総容量をにとしたとき、アクティブな入
出力装置のそれぞれに容量がK(mn)で与えられるデ
ータ・バッファをm(≧2)個ずつ割り当て、それぞれ
のデータ・バッファを先読み・まとめ書きの単位とする
ことに特徴がある。
〔発明の実施例〕
以下、本発明の実施例を図面により説明する。
第1図は、真空カラムのない磁気テープ装置を接続した
制御系のブロック回である。            
”なお1本実施例は、一般に、データ転送に売立って行
われる立上げ処理を、制御装置とはオフラインで行う入
出力装置の先読み・まとめ書き方式に適用できるもので
あるが、ここでは入出力装置として真空カラムのない磁
気テープ装置(以下MT装置という)を例にとり説明す
る。
第1図において、10はCPU、11は主記憶装置、1
2はチャネル、13は制御装置、14はバッファ、15
はMT装置群、16はMT装置用バッファ管理部、17
は制御情報部である。ここで、制御装置13は、主記憶
装置11とバッファ14間のデータ転送処理、およびM
T装置群15とバッファ14間のデータ転送処理を同時
並行して実行することができる。しかし、同時に、MT
装置群15の中の2台以上のMTilfflとのデータ
転送処理は、不可能である。
第2図は、第1図の制御装置13の構成図である。
制御装置13は、チャネル12とバッファ14間のデー
タ転送と、MT装置群15とバッファ14間のデータ転
送とを、同時並行して処理するため、2つのプロセッサ
a20、b21を具備している。プロセッサa20はチ
ャネル12とバッファ14間のデータ転送処理を行い、
プロセッサb21は、バッファ14とMT装置群15間
のデータ転送を行う。
MT装置群15の中のMT装置は、いずれも真空カラム
のない磁気テープ装置で立ち上げ処理に非常に多くの時
間を要するため、立ち上げ処理は制御装置13とはオフ
ライン(切り離した状態)で行う、このため、立ち上げ
処理が完了した時に、制御装置13のプロセッサb21
と再結合を行う。
このときに、MT装置群ISの中の他のMT装置がプロ
セッサb21を通じてバッファ14との間でデータ転送
を行っているときには、再び、立ち上げ処理に入り、プ
ロセッサb21との再結合が可能になるまで、立ち上げ
処理を繰り返すことになる。(現在転送中のMT装置の
データ転送が終了したときに、直ちにデータ転送に入る
ことができないのは、MT装置に対してデータを読み書
き   。
するために、MT%買のヘッドに読み書きすべきテープ
の位置付けが完了して、MT装置は一定の速度で走行し
ていなければならないためである。
このために、一度再結合の機会を逃がすと、テープが先
に行き起ぎてしまうため、再び立ち上げ処理を行う必要
がある。) バッファ14のような中間バッファを介し、プロセッサ
a20とプロセッサb21との間でデータ転送を行う場
合、データ転送単位をだきるだけ小さくし、双方の系で
データを非同期に転送すると、それぞれの系の独立度を
高めることができるため、スループットを向上させるこ
とができる6例えば、入力処理の場合には、バッファに
空き領域ができると、直ちに先読みを行うという方式で
ある。しかし、これは立ち上げ処理を無視できる場合に
限られる。立ち上げ処理時間が大きい時に、データ転送
単位を小さくすると、全体の処理時間の割合に比して、
立ち上げ処理時間の占める割合が大きくなるために効率
のよい処理ができなくなる。
したがって、最適なデータ転送単位を考える必要がある
以下、ここで用いる記号を説明する。
nは、アクティブなM T 22置の台数(テープ・デ
ツキ上にマウントされているMT装置の台数)、mは、
1台のMT装置当たりに与えるバッファ数、2は立ち上
げ時間、Kは、バッファ・サイズ、tは、MT装置の単
位台に当りのデータ転送時間(Ktはバッファ全体のデ
ータをMT装置で転送する時間である。) 明らかにデータ転送単位゛は、に、/ (mn)となる
。データ転送時間、立ち上げ時間を指数分布とすると、
プロセッサb21のデータ転送のスループットαは1次
式で表すことができる。
a=mn/ (Kt+mz) =(n/ z)−(n K t / z)/(K t 
4m z)・・・・・・ (]) (1)式から明らかなように、プロセッサb21のスル
ーブツトはmに対して単調減少となるため、ブロックの
分割数が多い方がスループットは小さく口;る。このた
め、m=1.すなわち。
1台のMT装置当りに割り当てるバッファの数を1個と
するときに、もつともスループットが高くなる。しかし
、それぞれのMTに対しバッファを1個のみ割り当てる
と、MT装置とバッファ間のデータ転送処理と、それ以
外の処理(具体的にはcpuloでの処理、及びバッフ
ァ15→データプロセツサa20分チャネル12−主記
憶装置11のデータ転送処理)の並列動作が不可能とな
るため、これに対する考慮が必要になる。
上記のCPUl0での処理、及びバッファ150データ
プロセツサa20+チヤネル12←主記憶装置11のデ
ータ転送処理において、バッファ全体のデータを処理す
る時間をTとすると、系全体のスループットβは次式で
表すことができる。
β”(1−(1−T/ (K t 4m z ))/ 
(1−T−”1/(K t +mz)−”’))/T・
・・・・・ (2) Qim β→O・・・・・・ (3) Q、im β→0          ・・・・・・ 
(4)(3)式、(4)式の成立とβが非負値になるこ
とがあきらかなことから、βはmの1直によって最適値
を持つはずである。最適解はβをmに関して微分するこ
とにより得られるが、(2)式をmに関して微分すると
非常に複雑な方程式となるため、実際には解を得ること
はできない、従って、ここでは全体的なケースをすべて
評価することにより、最もβを大きくするmを見い出す
ことにする。
第3図、第4図は、評価結果をまとめたものである。そ
れぞれのグラフのネ黄1111IIは、T/Leであり
、データプロセッサb2′1の処理がボトルネックにな
っている領域、バランスしている領域、データプロセッ
サb21以外の処理がボトルネックとなる領域をすべて
評価している。たて軸ぽ、それぞれのMTに与えるバッ
ファ面数を2としたときのスループットを1として、バ
ッファ面数を変化させていった時(各MTに与えるバッ
ファの容量は同じ)の相対的なスループットである。
第3図は、バッファ面数か1の場合と2の場合の比較図
であり、第4図は、バッファ面数が3の場合と4の場合
の比較図である。
第3図のバッファ面数が1と2の比較では。
MTのアクティブ台数が、4以下の場合には、バッファ
面数が2の方が性能はすぐれていると考えられる。
一方、第4図のバツブア面数が3の場合と2の場合の比
較では、アクティブMT装置が1のときには、バッファ
面数が多い方が性能はよい。しかし、アクティブなMT
装置台数が2以上になると、バッファー面数が2のとき
の力が、3の場合に比べて、同程度(アクティブなM′
r装置台数=2)がそれ以上(アクティブなMT装置台
数が2より多いとき)の性能を持つ。
以上をまとめると、!α適なバッファ面数Inを決める
のは困難であるが、実際には2〜3が適当であると考え
られる6 しかし、実際には、アクティブなMT装置台数はダイナ
ミックに変化するため、各MT表装置割り当てるバッフ
ァサイズもこれに応じて変化させなければならない。し
たがって具体的な制御方式を検討する必要がある。
以下1m−2とした場合の制御方式について述べる。し
かし、これは、mが一般の値をとるときにも、容易に拡
張可能である。
各MT表装置、K/(2n)の87722個ずつ割り当
てるということは、次のような制御方式を採ればよいこ
とになる。すなわちリード処理の場合、先読みデータ量
が、K/(2n)より少なくなったときには、次のに/
(2n)分のデータの先読み処理に入ればよいことにな
る。一方、ライト処理の場合には、バッファ14内に書
き込まれたデータ量(Ad)が、K/(2n)を越えた
ときに、最初に害亡込まれたに/(2n)分のデータの
まとめ書き処理に入り、AdがK/nを越えたときには
、その処理要求の出力処理は一時中断させればよいこと
になる6 以下、この実現方式について述べる。
第5図は、MTバッファ管理部16の詳細フォーマット
図である。
第5図は、1台のMTに関するもので、実際には制御装
置13に接続されたMT表装置群5のMT装置台数の分
だけの第5図に示したフォーマットが繰り返されること
になる。MTID50は、MT表装置群5の中のどのM
T表装置関する情報であるかを示す、MTステート51
は、そのMT表装置ノンアクティブ状態、マウント要求
状態、実行状態、リワインド状態にあるかを示す。リー
ドライト状W452は、そのMT表装置リート処理を行
っているか(リード状態)、ライト処理を行っているか
(ライト状態)、何も行っていないか(オフ状態)を示
す。バッファ・アドレス53は、そのMT表装置割り当
てられているバッファ・アドレスを示す。
バッファ長54はそのMT表装置割り当てているバッフ
ァ長を示す。先読み・まとめ書きフラグ55は、そのM
T表装置先読み・まとめ書きの対H2になっているかど
うかを示す。先読み・まとめ書き完了フラグ56は、先
読み・まとめIFきが完了したことを示す。ウェイトフ
ラグ57はそのM T V4 Bに対して待ちが発生し
ていることを示し、一時フラグ58は一時的に用いるフ
ラグである。
第6図は、制御情報部17の詳細フォーマット図である
第6図において、アクティブ台数60はアクティブなM
T表装置台数を示し、空きバッファ量61は、バッファ
14の空きバッファ量を示している。空きバッファ・ポ
インタ62はバッファ14の空き領域へのポインタであ
る。
第7図は、バッファ部14の詳細を示す図である。バッ
ファ部14は、フィールド70という固定長の小さな領
域に分割されている。空いているフィールド70、同じ
MT表装置割り当てられて。
データが格納されているフィールド70は、第5図に示
すようにポインタで結合されている。MT表装置レコー
ドがフィールド70より大きくなるときに複数のフィー
ルド70にまたがって記憶される。バッファアドレ、ス
部52はM’0D50に示されたMT表装置データが格
納されているフィールド70の中の先頭のフィールド7
0を示す。
空きバッファ・ポインタ62は、空いているフィールド
70の中の先頭のフィールド70を示す。
第8図は、プロセッサa20のメイン・処理フローチャ
ート図である。
以下、プロセッサa20の処理を第8図により説明する
プロセッサa20は、プロセッサb2]より、あるMT
装置の先読み・まとめ書きフラグがオンにされたときか
(ステップ800)、チャネル12より処理要求を受け
取ったとき(ステップ801)に処理を開始する。チャ
ネル12から処理要求を受け取ったときには、まず、こ
れがどのMT装置に対する処理要求なのかを調べ(ステ
ップ802)、そのMT装置のMTステート51を調べ
る(ステップ803)、これが、ノン・アクティブ状態
のときには、MTステート51をマウント状態にして、
アクティブMT数60を1増やす(ステップ804)。
次に、処理要求の解析をする(ステップ805)。
リワインド要求の場合は、そのMTに割り当ててあった
バッファを空きバッファポインタ62にリンクし、空き
バッファ量61をその分だけ増やし、アクティブMT数
60を1減らす(ステップ806)、次に、MTステー
ト51をリワインド状態にする(ステップ8o7)。さ
らに、リードライト状llA32をオフにして先読み・
まとめ居゛きフラグ55をオンにする(ステップ808
)。この後、第9図に示す処理を行う(ステップ809
)、第9図に示した処理を行う理由は、空きバッファが
なくてウェイト状態にあるライト処理要求の処理を実行
するためである。
リード要求の場合は、リード・ライト状1r!A52が
オフ状態のときには(ステップ810)、これをリード
状態にする(ステップ811)、次に、バッファ長54
がK/(2n)(記号の意味は前述した通り)以下のと
きで(ステップ812)。
かつ、先読み・まとめ書きフラグ55がオフのときは(
ステップ813)、先読み・まとめ書きフラグ55をオ
ンにする(ステップ814)。また、     1バツ
フア長54がOでないかを調べる(ステップ815)、
これが成立すると、ウェイトフラグ57をオンにして一
度チャネル12との接続関係をオフにする(ステップ8
.16)、そうでないときには、データ転送を行い(ス
テップ817)。
空になったバッファを空きバッファ・ポインタ62にリ
ンクし、空きバッファ量61をその分だけ増やす。また
、バッファ長54はその分だけ値を減らす(ステップ8
18)、この後、第9図に示す処理を行う(ステップ8
19)。
ライト要求の場合は、リード・ライト状態52がオフ状
態のときには(ステップ820)、これをライト状態と
する(ステップ821)。次に、空きバッファ量61が
Oになっているか(ステップ822)、または、バッフ
ァ長54がK/nより大きいかを調べる(ステップ82
3)、ニハが成立すると、ウェイトフラグ57をオンに
して、チャネル12との接続関係を一度切断する(ステ
ップ824)。成立しないときには、データをバッファ
に転送するため、第10図に示す処理を行う(ステップ
825)。
数に、プロセッサb2]から完了報告を受けたときの動
作を説明する。
まず、先読み・まとめ書き完了フラグ56をオフにする
(ステップ826)、MTステート51がリワインド状
態であるか調べ(ステップ827)、リワインド状態で
あるならば、MTステート51をノン・アクティブ状態
にして、チャネル12に完了報告を通知する(ステップ
828)。
次にリード・ライト状態52が、リード状態かライト状
態にあるかを調べる(ステップ829)。
ライト状態のときには、このまとめ書きによって生じた
空きバッファを、現在空きバッファがなくてウェイト状
態にある処理要求に割り当てるために、第9図に示した
処理を行う(ステップ834)、リード処理の場合、ウ
ェイトフラグ57がオンになっていれば(ステップ83
0)、データ転送を行う(ステップ831)。この後、
転送済みのバッファを空きバッファポインタ62につな
ぎ、バッファ長54を短くシ、空きバッファ量61を増
やしくステップ832)、ウェイトフラグ57をオフに
する(ステップ833)、次に、第9図に示す処理を行
う(ステップ834)。
第9図は、プロセッサa20のサブ・処理フローチャー
ト図である。
次に、第9図の処理フローチャー1〜について説明する
まず、すべてのMT表装置関する一時フラグ58をオン
にする(ステップ900)。次に、一時フラグ58がオ
ンになっている任意のMT 装filを取り出しくステ
ップ901)、空きバッファが0であるかを調べ(ステ
ップ902)、これが成立したときには、処理を終了さ
せる。取り出したMT表装置リード・ライト状1r!A
52がライ1〜状態で(ステップ903)、かつ、ウェ
イトフラグ57がオンになっており(ステップ904)
、バッファ長54がK / n未満であるかどうか(ス
テップ905)を調べるにれが成立したときのみ、ウェ
イトフラグ57をオフにする処理を行い(ステップ90
6)、第10図に示す処理を行う(ステップ907)。
次に、一時フラグ58をオフにして(ステップ90B)
、すべての−・時フラグ58がオフになっているかを調
べる(ステップ909)。これが成立すると、処理が終
了し、成立しないときには一時フラグがオンになってい
るMT表装置見つける処理(ステップ901)に戻る。
次に、第10図に示したプロセッサa20のサブ・処理
フローチャート図について説明する。
まず、空きバッファを確保し、空きバッファ量62を減
らし、バッファ長54をその分だけ増やす(ステップ1
000)。次に、データ転送を行う(ステップ1001
)。この後、バッファ長54がK/(2n)以上であり
(ステップ1002)、かつ、先読み・まとめ書きフラ
グ55がオフのときには(ステップ1003)、これを
オンにする。
第11図は、プロセッサb21の処理フローチャート図
である。
次に、プロセッサb21の動作を第11図により説明す
る。                       
1プロセツサb21は、プロセッサa20によっである
MT表装置先読み・まとめ書きフラグ55がオンにされ
たときか(ステップ1100)。
MT表装置群5の中のMT表装置ら処理完了通知を受け
取ったとき(ステップ1101)に処理を開始する。ま
ず、先読み・まとめ書きフラグ55がオンになったとき
には(ステップ1100)、MTステート51でMT表
装置処理状態を解析する(ステップ1103)。マウン
ト状態のときには、MT表装置群5の中の指定されたM
T表装置対してマウント要求を発行する(ステップ11
04) 。
リワインド状態のときには、リワインド要求を発行する
(ステップ1105)、実行状態のときには、立ち上げ
要求を発行する(ステップ1106)。
また、MT表装置群5の中のMT表装置ら完了を受け取
ったときには(ステップ1101)、次に、完了通知内
容を調べる(ステップ1107)。
マウント処理の完了通知の場合には、MTステート51
の内容を実行状態にして(ステップ1108) 。
ステップ1106ヘジヤンプする。リワインド処理の完
了通知の場合には、先読み・まとめ書きフラ/!55を
オフにしくステップ1109)、さらに、先読み・まと
め書き完了フラグ55をオンにして(ステップ1118
)、処理を完了する0位置付は完了通知の場合には、リ
ード・ライト状態52を調べる(ステップ1110)。
リード状態の場合には、空きバッファ量61がOでない
かを調べる(ステップ1111)、0のときには、ステ
ップ1106ヘジヤンプする。そうでないときには、先
読み量を現在の空きバッファ量61とに/(2n)の小
さい方の値とする(ステップ1112)、次に、それだ
け分のバッファを確保し、空きバッファ量61の値をそ
れだけ減らし、バッファ長54の値をそれだけ増やす(
ステップ1113)、さらに、その量だけ先読みを行う
(ステップ1114)、この後、ステップ1109ヘジ
ヤンプする。
ライト状態の場合には、まとめ書き量を、バッファ長5
4とに/(2n)の小さい方の値をとる(ステップ11
15)、次に、それだけの量のまとめ書きを行う、さら
に、バッファを空きバッファ・ポインタ62につなぎ、
バッファ長54の値をその分だけ減らし、空きバッファ
量61の値を増やす(ステップ1117)、この後、ス
テップ1109ヘジヤンプする。
このように、前述(2)式により、真空カラ11を除去
したMT装置の性能には、アクティブなM T装置の台
数に応じて、先読み・まとめ書き量を制御する必要があ
ることがわかる。しかし、アクティブなMT装置の台数
はダイナミックに変化するため、この変化に追随して制
御を行う必要がある。本実施例では、チャネルからの入
出力要求を受け取るごとにアクティブなMT装置の台数
をチェックして、アクティブなMT装置の台数に応じて
、先読み・まとめ書き量を具体的に決定できるようにな
る。
〔発明の効果〕
以上説明したように、本発明によれば、中間バッファを
m面に分割することにより、入出力MUの先読み・まと
め書きの単位データ量をアクティブなMT装置の台数に
応じて最適にすることができる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す入出力制御系のブロッ
ク図、第2図は第1図の制御装置の楕成図、第3図はバ
ッファ面数を1にした場合と2にした場合のスループッ
ト比較図、第4図は、バッファ面数を3にした場合と2
にした場合のスルーブツト比較図、第5図は第1図のM
Tバッファ管理部の構成図、第6図は第1図の制御情報
部の構成図、第7図は第1図のバッファ部の構成図、第
8図はプロセッサaのメイン処理フローチャート図、第
9図はプロセッサaのサブ・処理フローチャート図、第
10図はプロセッサaのサブ処理フローチャート図、第
11図はプロセッサbの処理フローチャート図である。 10・・・CPU、11・・・主記憶装置、12・・・
チャネル、13・・・制御装置、14・・・バッファ、
15・・・真空カラムのない磁気テープ装置群(MT装
貨群)、第  1  図 宴 2 図 手アネル12\ MT’装!評15へ 石 3 ロ 木 不 4121 冨 5 図 Z t 図 冨 7  図 第 10  図

Claims (1)

  1. 【特許請求の範囲】 1、複数台の入出力装置、データ・バッファ、チャネル
    および該データ・バッファと該チャネル間のデータ転送
    と、該データ・バッファと入出力装置間のデータ転送を
    、同時並行して処理する制御装置等を有する入出力制御
    装置において、立ち上げ処理を入出力制御装置とはオフ
    ラインで行う入出力装置に対し、アクティブな入出力装
    置の台数をn、データ・バッファの総容量をにとしたと
    き、アクティブな入出力装置のそれぞれに容量がK/(
    mn)で与えられるデータ・バッファをm(≧2)個ず
    つ割当て、それぞれのデータ・バッファを先読み・まと
    め書きの単位とすることを特徴とする入出力制御方式。 2、複数台の入出力装置、データ・バッファ、チャネル
    および該データ・バッファと該チャネル間のデータ転送
    と、該データ・バッファと入出力装置間のデータ転送を
    、同時並行して処理する制御装置等を有する入出力制御
    装置において、立ち上げ処理を入出力制御装置とはオフ
    ラインで行う入出力装置に対し、アクティブな入出力装
    置の台数をn、データ・バッファの総容量をにとしたと
    き、アクティブな入出力装置のそれぞれに容量がK/(
    mn)で与えられるデータ・バッファをm(≧2)個ず
    つ割り当て、前記制御装置は、前記チャネルからある入
    出力装置に対する入力要求を受け取つた場合、アクティ
    ブな入出力装置の台数を調べ、該入出力装置の先読みデ
    ータがK/(mn)以下になつたときに、次のK/(m
    n)分だけのデータの入出力装置からデータ・バッファ
    への先読み処理に入ることを特徴とする入出力制御方式
    。 3、前記アクティブな入出力装置は、真空カラムを除去
    した磁気テープ装置であり、該磁気テープ装置上に磁気
    テープがマウントされていることを特徴とする特許請求
    範囲第1項または第2項記載の入出力制御方式。 4、前記制御装置は、前記チャネルからある入出力装置
    に対する出力要求を受け取つた場合、アクティブな入出
    力装置の台数を調べたデータ・バッファ内に蓄積された
    データ量がK/(mn)を越えたときに、K/(mn)
    分のデータをデータ・バッファから前記入出力装置のま
    とめ書き処理を行い、K/nを越えたときには、前記チ
    ャネルからデータ・バッファへの書き込みを一時中断さ
    せることを特徴とする特許請求範囲第1項・第2項記載
    の入出力制御方式。
JP17325584A 1983-12-28 1984-08-22 入出力制御方式 Pending JPS6152760A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP17325584A JPS6152760A (ja) 1984-08-22 1984-08-22 入出力制御方式
US06/687,163 US4754399A (en) 1983-12-28 1984-12-28 Data transfer control system for controlling data transfer between a buffer memory and input/output devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17325584A JPS6152760A (ja) 1984-08-22 1984-08-22 入出力制御方式

Publications (1)

Publication Number Publication Date
JPS6152760A true JPS6152760A (ja) 1986-03-15

Family

ID=15957048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17325584A Pending JPS6152760A (ja) 1983-12-28 1984-08-22 入出力制御方式

Country Status (1)

Country Link
JP (1) JPS6152760A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120248U (ja) * 1988-02-10 1989-08-15
JPH02222026A (ja) * 1989-02-23 1990-09-04 Nec Corp 並列ディスク装置のバッファ制御方式
KR20150074571A (ko) * 2013-12-24 2015-07-02 주식회사 케이티 테이프 스토리지 시스템 및 이의 제어 방법
KR20150074546A (ko) * 2013-12-24 2015-07-02 주식회사 케이티 대용량 스토리지 제공 방법 및 시스템

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120248U (ja) * 1988-02-10 1989-08-15
JPH02222026A (ja) * 1989-02-23 1990-09-04 Nec Corp 並列ディスク装置のバッファ制御方式
KR20150074571A (ko) * 2013-12-24 2015-07-02 주식회사 케이티 테이프 스토리지 시스템 및 이의 제어 방법
KR20150074546A (ko) * 2013-12-24 2015-07-02 주식회사 케이티 대용량 스토리지 제공 방법 및 시스템

Similar Documents

Publication Publication Date Title
JP3271125B2 (ja) データを転送する方法と装置及びデータ転送をインタリーブする装置
JP3273202B2 (ja) 複数のデータチャネルを介してデータを転送する方法及びその回路アーキテクチャ
US6578108B1 (en) Disk array control device with an internal connection system for efficient data transfer
US4754399A (en) Data transfer control system for controlling data transfer between a buffer memory and input/output devices
EP0080875B1 (en) Data storage system for a host computer
US6191712B1 (en) Circuit for aligning logical sectors with physical sectors in a disk storage system
US6343351B1 (en) Method and system for the dynamic scheduling of requests to access a storage system
US20060165109A1 (en) Data communication device
JPH11119923A (ja) データアクセス制御装置及びデータアクセス制御プログラムを記録した媒体
JPH06103213A (ja) 入出力装置
US20080301381A1 (en) Device and method for controlling commands used for flash memory
US6442648B1 (en) Method of and system for the dynamic scheduling of requests to access a storage system
US6931501B1 (en) Method and apparatus for merging contiguous like commands
US6378052B1 (en) Data processing system and method for efficiently servicing pending requests to access a storage system
US4675807A (en) Multiple file transfer to streaming device
KR100283528B1 (ko) 데이터전송방법, 데이터전송장치및 매체
CN114840354A (zh) 实现进程间高效处理数据请求的方法及系统
US5313640A (en) Method and system for the efficient response to multiple different types of interrupts
US5890202A (en) Method of accessing storage units using a schedule table having free periods corresponding to data blocks for each storage portion
JPS6152760A (ja) 入出力制御方式
US5748920A (en) Transaction queue in a graphics controller chip
JPH08106443A (ja) データ処理システム及び並列コンピュータ
US6292875B1 (en) Control device for storage device and method of accessing the storage device
EP0090137A2 (en) Access control system for digital data storage device
US5717918A (en) Method for concurrently performing a physical sequential scan of a database into a database buffer which is queued until a preceding scan is completed