JPS6152016A - ロ−パスフイルタ回路 - Google Patents
ロ−パスフイルタ回路Info
- Publication number
- JPS6152016A JPS6152016A JP59174545A JP17454584A JPS6152016A JP S6152016 A JPS6152016 A JP S6152016A JP 59174545 A JP59174545 A JP 59174545A JP 17454584 A JP17454584 A JP 17454584A JP S6152016 A JPS6152016 A JP S6152016A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- diode
- pass filter
- output voltage
- feedback circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
Landscapes
- Networks Using Active Elements (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、たとえばＰ Ｌ Ｌ （ＰｈａＳｅ Ｌｏ
ｃｋｅｄＬｏｏｐ）回路を用いて選局回路をコントロー
ルするシステムに使用されるローパスフィルタ回路に関
するものである。
ｃｋｅｄＬｏｏｐ）回路を用いて選局回路をコントロー
ルするシステムに使用されるローパスフィルタ回路に関
するものである。
［従来技術］
第１図はこのようなシステムの一般的な回路構成を示し
ている０図において、（１）は受信アンテナ、（２）は
高周波増幅器、（３）は局部発振器、（４）はローパス
フィルタ回路、（５）は位相比較器、（６）はＣＰＵ、
（７）はプログラマブルデバイダ、（８）はプリスケー
ラ、（９）はテレビ信号処理回路、 （１０）は受像管
、 （１１）は基準周波数入力端子。
ている０図において、（１）は受信アンテナ、（２）は
高周波増幅器、（３）は局部発振器、（４）はローパス
フィルタ回路、（５）は位相比較器、（６）はＣＰＵ、
（７）はプログラマブルデバイダ、（８）はプリスケー
ラ、（９）はテレビ信号処理回路、 （１０）は受像管
、 （１１）は基準周波数入力端子。
（１２）はバリキャップである。
局部発振器（３）から発振された発振波は、まずプリス
ケーラ（８）で分周されて、プログラマブルデバイダ（
７）に入力される。プログラマブルデバイダ（７）はＣ
Ｐ Ｕ （ｆ３）が指定するデータによって分周比を変
化させ、その入力波を分周する０位相比較器（５）はプ
ログラマブルデバイダ（７）からの分周波と、基準周波
数入力端子（１１）からの基準周波数との位相の比較を
行ない、その差分パルスをローパスフィルタ回路（４）
に入力する。ローパスフィルタ回路（４）の出力すなわ
ちチューニング電圧は局部発振器（３）のバリキャップ
（１２）に加えられ、局部発振器（３）の発振周波数が
ＣＰ Ｕ （６）からのデータによって指定された値に
なるように制御される。
ケーラ（８）で分周されて、プログラマブルデバイダ（
７）に入力される。プログラマブルデバイダ（７）はＣ
Ｐ Ｕ （ｆ３）が指定するデータによって分周比を変
化させ、その入力波を分周する０位相比較器（５）はプ
ログラマブルデバイダ（７）からの分周波と、基準周波
数入力端子（１１）からの基準周波数との位相の比較を
行ない、その差分パルスをローパスフィルタ回路（４）
に入力する。ローパスフィルタ回路（４）の出力すなわ
ちチューニング電圧は局部発振器（３）のバリキャップ
（１２）に加えられ、局部発振器（３）の発振周波数が
ＣＰ Ｕ （６）からのデータによって指定された値に
なるように制御される。
第２図は第１図の回路におけるローパスフィルタ回路（
４）の１例を示している。 （１３）および（１４）は
抵抗およびコンデンサ、 （１５）はスイッチングが可
能でかつ高入力インピーダンスの位相反転増幅回路、（
１Ｂ）は位相反転増幅回路（１５）の入出力間に接続さ
れた帰還回路、（１７）は負荷抵抗、Ｅｉは入力電圧、
Ｅｏは出力電圧である。
４）の１例を示している。 （１３）および（１４）は
抵抗およびコンデンサ、 （１５）はスイッチングが可
能でかつ高入力インピーダンスの位相反転増幅回路、（
１Ｂ）は位相反転増幅回路（１５）の入出力間に接続さ
れた帰還回路、（１７）は負荷抵抗、Ｅｉは入力電圧、
Ｅｏは出力電圧である。
上記構成において、出力電圧Ｅｏが第１図のＣＰ Ｕ
（［１）から与えられるデータによって、低い電圧から
高い電圧に切換わるときの応答は、はぼ帰還回路（１Ｂ
）の時定数によって決まる。この場合。
（［１）から与えられるデータによって、低い電圧から
高い電圧に切換わるときの応答は、はぼ帰還回路（１Ｂ
）の時定数によって決まる。この場合。
応答を速くすると出力電圧のりプルが大きくなり、受信
定常時に悪影響を与える。一方、応答を遅くすれば、出
力電圧のりプルは小さくなるが、受信過渡状態時に有害
である。
定常時に悪影響を与える。一方、応答を遅くすれば、出
力電圧のりプルは小さくなるが、受信過渡状態時に有害
である。
したがって、上記従来のものでは両者の場合の折衷的な
時定数にて使用せざるをえず、応答を速くすることとり
プルを少なくすることにはおのずと限界があった。
時定数にて使用せざるをえず、応答を速くすることとり
プルを少なくすることにはおのずと限界があった。
そこで、このような問題点を改善するために、発明者は
第３図に示すような回路をすでに提案した。第３図にお
いて、 （１８）、 （２０）は抵抗、（２１）はコン
デンサである。 （＋９）は抵抗（１８）の両端に接続
されたダイオード、 （２２）はスイッチングが可能で
かつ高入力インピーダンスの位相反転増幅回路、（２３
）は位相反転増幅回路（２２）の入出力間に接続された
帰還回路、（２４）は負荷抵抗、Ｅｉは入力電圧、Ｅｏ
は出力電圧である。
第３図に示すような回路をすでに提案した。第３図にお
いて、 （１８）、 （２０）は抵抗、（２１）はコン
デンサである。 （＋９）は抵抗（１８）の両端に接続
されたダイオード、 （２２）はスイッチングが可能で
かつ高入力インピーダンスの位相反転増幅回路、（２３
）は位相反転増幅回路（２２）の入出力間に接続された
帰還回路、（２４）は負荷抵抗、Ｅｉは入力電圧、Ｅｏ
は出力電圧である。
上記構成にわいて、帰還回路（２３）の時定数は定常受
信状態に出力電圧Ｅｏのリプルが少なくなるように設定
しである。ここで１位相反転増幅回路（２２）の入力回
路にはダイオード（１８）が接続されて時定数の小さい
放電回路が形成されているので、帰還口＆３（２３）の
電荷をこのダイオード（１９）を通じて瞬時に放電させ
ることができる。したがって。
信状態に出力電圧Ｅｏのリプルが少なくなるように設定
しである。ここで１位相反転増幅回路（２２）の入力回
路にはダイオード（１８）が接続されて時定数の小さい
放電回路が形成されているので、帰還口＆３（２３）の
電荷をこのダイオード（１９）を通じて瞬時に放電させ
ることができる。したがって。
リプルが少なくなるようにしたにもかかわらず、出力電
圧Ｅａが高くなる方向に変化する場合の応答を高速化す
ることができる。
圧Ｅａが高くなる方向に変化する場合の応答を高速化す
ることができる。
しかしながら、上記第３図の回路は、出力電圧Ｅａが低
い電圧から高い電圧に変化する場合には非常に効果があ
るけれども、その逆の場合には効果が期待できないとい
う欠点があった。
い電圧から高い電圧に変化する場合には非常に効果があ
るけれども、その逆の場合には効果が期待できないとい
う欠点があった。
［発明の概要１
この発明は上記のような欠点を除去するためになされた
もので、帰還回路の電荷を放電させるための第１のダイ
オードと、帰還回路へ電荷を充電させるための第２のダ
イオードとを設けることにより、出力電圧がいずれの方
向に変化する場合であっても、リプルを少なくしかつ高
速応答の可能なローパスフィルタ回路を提供することを
目、的としている。
もので、帰還回路の電荷を放電させるための第１のダイ
オードと、帰還回路へ電荷を充電させるための第２のダ
イオードとを設けることにより、出力電圧がいずれの方
向に変化する場合であっても、リプルを少なくしかつ高
速応答の可能なローパスフィルタ回路を提供することを
目、的としている。
［発明の実施例］
以下、この発明の実施例を図面にしたがって説明する。
第４図はこの発明によるローパスフィルタ回路の実施例
を示している６図において、第３図と異なる点は、ダイ
オード（１８）および抵抗（１Ｂ）と並列にダイオード
（２５）が接続されていることである。
を示している６図において、第３図と異なる点は、ダイ
オード（１８）および抵抗（１Ｂ）と並列にダイオード
（２５）が接続されていることである。
ここで、ダイオード（２５）はダイオード（１Ｂ）と極
性が逆方向になるように接続されている。その他の構成
は第３図とまったく同一であるから、重複説明は省略す
る。
性が逆方向になるように接続されている。その他の構成
は第３図とまったく同一であるから、重複説明は省略す
る。
第４図の回路において、帰還回路（２３）の時定数は定
常受信状態に出力電圧ＥＯのリプルが少なくなるように
設定しである。また、このとき抵抗（１８）の両端の電
圧はほぼ等しいため、２つのダイオード（１９） 、
（２５）はいずれもカットオフ状態となっており、これ
らが除かれた回路で動作がなされている。
常受信状態に出力電圧ＥＯのリプルが少なくなるように
設定しである。また、このとき抵抗（１８）の両端の電
圧はほぼ等しいため、２つのダイオード（１９） 、
（２５）はいずれもカットオフ状態となっており、これ
らが除かれた回路で動作がなされている。
いま、出力電圧Ｅｏを変化させようとするパシレスが第
１図の位相比較器（５）から加えられたとする。その結
果、出力電圧Ｅｏが高い電圧から低い電圧へと変化しよ
うとする場合には、ダイオード（２５）が順方向となっ
てオンし、帰還回路（２３）へ電荷を急速に充電させよ
うとする。一方、出力電圧Ｅｏが低い電圧から高い電圧
へと変化しようとする場合には、ダイオード（１９）が
順方向となってオンし、帰還回路（２３）から電荷を急
速に放電させようとする。このようにして、出力電圧Ｅ
Ｏがいずれの方向に変化する場合であっても、リプルを
小さくし、それでいて出力電圧ＥＯの応答を高速化する
ことができる。
１図の位相比較器（５）から加えられたとする。その結
果、出力電圧Ｅｏが高い電圧から低い電圧へと変化しよ
うとする場合には、ダイオード（２５）が順方向となっ
てオンし、帰還回路（２３）へ電荷を急速に充電させよ
うとする。一方、出力電圧Ｅｏが低い電圧から高い電圧
へと変化しようとする場合には、ダイオード（１９）が
順方向となってオンし、帰還回路（２３）から電荷を急
速に放電させようとする。このようにして、出力電圧Ｅ
Ｏがいずれの方向に変化する場合であっても、リプルを
小さくし、それでいて出力電圧ＥＯの応答を高速化する
ことができる。
第５図は、応答特性を示している。実線がこの発明によ
るもの、一点鎖線は第２図の回路によるもの、破線は第
３図の回路によるものの特性である。これからもわかる
ように、応答特性は帰還回路（２３）の充放電回路を設
けたこの発明のほうがより改善されている。
るもの、一点鎖線は第２図の回路によるもの、破線は第
３図の回路によるものの特性である。これからもわかる
ように、応答特性は帰還回路（２３）の充放電回路を設
けたこの発明のほうがより改善されている。
［発明の効果］
以上のように、この発明によれば、帰還回路の電荷を放
電させるための第１のダイオード、および帰還回路へ電
荷を充電させるための第２のダイオードを設けたので、
帰還回路の時定数を定常受信状態に出力電圧のりプルが
少なくなるように設定しても、出力電圧の両方向への変
化に対して高速応答が可能なローパスフィルタ回路を提
供することができる。
電させるための第１のダイオード、および帰還回路へ電
荷を充電させるための第２のダイオードを設けたので、
帰還回路の時定数を定常受信状態に出力電圧のりプルが
少なくなるように設定しても、出力電圧の両方向への変
化に対して高速応答が可能なローパスフィルタ回路を提
供することができる。
第１図はＰＬＬ回路を用いて選局回路をコントロールす
るシステムの例を示すブロック回路図。 第２図は従来のローパスフィルタ回路の回路図、第３図
は発明者が先に提案したローパスフィルタ回路の回路図
、第４図はこの発明によるローパスフィルタ回路の実施
例を示す回路図、第５図はローパスフィルタ回路の応答
特性を比較して示す図である。 （１８）・・・抵抗、 （１９）・・・ダイオード、
（２０）・・・抵抗、（２１）・・・コンデンサ、（２
２）・・・位相反転増幅回路、（２３）・・・帰還回路
、 （２５）・・・ダイオード。 なお、図中、同一符号は同一または相当部分を示す。
るシステムの例を示すブロック回路図。 第２図は従来のローパスフィルタ回路の回路図、第３図
は発明者が先に提案したローパスフィルタ回路の回路図
、第４図はこの発明によるローパスフィルタ回路の実施
例を示す回路図、第５図はローパスフィルタ回路の応答
特性を比較して示す図である。 （１８）・・・抵抗、 （１９）・・・ダイオード、
（２０）・・・抵抗、（２１）・・・コンデンサ、（２
２）・・・位相反転増幅回路、（２３）・・・帰還回路
、 （２５）・・・ダイオード。 なお、図中、同一符号は同一または相当部分を示す。
Claims (1)
- （１）スイッチングが可能でかつ高入力インピーダンス
の位相反転増幅回路と、この位相反転増幅回路の入出力
間に接続された帰還回路と、上記位相反転増幅回路の入
力回路に設けられ、上記帰還回路の電荷を放電させるた
めの第１のダイオードおよび上記帰還回路へ電荷を充電
させるための第２のダイオードとを有することを特徴と
するローパスフィルタ回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174545A JPS6152016A (ja) | 1984-08-20 | 1984-08-20 | ロ−パスフイルタ回路 |
| US06/736,751 US4749951A (en) | 1984-06-13 | 1985-05-21 | Low-pass filter circuit with variable time constant |
| CA000482319A CA1241711A (en) | 1984-06-13 | 1985-05-24 | Low-pass filter circuit |
| CA000548540A CA1245309A (en) | 1984-06-13 | 1987-10-02 | Low pass filter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174545A JPS6152016A (ja) | 1984-08-20 | 1984-08-20 | ロ−パスフイルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6152016A true JPS6152016A (ja) | 1986-03-14 |
Family
ID=15980418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59174545A Pending JPS6152016A (ja) | 1984-06-13 | 1984-08-20 | ロ−パスフイルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6152016A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0270192A2 (en) * | 1986-12-05 | 1988-06-08 | Philips Electronics Uk Limited | Filter |
| JPH01243626A (ja) * | 1988-03-25 | 1989-09-28 | Hitachi Ltd | Ｐｌｌシンセサイザチューナ |
| WO1991011685A1 (en) * | 1990-01-31 | 1991-08-08 | Kabushiki Kaisha Komatsu Seisakusho | Position detector |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52120745A (en) * | 1976-04-05 | 1977-10-11 | Uniden Kk | Automatic phase control circuit |
-
1984
- 1984-08-20 JP JP59174545A patent/JPS6152016A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52120745A (en) * | 1976-04-05 | 1977-10-11 | Uniden Kk | Automatic phase control circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0270192A2 (en) * | 1986-12-05 | 1988-06-08 | Philips Electronics Uk Limited | Filter |
| EP0270192A3 (en) * | 1986-12-05 | 1989-05-10 | Philips Electronics Uk Limited | Filter |
| JPH01243626A (ja) * | 1988-03-25 | 1989-09-28 | Hitachi Ltd | Ｐｌｌシンセサイザチューナ |
| WO1991011685A1 (en) * | 1990-01-31 | 1991-08-08 | Kabushiki Kaisha Komatsu Seisakusho | Position detector |
| US5327078A (en) * | 1990-01-31 | 1994-07-05 | Kabushiki Kaisha Komatsu Speisakusho | Position detecting apparstus having a mean value calculating circuit including a low pass filter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4980653A (en) | Phase locked loop | |
| EP0294203B1 (en) | A fully integrated high-speed voltage controlled ring oscillator | |
| US20020135417A1 (en) | Gm-C tuning circuit with filter configuration | |
| EP0085615A2 (en) | Phase-locked loop circuit | |
| EP0204088B1 (en) | Integrated circuit with a phase-locked loop | |
| EP0079097A1 (en) | Auto-tuned frequency discriminator | |
| CA1241711A (en) | Low-pass filter circuit | |
| JP3558750B2 (ja) | Ｐｌｌ制御システム | |
| US4506233A (en) | Bandwidth control circuit for a phase locked loop | |
| JPH0879068A (ja) | 電圧制御発振器およびフェーズロックドループ回路 | |
| US4263675A (en) | AFT circuit | |
| JPS6152016A (ja) | ロ−パスフイルタ回路 | |
| CA1289632C (en) | Clock-signal regenerator comprising a crystal oscillator incorporated in a phase-locked loop | |
| US3363194A (en) | Phase lock loop with extended capture range | |
| EP0547782B1 (en) | Diode mixer | |
| JPS611107A (ja) | ロ−パスフイルタ回路 | |
| US5917351A (en) | Relay-race FLL/PLL high-speed timing acquisition device | |
| JP3141900B2 (ja) | Ａｆｃ回路及びそのｉｃ | |
| US3961275A (en) | FM discriminator circuit | |
| US4136289A (en) | Phase control circuit and oscillator circuit using it | |
| KR900005142Y1 (ko) | 주파수 신저사이저용 전자동조 튜우너 | |
| JPH06276090A (ja) | Ｐｌｌ回路 | |
| JPH02230821A (ja) | クロック発生装置及び周波数―電流変換回路 | |
| CA1245309A (en) | Low pass filter circuit | |
| KR200359924Y1 (ko) | 듀얼밴드모드 중간주파수 발생장치 |