JPS6149666A - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JPS6149666A JPS6149666A JP59168790A JP16879084A JPS6149666A JP S6149666 A JPS6149666 A JP S6149666A JP 59168790 A JP59168790 A JP 59168790A JP 16879084 A JP16879084 A JP 16879084A JP S6149666 A JPS6149666 A JP S6149666A
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- saturation
- magnetic flux
- inverter
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/40—Means for preventing magnetic saturation
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、直流電力を商用周波数程度の低周波交流電力
に変換する電力変換装置に関するものである。
に変換する電力変換装置に関するものである。
口発明の技術的背景とその問題点コ
第６図（二、直流電力を商用周波数の交流電力に変換し
、交流系統に連系する本発明を適用出来る電力変換装置
の主回路構成の一例を示゛す。
、交流系統に連系する本発明を適用出来る電力変換装置
の主回路構成の一例を示゛す。
この装置は、直流電源１から高周阪インバータ２を介し
て、高周波交流（例えば２０ｋＨｚ ） （二変換する
。その後％直流電源側と交流′電源測とを絶縁する高周
波トランス３を介して電力を伝達し、再び整流器４によ
リー匿直流に変換した後、エネルギー蓄積素子（本図に
於てはリアクトル）５を経て、再度交流系統連系用低周
波インバータ６により、商用周波数（例えば５ＱＨｚ
）の交流褐−カ（＝変換して、交流系統７に連系するも
のである。
て、高周波交流（例えば２０ｋＨｚ ） （二変換する
。その後％直流電源側と交流′電源測とを絶縁する高周
波トランス３を介して電力を伝達し、再び整流器４によ
リー匿直流に変換した後、エネルギー蓄積素子（本図に
於てはリアクトル）５を経て、再度交流系統連系用低周
波インバータ６により、商用周波数（例えば５ＱＨｚ
）の交流褐−カ（＝変換して、交流系統７に連系するも
のである。
一般に、直流電源ｌと交流系統７との間には、地絡保護
や、インバータ２中のスイッチング素子２１．２２．２
３．２４の耐圧の問題等のため、絶縁用のトランス３を
必要とする。その際、仮にインバータ２に於て、直流匍
１力を、高周波交流でなく、直接商用周波数の交流電力
に変換すれば、第６図中の整流器４１問用電源連系用イ
ンバータ６は不要となる。（ただしりアクドル５は、こ
の場合でも省略することはできない。）この様に、直接
商用周波数の交流に変換した場合、絶縁用トランス３は
、商用周波数程度の低周波電力を伝達しなければならな
いため、第６図の電力変換装置の様！−高周波電力を伝
達する場合に比べて、変圧器の大きさは、格段に増加す
る。従って、商用周波トランスよりも、高周波トランス
３．整＃ｒ、器４．交流系統連系用低周波インバータ６
の組合せの方が、装置全体として、小形化が可能である
。また効率の点に於ても、低周波トランスよりも高周波
トランスの方が低損失にできるため、整流器、連系用イ
ンバータの損失を含めても、装置全体の総合効率を良く
することが可能である。
や、インバータ２中のスイッチング素子２１．２２．２
３．２４の耐圧の問題等のため、絶縁用のトランス３を
必要とする。その際、仮にインバータ２に於て、直流匍
１力を、高周波交流でなく、直接商用周波数の交流電力
に変換すれば、第６図中の整流器４１問用電源連系用イ
ンバータ６は不要となる。（ただしりアクドル５は、こ
の場合でも省略することはできない。）この様に、直接
商用周波数の交流に変換した場合、絶縁用トランス３は
、商用周波数程度の低周波電力を伝達しなければならな
いため、第６図の電力変換装置の様！−高周波電力を伝
達する場合に比べて、変圧器の大きさは、格段に増加す
る。従って、商用周波トランスよりも、高周波トランス
３．整＃ｒ、器４．交流系統連系用低周波インバータ６
の組合せの方が、装置全体として、小形化が可能である
。また効率の点に於ても、低周波トランスよりも高周波
トランスの方が低損失にできるため、整流器、連系用イ
ンバータの損失を含めても、装置全体の総合効率を良く
することが可能である。
波トランス３の飽和があけられる。つまり、装置の小形
化、高効率化を図れば図る程、飽和問題が顕著になって
くる。従って伺らかの対策をしなければ、スイッチング
素子２１〜２４の破壊ないし、トランス３の焼損という
塔故につながる可能性があるＯ 口発明の目的］ 本発明は、上記事情を考慮してなされたもので、交流系
統に所望の電流を流す様に制御しつつ、高周波インバー
タ２中のスイッチング素子２１，２２゜詔、２４のオン
時間を制御することにより、トランス３が発生する磁束
を制御し、一方では、その舶ｊ御誤差の蓄積により、ト
ランス３が飽和し始めた場合、速やかに制御回路にリセ
ットをかけて、通常の制御に復帰させることで、完全に
トランスを飽和させてしまうことが無い様な、電力変換
装置を提供することを目的とするものである。
化、高効率化を図れば図る程、飽和問題が顕著になって
くる。従って伺らかの対策をしなければ、スイッチング
素子２１〜２４の破壊ないし、トランス３の焼損という
塔故につながる可能性があるＯ 口発明の目的］ 本発明は、上記事情を考慮してなされたもので、交流系
統に所望の電流を流す様に制御しつつ、高周波インバー
タ２中のスイッチング素子２１，２２゜詔、２４のオン
時間を制御することにより、トランス３が発生する磁束
を制御し、一方では、その舶ｊ御誤差の蓄積により、ト
ランス３が飽和し始めた場合、速やかに制御回路にリセ
ットをかけて、通常の制御に復帰させることで、完全に
トランスを飽和させてしまうことが無い様な、電力変換
装置を提供することを目的とするものである。
［発明の概要、コ
この目的を達成するために本発明は、直流電力を高周波
インバータを介して高周波交流に変換し、面周波トラン
スを介して電力を伝達した後、−変整流器を通して直流
に戻し、エネルギー蓄′ｍ素子。
インバータを介して高周波交流に変換し、面周波トラン
スを介して電力を伝達した後、−変整流器を通して直流
に戻し、エネルギー蓄′ｍ素子。
商用を源連系用インバータにより再び商用周波の交流電
力に変換して、商用電源に連系する電力変換装置に於て
、商用電源に正弦波状の電源電流を流す様な電圧パター
ン発生回路の信号により、前記高周波インバータのスイ
ッチング素子をオン。
力に変換して、商用電源に連系する電力変換装置に於て
、商用電源に正弦波状の電源電流を流す様な電圧パター
ン発生回路の信号により、前記高周波インバータのスイ
ッチング素子をオン。
オフさせつつ、前記高周波トランスに印加される電圧の
極性に応じて、前記スイッチング素子のオン時間を制御
することで１間接的に、前記高周波トランス内の発生磁
束を制御する磁束制御回路を設け、一方ではその制御回
路の制御誤差の蓄積により、前記高周波トランスが飽和
し始めた場合、直ちに飽和を検出する回路を設け、その
飽和検出回路の信号により前記磁束制御回路にリセット
をかけて、速やかに飽和解除の方向に動作させて。
極性に応じて、前記スイッチング素子のオン時間を制御
することで１間接的に、前記高周波トランス内の発生磁
束を制御する磁束制御回路を設け、一方ではその制御回
路の制御誤差の蓄積により、前記高周波トランスが飽和
し始めた場合、直ちに飽和を検出する回路を設け、その
飽和検出回路の信号により前記磁束制御回路にリセット
をかけて、速やかに飽和解除の方向に動作させて。
通常の制御に貧帰させることで、前記高周波トランスの
飽和を防止している。
飽和を防止している。
［発明の実施例］
まず、第６図；：より、本発明の詳細な説明する。
電源電流工υを電源電圧ｖＡｃと［明相（つまり力率＝
１）とするには、商用電源連系用低周波インバータ６中
のスイッチング素子６１．６２．６３．６４を位相角α
＝０°で制御する。つまり電源電圧ＶＡＣがＯとなるタ
イミングでスイッチング素子（図ではサイリスタ）６１
．６４又は６２．６３の組合せでオンさせる。
１）とするには、商用電源連系用低周波インバータ６中
のスイッチング素子６１．６２．６３．６４を位相角α
＝０°で制御する。つまり電源電圧ＶＡＣがＯとなるタ
イミングでスイッチング素子（図ではサイリスタ）６１
．６４又は６２．６３の組合せでオンさせる。
従ってインバータ６の入力側の電圧■ＩＮＶは、スイッ
チング素子６１．６２．６３．６４の４通状態（二応じ
て、商用電源が全波整流された電圧波形となる。−刃高
周波インバータ２において、菖速２イツチング素子２１
．２２．２３．２４のうち、２１．２４又は２２．２３
のｔ目金せでオンさせると高周波トランス３の一次側（
高周波インバータ側を一次側、整流器側を二次側とする
。）に直流電圧ＶＤＣが印加され、従って二次側に電圧
ｖ２が現われる。つまり、トランスの巻数比をｎｌ：ｎ
２として スイッチング素子２１．２４オンの場合 Ｖ２”
ＶＤＣスイッチング素子２２．２３オンの場合 Ｖ２”
ＶＤＣｌ その他の場合 ｖ２４ ｏ又は無励磁となる。
チング素子６１．６２．６３．６４の４通状態（二応じ
て、商用電源が全波整流された電圧波形となる。−刃高
周波インバータ２において、菖速２イツチング素子２１
．２２．２３．２４のうち、２１．２４又は２２．２３
のｔ目金せでオンさせると高周波トランス３の一次側（
高周波インバータ側を一次側、整流器側を二次側とする
。）に直流電圧ＶＤＣが印加され、従って二次側に電圧
ｖ２が現われる。つまり、トランスの巻数比をｎｌ：ｎ
２として スイッチング素子２１．２４オンの場合 Ｖ２”
ＶＤＣスイッチング素子２２．２３オンの場合 Ｖ２”
ＶＤＣｌ その他の場合 ｖ２４ ｏ又は無励磁となる。
故（二、整流器４の出力電圧ＶｒｌＥｃはスイッチング
素子２１．２４オン又は２２．２３オフ （Ｄ Ｓ 合
ＶＲＥＣ” ＶＤＣ その他の場合 ＶＲＥＣ畔０となる。従
ってリアクトル５に印加される電圧はＶＲＥＣ−ＶＩＮ
Ｙ″ｒｓるのでスイッチング素子２１．２４又は２２．
２３の組合せでオンの場合 −ＶＤＣ−’ＶＩＮＹ −−−一−（Ａ）ｌ その他の場合 −ＶＩＮＹ・−（Ｂ） 様に、トランスの巻数比＋１にｎ２ を決めておけば
。
素子２１．２４オン又は２２．２３オフ （Ｄ Ｓ 合
ＶＲＥＣ” ＶＤＣ その他の場合 ＶＲＥＣ畔０となる。従
ってリアクトル５に印加される電圧はＶＲＥＣ−ＶＩＮ
Ｙ″ｒｓるのでスイッチング素子２１．２４又は２２．
２３の組合せでオンの場合 −ＶＤＣ−’ＶＩＮＹ −−−一−（Ａ）ｌ その他の場合 −ＶＩＮＹ・−（Ｂ） 様に、トランスの巻数比＋１にｎ２ を決めておけば
。
リアクトル５を流れる？ｌｆ流ＩＬは
（５）の場合 工Ｌ 増加
（Ｂ）の場合 工Ｌ 減少 となる。
ここで注目すべき点は、高速スイッチング素子２１゜２
４又は２２．２３の組合せのどちらに於ても、その結果
として、リアクトルを流れる電流ＩＬを増加させること
かできることである０従ってトランスの飽和を考慮した
場合、ＩＬを増加させなければならない期間に於て、
２１．２４又は２２．２３がオンしている時間をバラ
ンスよく制御してやれば良いことになる０ 以下、本発明の一実施例を第１図を参照して説明する。
４又は２２．２３の組合せのどちらに於ても、その結果
として、リアクトルを流れる電流ＩＬを増加させること
かできることである０従ってトランスの飽和を考慮した
場合、ＩＬを増加させなければならない期間に於て、
２１．２４又は２２．２３がオンしている時間をバラ
ンスよく制御してやれば良いことになる０ 以下、本発明の一実施例を第１図を参照して説明する。
この図は、第６図の主回路構成を同一としていて、図中
の電源′電流ＩＵ （つまりリアクトル電流ＩＬ ）を
所定の正弦波状の電流になる様（二制御しつつ、かつ高
周波トランス３が飽牙丁しない様に高周波インバータ２
中の高速スイッチング素子２１゜２２、２３．２４を駆
動するためのブロック図でおる。
の電源′電流ＩＵ （つまりリアクトル電流ＩＬ ）を
所定の正弦波状の電流になる様（二制御しつつ、かつ高
周波トランス３が飽牙丁しない様に高周波インバータ２
中の高速スイッチング素子２１゜２２、２３．２４を駆
動するためのブロック図でおる。
スイッチングパターン発生回路１００では゛電源電流Ｉ
Ｕを所定の正弦波状の電流にするために、高周波インバ
ータ２中のスイッチング素子のスイッチング信号５Ｗ１
４．５Ｗ２３を出力する０そのためにまず整流器４の出
力ＶＲＥＣとして発生すべき電圧のパターンＶＰＡＴを
電圧パターン発生回路より出力する。
Ｕを所定の正弦波状の電流にするために、高周波インバ
ータ２中のスイッチング素子のスイッチング信号５Ｗ１
４．５Ｗ２３を出力する０そのためにまず整流器４の出
力ＶＲＥＣとして発生すべき電圧のパターンＶＰＡＴを
電圧パターン発生回路より出力する。
この電圧パターン発生回路に、通常よく行なわれている
様な、ある電流基準の付近に被１Ｕ制御電流が存在する
様に比較器で比較してオン、オフのパターンつまり牝、
圧パターンＶＰＡＴを発生する回路（直接電流比較型パ
ルス幅変調制御）や、所定の電流を流す様な電圧基準と
三角波を比較してＶＲＥＣとして発生すべき電圧パター
ンＶＰＡＴを発生する回路（三角波比較型パルス幅変調
制御）、あるいは、あらかじめ演算等により電圧パター
ンを用意しておく株な回路等で良い。ここで注目すべき
点け、発生された電圧パターンＶＰＡＴは、特にトラン
スの飽オｌを意識せずに、電源電、流１υつ−まりリア
クトル電流ＩＬ′４ｒ：ｍｌＪ御するための任意のパタ
ーンで艮い点である。ただし、振幅変調制御ではなくパ
ルス幅変調制御である。よって、発生された都、圧ＶＰ
ＡＴｄ幅の広いパルスを含んでいても良い。
様な、ある電流基準の付近に被１Ｕ制御電流が存在する
様に比較器で比較してオン、オフのパターンつまり牝、
圧パターンＶＰＡＴを発生する回路（直接電流比較型パ
ルス幅変調制御）や、所定の電流を流す様な電圧基準と
三角波を比較してＶＲＥＣとして発生すべき電圧パター
ンＶＰＡＴを発生する回路（三角波比較型パルス幅変調
制御）、あるいは、あらかじめ演算等により電圧パター
ンを用意しておく株な回路等で良い。ここで注目すべき
点け、発生された電圧パターンＶＰＡＴは、特にトラン
スの飽オｌを意識せずに、電源電、流１υつ−まりリア
クトル電流ＩＬ′４ｒ：ｍｌＪ御するための任意のパタ
ーンで艮い点である。ただし、振幅変調制御ではなくパ
ルス幅変調制御である。よって、発生された都、圧ＶＰ
ＡＴｄ幅の広いパルスを含んでいても良い。
電圧パターン発生回路により発生した電圧パターン信号
ＶＰＡＴは、スイッチング崗子選択回路へ入力される。
ＶＰＡＴは、スイッチング崗子選択回路へ入力される。
この回路では、次にオンすべきスイッチング素子２１．
２４又は２２．２３の組合せを選択する。例えば２１．
２４をオンすべき楊せは、２１．２４選択信号５ＥＬ１
４を縦短絡防止用遅延回路へ出力する。
２４又は２２．２３の組合せを選択する。例えば２１．
２４をオンすべき楊せは、２１．２４選択信号５ＥＬ１
４を縦短絡防止用遅延回路へ出力する。
そこで例えば数μＳＥＣの遅延ののち、 ２１ 、２４
オン信号５Ｗ１４がスイッチング索子駆動回路へ出力さ
れて、スイッチング素子２１．２４にそれぞれ態動信号
Ｄｉ、Ｄ４が出力される。そして素子２１ 、
２４が導通して高周波トランス３の一次側へ直流電圧Ｖ
ＤＣが印加され、その結果ＶＲＥＣｉ：電圧が現われて
、リアクトル電流ＩＬが増加する。一方スイツチング素
子２１．２４オン信号５Ｗ１４及び２２．２３オン信号
５ｗ２３は、磁束制御回路１０１へも出力される。そこ
で、まず５Ｗ１４．８Ｗ２３は極性付全導通時間計３°
９回゛路へ入力され、る。そこでは、 ５Ｗ１４又は
５ｗ２３の信号が出ている時間を符号付で計測する。つ
ます５ｗｔ４が出力されている時間は正、 ５ｗ２３が
出力されている時間は負としてその総和をとる。その結
果が極性付全導通時間Ｔ６Ｎとなる。このＴ（ＩＮは、
鍋拘波トランス３内に発生する磁束の模擬信号つまり発
生磁束レベルと見ることができる。従って本発明におい
ては、この極性付全導通時間’ｒ＝Ｎがある一定レベル
を越えない様に制御を行なうことにより、高周波トラン
ス３の磁束の飽和を防止あるいは制御している。この時
間データＴ６Ｎは次に領域判別回路へ出力される。ＴＡ
Ｎがある上限値Ｕ ＬＭＴを越えた場合、上限オーバ信
号ｕＬ＝ｖが出力される。またある下限イ直Ｄ Ｌ Ｍ
Ｔを下まわった場合、下限オーバ信号ＤＬにＶが出力
される。またそれらの限界値内に位置する場合には交互
スイッチング信号ＡＬＴカ出力さレル。それらの信９ｙ
（ＵＬ５Ｖ、 ＤＩｏ；Ｖ、 ＡＬＴ ）は、スイッ
チング素子辿択回路へ出力され、その信号をもとにして
スイッチング素子の組（２１，２４）（２２，２３）を
選択する。
オン信号５Ｗ１４がスイッチング索子駆動回路へ出力さ
れて、スイッチング素子２１．２４にそれぞれ態動信号
Ｄｉ、Ｄ４が出力される。そして素子２１ 、
２４が導通して高周波トランス３の一次側へ直流電圧Ｖ
ＤＣが印加され、その結果ＶＲＥＣｉ：電圧が現われて
、リアクトル電流ＩＬが増加する。一方スイツチング素
子２１．２４オン信号５Ｗ１４及び２２．２３オン信号
５ｗ２３は、磁束制御回路１０１へも出力される。そこ
で、まず５Ｗ１４．８Ｗ２３は極性付全導通時間計３°
９回゛路へ入力され、る。そこでは、 ５Ｗ１４又は
５ｗ２３の信号が出ている時間を符号付で計測する。つ
ます５ｗｔ４が出力されている時間は正、 ５ｗ２３が
出力されている時間は負としてその総和をとる。その結
果が極性付全導通時間Ｔ６Ｎとなる。このＴ（ＩＮは、
鍋拘波トランス３内に発生する磁束の模擬信号つまり発
生磁束レベルと見ることができる。従って本発明におい
ては、この極性付全導通時間’ｒ＝Ｎがある一定レベル
を越えない様に制御を行なうことにより、高周波トラン
ス３の磁束の飽和を防止あるいは制御している。この時
間データＴ６Ｎは次に領域判別回路へ出力される。ＴＡ
Ｎがある上限値Ｕ ＬＭＴを越えた場合、上限オーバ信
号ｕＬ＝ｖが出力される。またある下限イ直Ｄ Ｌ Ｍ
Ｔを下まわった場合、下限オーバ信号ＤＬにＶが出力
される。またそれらの限界値内に位置する場合には交互
スイッチング信号ＡＬＴカ出力さレル。それらの信９ｙ
（ＵＬ５Ｖ、 ＤＩｏ；Ｖ、 ＡＬＴ ）は、スイッ
チング素子辿択回路へ出力され、その信号をもとにして
スイッチング素子の組（２１，２４）（２２，２３）を
選択する。
以上の様子を第２図のタイミングチャートをもとにして
、更に説明する。図の様な電圧パターン信号ＶＰＡＴが
電圧パターン発生回路より出力された場合を考える。こ
のＶＰＡＴは、ｎｌ」記の様に、整流器４の出力電圧Ｖ
ＲＥＣとほぼ相似の関１イ（にある。
、更に説明する。図の様な電圧パターン信号ＶＰＡＴが
電圧パターン発生回路より出力された場合を考える。こ
のＶＰＡＴは、ｎｌ」記の様に、整流器４の出力電圧Ｖ
ＲＥＣとほぼ相似の関１イ（にある。
図中のＡで示される時点よりも前の期間は、極性付全導
通時間ＴＡＮ （すなわち、発生磁束模擬信号）は、上
限ＵＬＭＴ 、下限ＤＬＭＴ内にあるため、それぞれの
限界オーバ信号ＵＬ５Ｖ、 ＤＬ５Ｖは出力されず、交
互スイッチング信号ＡＬＴが出力されている。
通時間ＴＡＮ （すなわち、発生磁束模擬信号）は、上
限ＵＬＭＴ 、下限ＤＬＭＴ内にあるため、それぞれの
限界オーバ信号ＵＬ５Ｖ、 ＤＬ５Ｖは出力されず、交
互スイッチング信号ＡＬＴが出力されている。
このＡＬＴが出力されている期間（つまり“Ｈ′）は、
図の様ｆ：、 ＶＰＡＴが出力さＡるごトニ、５Ｗ１４
．５Ｗ２３が交互に出力される。ここで、前回どちらの
組が導通状態にあったかは、スイッチング素子記憶回路
からの信号ＭＥＭ１４． ＭＢＭ２３をもとにしている
０その結果、高周波トランス３には正、負の電圧が交互
に印加される。しかしながら５Ｗ１４．５Ｗ２３のオン
時間は、ＶＰＡＴのオン時間によるため、必ずしも同一
でない。従って、その総和であるＴＡＮのレベルも次第
に増加（あるいは減少）シ、その結果上限値（あるいは
下限ｉｌ［）をオーバする。第２図では、Ａ点において
、上限値を越えた場合を示している。この時点で、上限
オーバ信号ＵＬ２Ｉが出力され、同時に（実ＩｆＡは縦
短絡防止のための微小時間経過後であるが、図では略し
である。）ｓｗ１４信号をリセットして５ｗ２３信号を
出力することにより、高周波インバータ２においては、
素子（２１，２４，）の組から（２２，２３）の組へと
導通状態が替わり、高周波トランス３には、正から負の
極性の電圧が印加される。一方その二次電圧ｖ２は、整
流器４により整流されるためｓ ｖＲＥＣには電圧が現
われ、その結果リアクトル電流を増加させ続けることが
できる。その後ＴδＮは減少して、上限・下限内に設け
られた限界値オーバ信号リセットレベルＲ８Ｔｉ；Ｖ（
図では、中心にとっであるが、任意でよい。）に達した
時点で（第２図中ではＡ′点） ＵＬにＶ倍信号リセッ
トする。図にも示しである様にＵＬ５Ｖが出力されてい
る期間は、５ｗ２３のみを出力する様にする。
図の様ｆ：、 ＶＰＡＴが出力さＡるごトニ、５Ｗ１４
．５Ｗ２３が交互に出力される。ここで、前回どちらの
組が導通状態にあったかは、スイッチング素子記憶回路
からの信号ＭＥＭ１４． ＭＢＭ２３をもとにしている
０その結果、高周波トランス３には正、負の電圧が交互
に印加される。しかしながら５Ｗ１４．５Ｗ２３のオン
時間は、ＶＰＡＴのオン時間によるため、必ずしも同一
でない。従って、その総和であるＴＡＮのレベルも次第
に増加（あるいは減少）シ、その結果上限値（あるいは
下限ｉｌ［）をオーバする。第２図では、Ａ点において
、上限値を越えた場合を示している。この時点で、上限
オーバ信号ＵＬ２Ｉが出力され、同時に（実ＩｆＡは縦
短絡防止のための微小時間経過後であるが、図では略し
である。）ｓｗ１４信号をリセットして５ｗ２３信号を
出力することにより、高周波インバータ２においては、
素子（２１，２４，）の組から（２２，２３）の組へと
導通状態が替わり、高周波トランス３には、正から負の
極性の電圧が印加される。一方その二次電圧ｖ２は、整
流器４により整流されるためｓ ｖＲＥＣには電圧が現
われ、その結果リアクトル電流を増加させ続けることが
できる。その後ＴδＮは減少して、上限・下限内に設け
られた限界値オーバ信号リセットレベルＲ８Ｔｉ；Ｖ（
図では、中心にとっであるが、任意でよい。）に達した
時点で（第２図中ではＡ′点） ＵＬにＶ倍信号リセッ
トする。図にも示しである様にＵＬ５Ｖが出力されてい
る期間は、５ｗ２３のみを出力する様にする。
その後ＡＬＴ信号が復活することによす、Ａ’点以後は
、Ａ点以前の様に交互スイッチングを繰り返すことにな
る。
、Ａ点以前の様に交互スイッチングを繰り返すことにな
る。
以上の様に’ｉｂ制御することにより、極性付全導通時
間Ｔ６Ｎ″ｊなわち、発生磁束模擬値は上限（ＵＬＭＴ
）及び下限（ＤＬＮ円゛）範囲内に入り、従ってトラン
スの飽和に理想的な場合防止できる。しかしながら爽涼
問題としてスイッチング素子のターンオン時間、ターン
オフ時間のばらつき、あるいはスイッチング時の蜘渡現
象（振動等）の影響、直流電圧の時間的なｆ、鉤又は制
御誤差の蓄積（ディジタル制御の場合量子化誤差、アナ
ログ制御の場合ドリフトによる誤差等）等のため、磁束
制御回路上では、正規に制御を行なっているにもかかわ
らず、 □トランスに於ては次第 飽和の方向へ進ん
で行くことがありうる。その蛤策として、第１図の様に
、飽和検出回路を設け、そこから出力されるトランス飽
和信号ＳＡＴにより、磁束制御回路にいわばリセットを
かける様にする。そこでこの飽和検出回路について説明
する。一般にトランスが飽和し始 。
間Ｔ６Ｎ″ｊなわち、発生磁束模擬値は上限（ＵＬＭＴ
）及び下限（ＤＬＮ円゛）範囲内に入り、従ってトラン
スの飽和に理想的な場合防止できる。しかしながら爽涼
問題としてスイッチング素子のターンオン時間、ターン
オフ時間のばらつき、あるいはスイッチング時の蜘渡現
象（振動等）の影響、直流電圧の時間的なｆ、鉤又は制
御誤差の蓄積（ディジタル制御の場合量子化誤差、アナ
ログ制御の場合ドリフトによる誤差等）等のため、磁束
制御回路上では、正規に制御を行なっているにもかかわ
らず、 □トランスに於ては次第 飽和の方向へ進ん
で行くことがありうる。その蛤策として、第１図の様に
、飽和検出回路を設け、そこから出力されるトランス飽
和信号ＳＡＴにより、磁束制御回路にいわばリセットを
かける様にする。そこでこの飽和検出回路について説明
する。一般にトランスが飽和し始 。
ぬると、励磁電流が増加し、２次電圧が低下する。
第３図に定性的な電圧、電流波形を示す。従って ゛ト
ランスの飽和を検出するためには１２次電圧■２又は−
次電流工ｌを監視することによりｖｚの場合は電圧の低
下、工ｌの場合は工１中の励磁電流の増加を検出すれば
良い。ただし励磁電流の増加を精度良く検出するために
はｓ １１鶏：流を精度良くかつ高速に検出すン必要
があるため、一般＋二Ｖ２を検出するよりは一度が高い
。またトランスに磁束センサを埋め込み、Ｂ−ＨＩＰ！
Ｐ性上のポイントを直接監視して、飽和点を検出する方
法も考えられる。
ランスの飽和を検出するためには１２次電圧■２又は−
次電流工ｌを監視することによりｖｚの場合は電圧の低
下、工ｌの場合は工１中の励磁電流の増加を検出すれば
良い。ただし励磁電流の増加を精度良く検出するために
はｓ １１鶏：流を精度良くかつ高速に検出すン必要
があるため、一般＋二Ｖ２を検出するよりは一度が高い
。またトランスに磁束センサを埋め込み、Ｂ−ＨＩＰ！
Ｐ性上のポイントを直接監視して、飽和点を検出する方
法も考えられる。
第４図に、２次電圧■２を監視した場合の飽和検出回路
の一実施例を示す。２次′区圧が飽和したかどうかレベ
ルチェックする信号ｖ２ ｉ”ｔ ｓ ２次電圧■２又
は検出用３次巻線電圧■３を整流後直流′は圧ＶＤＣと
の除算結果を使用する０この目的はＶＤＣの時間的な変
動を考慮して、レベルチェックする信号ｖＱを正規化す
るためのものである０従ってＶＤＣが一定、つｔ リｖ
１のピーク一定の場合省略可能である。
の一実施例を示す。２次′区圧が飽和したかどうかレベ
ルチェックする信号ｖ２ ｉ”ｔ ｓ ２次電圧■２又
は検出用３次巻線電圧■３を整流後直流′は圧ＶＤＣと
の除算結果を使用する０この目的はＶＤＣの時間的な変
動を考慮して、レベルチェックする信号ｖＱを正規化す
るためのものである０従ってＶＤＣが一定、つｔ リｖ
１のピーク一定の場合省略可能である。
ｖＱと飴、和検出レベル５ＡＴＬＢＬと比較して％”２
＜５ＡＴＬＢＬとなった時点で飽和検出信号ＳＡＴを第
１図における極性付全導通時間計算回路へ出力する。
＜５ＡＴＬＢＬとなった時点で飽和検出信号ＳＡＴを第
１図における極性付全導通時間計算回路へ出力する。
極性付全導通時間計算回路では、飽和検出信号ＳＡＴを
受けると、 ５ＷＬ４又は５ｗ２３の信号（又はＭＥＭ
１４ 、 ｈｉＥＭ２３ ）よりスイッチング素子（２
１，２４） （２２゜２３）の組合せのうち、どちらが
導通しているかをチェックして、トランスに印加されて
いる′電圧の極性を判断する。そして、飽和時補正デー
タ転送回路より、 ５Ｗ１４の場合 ＋極性飽和補正レベル５ＡＣＰ （）
ＵＬＭＴ）ｓｗ２３の場合 −極性飽和補正レベルＳＡ
ＣＭ （（ＤＬＭＴ）を読み込んで、極性付全導通時間
’ｒ＝Ｎｉ、強制的にセットする０これが、飽和検出時
における、飽和制御回路のリセット機構である。以後、
飽和制御回路は新しくセットされたＴδＮの値をＵＬＭ
Ｔ。
受けると、 ５ＷＬ４又は５ｗ２３の信号（又はＭＥＭ
１４ 、 ｈｉＥＭ２３ ）よりスイッチング素子（２
１，２４） （２２゜２３）の組合せのうち、どちらが
導通しているかをチェックして、トランスに印加されて
いる′電圧の極性を判断する。そして、飽和時補正デー
タ転送回路より、 ５Ｗ１４の場合 ＋極性飽和補正レベル５ＡＣＰ （）
ＵＬＭＴ）ｓｗ２３の場合 −極性飽和補正レベルＳＡ
ＣＭ （（ＤＬＭＴ）を読み込んで、極性付全導通時間
’ｒ＝Ｎｉ、強制的にセットする０これが、飽和検出時
における、飽和制御回路のリセット機構である。以後、
飽和制御回路は新しくセットされたＴδＮの値をＵＬＭ
Ｔ。
ＤＬＭＴの範囲内に復帰する様に動作し、速やかに飽和
の解除が実現される。
の解除が実現される。
以上の様子を第５図のタイムチャートをもとじ説明する
。Ｂの時点で飽和信号ＳＡＴが発生すると、この場合、
５Ｗ１４が出力（素子２１．２４がオン）されている
ので、トランスは十極性で飽和していることになり、そ
の結果Ｔ′ＯＮには、十極性ｆｆＡ和補正レベル５ＡＣ
Ｐがセットされる。領域判別回路では、ＴδＮの値をと
もに、上限オーバ信号ＵＬ５Ｖを出力して交互スイッチ
ング信号ＡＬＴをリセットする。
。Ｂの時点で飽和信号ＳＡＴが発生すると、この場合、
５Ｗ１４が出力（素子２１．２４がオン）されている
ので、トランスは十極性で飽和していることになり、そ
の結果Ｔ′ＯＮには、十極性ｆｆＡ和補正レベル５ＡＣ
Ｐがセットされる。領域判別回路では、ＴδＮの値をと
もに、上限オーバ信号ＵＬ５Ｖを出力して交互スイッチ
ング信号ＡＬＴをリセットする。
その結果、スイッチング素子選択回路では、ＵＬδＶが
出力されている期間は、當に５ＥＬ２３を出力すること
によりスイッチング素子２２．２３がｍＡしてトランス
には一極性の電圧が印加されて飽和を解除する。
出力されている期間は、當に５ＥＬ２３を出力すること
によりスイッチング素子２２．２３がｍＡしてトランス
には一極性の電圧が印加されて飽和を解除する。
勿論、上限値ＵＬＭＴ 、下限値Ｄ Ｌ Ｍ Ｔの値を
、その時の直流電圧ＶＤＣのレベルに合せて、適当に増
減させて、制御を行なうことも可能である。
、その時の直流電圧ＶＤＣのレベルに合せて、適当に増
減させて、制御を行なうことも可能である。
［発明の効果］
以上述べ友様に、本発明によれば、高周波トランスの飽
和を防止する様に、高周波トランスのスイッチング素子
のオン、オフを制御し、また制御誤走等の蓄積により、
実際にトランスが飽和し始めた場合においても速やかに
飽和解除の方向へ動作させ、そのｆ、＜９合でも連続し
て霜゛、力変換装散の出力電流を所架の１゛１に制御し
ている。従って高周波トランスの限界設計が可能となり
、トランスの小形化、高効嘉化が図れ、その結果電力変
換装渦″として小形化、尚効率化が可能となる。
和を防止する様に、高周波トランスのスイッチング素子
のオン、オフを制御し、また制御誤走等の蓄積により、
実際にトランスが飽和し始めた場合においても速やかに
飽和解除の方向へ動作させ、そのｆ、＜９合でも連続し
て霜゛、力変換装散の出力電流を所架の１゛１に制御し
ている。従って高周波トランスの限界設計が可能となり
、トランスの小形化、高効嘉化が図れ、その結果電力変
換装渦″として小形化、尚効率化が可能となる。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の動作を説明するためのタイミングチャート、第
３図は一般のトランスの電圧電流の定住的な波形図、第
４図は第１図の飽和検出回路の一例を示すブロック図、
第５図は本発明の詳細な説明するためのタイミングチャ
ート、第６図に本発明が適用される電力変換装置のイｎ
成因である０ １・・・直流電源 ２・・・高周波イ、ンバータ
３・・・扁周波トランス ２１、２２．２３．２４・・・高速スイッチング素子４
・・・全波整流器 ７・・・商用電源Ｔ２ｉＮ・・
・極性付全導通時間 ＵＬＭＴ・・・導通時間上限値 ＤＬＭＴ・・・導通時間下限値 ＳＡＴ・・・トランス飽和信号 ５ＡＣＰ・・・中極性飽和補正レベル ＳＡＣＭ・・・−極性飽和補正レベル １００・・・スイッチングパターン発生回路１０１・・
・磁束制御回路 代埋入 弁理士 則 近 憲 佑（ほか１名） ″
′第２図 ′ム″
第１図の動作を説明するためのタイミングチャート、第
３図は一般のトランスの電圧電流の定住的な波形図、第
４図は第１図の飽和検出回路の一例を示すブロック図、
第５図は本発明の詳細な説明するためのタイミングチャ
ート、第６図に本発明が適用される電力変換装置のイｎ
成因である０ １・・・直流電源 ２・・・高周波イ、ンバータ
３・・・扁周波トランス ２１、２２．２３．２４・・・高速スイッチング素子４
・・・全波整流器 ７・・・商用電源Ｔ２ｉＮ・・
・極性付全導通時間 ＵＬＭＴ・・・導通時間上限値 ＤＬＭＴ・・・導通時間下限値 ＳＡＴ・・・トランス飽和信号 ５ＡＣＰ・・・中極性飽和補正レベル ＳＡＣＭ・・・−極性飽和補正レベル １００・・・スイッチングパターン発生回路１０１・・
・磁束制御回路 代埋入 弁理士 則 近 憲 佑（ほか１名） ″
′第２図 ′ム″
Claims (1)
- 直流を高周波交流に変換する高周波インバータと、該高
周波インバータに接続される高周波トランスと、該高周
波トランスと交流系統の間に設けられる整流器、エネル
ギー蓄積素子、交流系統連系用インバータとを最少構成
要素とする電力変換装置に於て、前記交流系統に所望の
電流を流すため前記高周波インバータのスイッチング素
子に導通・非導通信号を発生するスイッチングパターン
発生手段に対し、前記高周波トランスの発生磁束レベル
を演算し、該磁束レベルが第１の所定値の範囲を越えた
場合、別の転流指令を前記スイッチングパターン発生手
段に与える磁束制御手段、前記高周波トランスの飽和を
検出する飽和検出手段、及び前記飽和検出手段の出力信
号を入力として、前記磁束制御手段の演算された磁束レ
ベルを第１の所定値以上の第２の所定値に置きかえる補
正手段を具備したことを特徴とする電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59168790A JPS6149666A (ja) | 1984-08-14 | 1984-08-14 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59168790A JPS6149666A (ja) | 1984-08-14 | 1984-08-14 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6149666A true JPS6149666A (ja) | 1986-03-11 |
| JPH0568950B2 JPH0568950B2 (ja) | 1993-09-30 |
Family
ID=15874518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59168790A Granted JPS6149666A (ja) | 1984-08-14 | 1984-08-14 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6149666A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181672A (ja) * | 1987-01-23 | 1988-07-26 | Sanyo Denki Co Ltd | パルス幅変調インバ−タの制御回路 |
-
1984
- 1984-08-14 JP JP59168790A patent/JPS6149666A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181672A (ja) * | 1987-01-23 | 1988-07-26 | Sanyo Denki Co Ltd | パルス幅変調インバ−タの制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0568950B2 (ja) | 1993-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1998026488A3 (en) | Standby power system | |
| CN103986347B (zh) | 一种具有保护功能的三相桥式半控整流触发电路 | |
| JPH07194196A (ja) | 巻線形誘導機の制御装置 | |
| JPS6149666A (ja) | 電力変換装置 | |
| KR101920843B1 (ko) | 히터 제어용 scr 전력 제어 장치 | |
| US4122516A (en) | Inverter control apparatus | |
| JP3457454B2 (ja) | 交直変換装置の高調波抑制協調制御装置 | |
| JPH10178785A (ja) | ゼロ電圧回路およびインバータ | |
| JPH05344732A (ja) | スイッチングレギュレータ型電源装置 | |
| JPH08331862A (ja) | 無停電電源装置 | |
| JP2728682B2 (ja) | 電算機用無停電付電源装置 | |
| JPS59209074A (ja) | インバ−タ装置 | |
| JPS6318965A (ja) | エネルギ−変換器 | |
| JPS61134675A (ja) | 電源電圧瞬間停電検出回路 | |
| JPS58116076A (ja) | 転流余裕角検出回路 | |
| JPH082180B2 (ja) | 交直変換器 | |
| JPS6096133A (ja) | 電源装置 | |
| JPH0793793B2 (ja) | 電池電力貯蔵システム | |
| JPS6293889A (ja) | 過電流保護回路 | |
| JPH04322136A (ja) | 電源装置 | |
| JPS6249812B2 (ja) | ||
| JPS621019A (ja) | 電力変換装置 | |
| JPH1169819A (ja) | サイリスタ変換器の制御装置 | |
| JP2005304172A (ja) | インバータ制御装置 | |
| JPS60234488A (ja) | 交流電動機の制御装置 |