JPS6149255A - Initial program loading system of terminal equipment - Google Patents

Initial program loading system of terminal equipment

Info

Publication number
JPS6149255A
JPS6149255A JP17057684A JP17057684A JPS6149255A JP S6149255 A JPS6149255 A JP S6149255A JP 17057684 A JP17057684 A JP 17057684A JP 17057684 A JP17057684 A JP 17057684A JP S6149255 A JPS6149255 A JP S6149255A
Authority
JP
Japan
Prior art keywords
program
identification information
main memory
loaded
written
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17057684A
Other languages
Japanese (ja)
Inventor
Hiromi Yoshitomi
吉冨 洋巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17057684A priority Critical patent/JPS6149255A/en
Publication of JPS6149255A publication Critical patent/JPS6149255A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To load surely an initial program by writing discriminating information corresponding to a program or data to an external memory and at the same time the discriminating information corresponding to a system program on a main memory respectively. CONSTITUTION:The discriminating information corresponding to a program or data is written on a specific area of external memories 2-4 respectively. While the discriminating information 9 corresponding to a system program is written on a main memory 1. A processor 7 gives accesses to memories 2-4 in the prescribed order and loads the contents of said specific area to the memory 1. Then the processor 7 executes the loaded program when coincidence is obtained between the discriminating information written previously and the discriminating information loaded newly.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は端末処理装置の初期プログラムローデング(
Z n i ti a l P r Og r am 
LOa d i n g 以下工PLと略記する)方式
に関するものである。
[Detailed Description of the Invention] [Technical Field of the Invention] This invention relates to initial program loading (
Z niti a l P r O g r a m
This relates to the LOading (hereinafter abbreviated as PL) method.

〔従来技術〕[Prior art]

一般的な端末装置は第5図に示すように、システムプロ
グラム(6)がローデングされる主メそり(1)と、何
れかにシステムプログラムが格納された、たとえばフロ
ッピー・ディスク・メモリ(floppydisk m
emory)でなる外部メモリ(2)〜(4)と、IP
Lするためにこれらの外部メモリの何れかを選択するX
PL選択スイッチ(5)と、端末装置全体全制御する中
央処理装置(CPU)を含む処理装置(γ)と、電源投
入またはシステムリセットのためのスイッチ(8)とを
備えている。なお、主メモリ(1)にローデングされた
システムプログラム(6)はオペレーテング・システム
(O8\ ドライバ類および各種ユーティリティを含む
ものである。
As shown in FIG. 5, a typical terminal device has a main memory (1) into which a system program (6) is loaded, and a floppy disk memory (floppy disk memory) in which the system program is stored.
external memory (2) to (4) consisting of
Select any of these external memories to
It includes a PL selection switch (5), a processing unit (γ) including a central processing unit (CPU) that controls the entire terminal device, and a switch (8) for turning on the power or resetting the system. The system program (6) loaded into the main memory (1) includes an operating system (O8\drivers) and various utilities.

この第5図において、操作者がIPL選択スイッチ(5
)Kより予めIPLする外部メモリ(2)〜(4)の何
れかを選択し、次いで、端末装置の電源投入あるいはこ
れと同等の操作を行うことにより、選択された外部メモ
リの特定領域に格納されているシステムプログラム(6
)が主メモリ(1)にローデングさ扛、処理装置(7)
によってこのプログラムが実行される。
In FIG. 5, the operator selects the IPL selection switch (5).
) Select any of the external memories (2) to (4) to be IPLed in advance from K, and then turn on the power of the terminal device or perform an equivalent operation to store it in a specific area of the selected external memory. system program (6
) is loaded into the main memory (1) and the processing unit (7)
This program is executed by:

この場合、工PL可能なものは外部メモリ(2)〜(4
)の何れか一つに限られるのが一般的であり、操作者が
IPL可能な外部メモリヲ予め知っていなければIPL
できないことになる。
In this case, the ones that can be programmed are external memories (2) to (4).
), and if the operator does not know in advance that there is an external memory that can be IPLed, the IPL
It turns out you can't do it.

一方、処理装置(γ)は主メモリ(1)にローデングさ
れたプログラムを無条件で実行するため、操作者が誤っ
てシステムプログラムの格納されていない外部メモリヲ
選択した場合には、システムプログラム以外のプログラ
ムが主メモリ(1)にローデングされてそのまま実行さ
れ、予期しない障害の発生原因になることがあった。
On the other hand, since the processing unit (γ) unconditionally executes the program loaded in the main memory (1), if the operator accidentally selects an external memory in which no system program is stored, The program is loaded into the main memory (1) and executed as is, which may cause an unexpected failure.

〔発明の概要]宅 本発明は上記のような従来方式の欠点を除去する目的で
なされたもので、操作者が外部メモリを選択することに
代えて、複数種類の外部メモリを所定の順序に従ってア
クセスし、これらの外部メモリの何れかに格納さnてい
るシステムプログラムを捜し出して主メモリにローデン
グレ、これによって、IPLすべき外部メモlJ’を操
作者が知らない場合でも確実なIPL’jz行ない得る
と共に、予期しない障害の発生を抑え得る端末装置の工
PL方式を提案するものである。
[Summary of the Invention] The present invention was made for the purpose of eliminating the drawbacks of the conventional system as described above.Instead of the operator selecting an external memory, the present invention allows the operator to select multiple types of external memory in a predetermined order. accesses the system program stored in any of these external memories and loads it into the main memory, thereby ensuring a reliable IPL even if the operator does not know which external memory is to be IPLed. This paper proposes an engineering PL system for terminal equipment that can obtain the desired results and suppress the occurrence of unexpected failures.

〔発明の実施例〕[Embodiments of the invention]

第1図は本発明を実施する装置の構成例で、第5図と同
一の符号を付したものはそれぞれ同一の要素を示してい
る。そして、第5図中のIPL選択スイッチ(5) ′
ft除去して処理装置(ア)が外部メモリ(2)〜(4
)を直接アクセスし得るようにすると共に、システムプ
ログラムをこれ以外のデータ若しくにプログラムと識別
するべくシステムプログラムに対応した識別情報(0)
を主メモリ(1)に書き込んでいる0 また、外部メモリ(2)〜(4)としてフロッピー・デ
ィスク・メモリヲ用いたとき、従来は特定領域としての
たとえば○トラックにプログラム若しくはデータを格納
するだけであったが、ここではプログラム若しくはデー
タに対応する識別情報をそれぞれ特定領域の先頭に格納
している。
FIG. 1 shows an example of the configuration of an apparatus for implementing the present invention, and the same reference numerals as in FIG. 5 indicate the same elements. Then, the IPL selection switch (5) in Fig. 5'
ft is removed and the processing device (A) stores external memories (2) to (4).
) can be directly accessed, and identification information (0) corresponding to the system program to distinguish the system program from other data or programs.
Also, when floppy disk memory is used as external memory (2) to (4), conventionally, programs or data can only be stored in a specific area, such as track ○. However, here, identification information corresponding to programs or data is stored at the beginning of each specific area.

第2図はシステムプログラムが外部メモリ(2)に格納
されたものとしてその様子を示したもので、特定領域と
しての0トラツクにシステムプログラム(11)が格納
され、その先頭に識別情報((2)が格納されている。
Figure 2 shows the system program stored in the external memory (2).The system program (11) is stored in the 0 track as a specific area, and the identification information ((2) ) are stored.

また、第3図は識別情報(9)が予め書き込まれた主メ
モリ(1)の様子を示すもので、この識別情報(9)と
上記外部メモリ(2)に格納された識別情報(2)とが
等しく、他の外部メモリ(S)、(4)に格納される識
別情報はこの識別情報(9)と異っている。
Moreover, FIG. 3 shows the state of the main memory (1) in which identification information (9) is written in advance, and this identification information (9) and the identification information (2) stored in the external memory (2) are shown. are the same, and the identification information stored in other external memories (S) and (4) is different from this identification information (9).

このように構成された装置の動作を、処理装置(7)の
具体的処理手順を示す第4図のフローチャートをも参照
して以下に説明する。
The operation of the apparatus configured as described above will be described below with reference to the flowchart of FIG. 4 showing the specific processing procedure of the processing apparatus (7).

先ず、外部メモリ(2)〜(4)はIPLのためにアク
セスされる順番が予め定められており、端末装置の電源
投入(ステップ20)あるいはリセットスイッチ押下(
ステップ21)を行うと、処理装置(ア)が外部メモリ
(2)の特定領域に格納されているデータを主メモリ(
1)にローデングレ(ステップ22)、続いて、特定領
域に書き込まれている識別情報(旧と予め主メモリ(1
)に書き込まれた識別情報(9)とが一致しているか否
かを比較判定する(ステップ28)。
First, the order in which external memories (2) to (4) are accessed for IPL is predetermined, and when the terminal device is powered on (step 20) or the reset switch is pressed (
When step 21) is performed, the processing device (a) transfers the data stored in the specific area of the external memory (2) to the main memory (
1) is loaded (step 22), and then the identification information written in the specific area (old and main memory (1)
) is compared to determine whether or not the identification information (9) written in the file matches the identification information (9) (step 28).

上記比較判定の結果、両識別情報が一致しないときには
予め定めされた順序で外部メモリ(8)および(4)に
ついて同様の手順を踏んでシステムプログラムを捜しく
ステップ24〜ステツプ27)、倒れの外部メモリにも
システムプログラムが格納されていない場合には、エラ
ー処理に実行して終了する(ステップ29)。
As a result of the above comparison and judgment, if the two pieces of identification information do not match, the system program is searched for by following the same procedure for the external memories (8) and (4) in a predetermined order (steps 24 to 27), If the system program is not stored in the memory either, error handling is executed and the process ends (step 29).

なお、この場合のエラー処理とはたとえば、陰極線管(
CRT)画面にIPL不可の表示を行ってオペレータに
促すことをいう。
Note that error handling in this case is, for example, a cathode ray tube (
This refers to displaying a message on the CRT screen indicating that IPL is not possible to prompt the operator.

かくして、複数種類の外部メモリが処理装置に接続され
、これらの外部メモリの何れかにシステムプログラムが
格納されているとき、このシステムプログラムが操作者
の選択なしに自動的に捜し出されて主メモリにローデン
グさnlそして実行される。
Thus, when multiple types of external memories are connected to the processing unit and a system program is stored in any of these external memories, this system program is automatically searched out and stored in the main memory without operator selection. nl and executed.

なお、上記実施例では3種類の外部メモリしか接続され
ない端末装置について説明したが、IPL可能な外部メ
モリはこれ以上接続しても、あるいは、外部メモリ以外
の装置が接続されても、上述したと同様な処理を行い得
ることは言うまでもない0 〔発明の効果〕 以上の説明によって明らかな如く、本発明は外部メモリ
の特定領域にプログラム若しくはデータに対応する識別
情報を書き込むと共に、主メモリにシステムプログラム
に対応する識別情報全書き込み、所定の順序で外部メモ
l/ ’?アクセスして特定領域の内容を主メモリにロ
ーデングし、且つ、予め書き込まれた識別情報と新たに
ローデングした識別情報とが一致したときにローデング
したプログラムを実行すクヘで、工PLすべき外部メモ
リを操作者が知らない場合でも確実な工PLi行ない得
、これによって、他のプログラム若しくはデータを誤っ
て主メモリにローデングした場合に起こる予期しない障
害全防ぎ得るという効果が得られている。
Note that although the above embodiment describes a terminal device to which only three types of external memories are connected, even if more IPL-enabled external memories are connected, or even if devices other than external memories are connected, the above-mentioned results will still apply. It goes without saying that similar processing can be performed. [Effects of the Invention] As is clear from the above explanation, the present invention writes identification information corresponding to a program or data in a specific area of an external memory, and also writes a system program in the main memory. Write all the identification information corresponding to the external memory l/'? in a predetermined order. External memory to be accessed and loaded with the contents of a specific area into the main memory, and to execute the loaded program when the previously written identification information and the newly loaded identification information match. Even if the operator does not know the PLi, the operation can be performed reliably, and this has the effect of completely preventing unexpected failures that may occur when other programs or data are mistakenly loaded into the main memory.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を実施する装置の構成例をブロック的に
示した図、第2図および第3図はこの装置を構成する要
素の内容を説明するための説明図、第4図はこの装置の
動作を説明するためのフローチャート、第5図は従来の
方式を採る装置の構成例をブロック的に示した図でちる
。 (1)・・主メモリ   (2)〜(4)・・外部メモ
リ(5)・・IPL選択スイッチ (6)、(11)・・システムプログラム(7)・−処
理装置   (8)・・スイッチ(9)、((至)・・
識別情報 なお、各図中同一符号は同一または和尚部分を示すもの
とする。
FIG. 1 is a block diagram showing an example of the configuration of an apparatus for carrying out the present invention, FIGS. 2 and 3 are explanatory diagrams for explaining the contents of the elements constituting this apparatus, and FIG. FIG. 5 is a flowchart for explaining the operation of the device, and is a block diagram showing an example of the configuration of the device adopting the conventional method. (1) Main memory (2) to (4) External memory (5) IPL selection switch (6), (11) System program (7) Processing device (8) Switch (9), ((to)...
Identification information Note that the same reference numerals in each figure indicate the same or monk parts.

Claims (1)

【特許請求の範囲】[Claims] システムプログラムが格納されたものを含む複数種類の
外部メモリと、この外部メモリの内容がローデングされ
る主メモリと、この主メモリへのローデング、および、
ローデングされたプログラムを実行する処理装置とを備
える端末装置において、プログラム若しくはデータが書
き込まれる前記外部メモリの特定領域に、このプログラ
ム若しくはデータに対応する識別情報を書き込むと共に
、前記主メモリにシステムプログラムに対応する識別情
報を書き込み、前記処理装置が所定の順序で前記外部メ
モリをアクセスして特定領域の内容を前記主メモリにロ
ーデングし、且つ、予め書き込まれた識別情報と新たに
ローデングした識別情報とが一致するまでその処理を繰
返し、両識別情報が一致したときローデングしたプログ
ラムを実行することを特徴とする端末装置の初期プログ
ラムローデング方式。
multiple types of external memory including one in which system programs are stored, a main memory into which the contents of this external memory are loaded, and loading into this main memory;
In a terminal device equipped with a processing device that executes a loaded program, identification information corresponding to the program or data is written in a specific area of the external memory where the program or data is written, and a system program is written in the main memory. Writing corresponding identification information, the processing device accesses the external memory in a predetermined order and loads the contents of the specific area into the main memory, and combines the previously written identification information with the newly loaded identification information. An initial program loading method for a terminal device characterized in that the process is repeated until the two pieces of identification information match, and when the two pieces of identification information match, the loaded program is executed.
JP17057684A 1984-08-16 1984-08-16 Initial program loading system of terminal equipment Pending JPS6149255A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17057684A JPS6149255A (en) 1984-08-16 1984-08-16 Initial program loading system of terminal equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17057684A JPS6149255A (en) 1984-08-16 1984-08-16 Initial program loading system of terminal equipment

Publications (1)

Publication Number Publication Date
JPS6149255A true JPS6149255A (en) 1986-03-11

Family

ID=15907394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17057684A Pending JPS6149255A (en) 1984-08-16 1984-08-16 Initial program loading system of terminal equipment

Country Status (1)

Country Link
JP (1) JPS6149255A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01127043U (en) * 1988-02-19 1989-08-30

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01127043U (en) * 1988-02-19 1989-08-30

Similar Documents

Publication Publication Date Title
US5363502A (en) Hot stand-by method and computer system for implementing hot stand-by method
US6567912B1 (en) Method and apparatus for robust initialization of devices
JPS6149255A (en) Initial program loading system of terminal equipment
JPS6238746B2 (en)
JP2587468B2 (en) Lock data setting device
JP3130798B2 (en) Bus transfer device
JPS6013494B2 (en) Self-diagnosis method
JPH01155452A (en) System for confirming connection of data processing system
JPH08235029A (en) Storage method for system fault information
JP2635777B2 (en) Programmable controller
JPS5822765B2 (en) Program loading method in electronic computer system
JP2506591B2 (en) Auxiliary processor
JPH0279271A (en) Fault processing system for magnetic disk device
JP2547329B2 (en) Lock data setting device
JPH02100743A (en) Electronic equipment
JPH03211619A (en) Data processor
JPH01232446A (en) Program development assisting device for computer
JPH02115941A (en) Information processor test system
JPS61134850A (en) Debugging method of subsequent processor
JPS5856292A (en) Initializing system of memory
JPH0589030A (en) Input/output controller
JPS6270947A (en) Control system for debug interruption
JPH03110601A (en) Monitoring method for indirect address designating data
JPS59168528A (en) Initial program loading system
JPS62197828A (en) Microprogram loading confirmation system