JPS6149032B2

JPS6149032B2 -

Info

Publication number: JPS6149032B2
Application number: JP7721581A
Authority: JP
Inventors: Tomiaki Hosokawa
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1981-05-20
Filing date: 1981-05-20
Publication date: 1986-10-27
Also published as: JPS57190773A

Description

【発明の詳細な説明】本発明は抵抗溶接機などにおける溶接電流の正
の大きさと負の大きさとのバランスを監視するた
めの溶接電流のバランス監視装置に関するもので
ある。

一般に、抵抗溶接機、例えばシーム溶接機の場
合、数サイクルの周期で溶接電流の通電と休止と
が行われており、これらの溶接機においては、制
御装置であるタイマーの不良などで電流のバラン
スが崩れたり、片点弧などになつた場合を検出し
て通電を停止させ、溶接出力制御のための主サイ
リスタを保護すると同時に、溶接不良を未然に防
ぐために、溶接電流バランス監視装置が用いられ
ている。

ところで、このようなバランス監視装置におい
ては、正確なバランス状態の監視を行うために、
溶接電流の正、負の１サイクル毎にバランス状態
の監視を行うことが必要となつてくるが、この場
合、バランス状態の判定を行う回路のタイミング
パルスのパルス幅を短かいものとすることとなる
ため、モニタリング結果を表示するための表示灯
への駆動パルスも極めて短いものになつてしま
う。この場合、表示灯は十分目で見て確認できる
明るさに点灯しないため、通常点灯時間を長くす
るためのパルス幅増幅回路などが必要となる。ま
た、このパルス幅増幅回路では、タイマーICを
用いたり、パルス信号をコンデンサで積分し、演
算増幅器（以下、オペアンプという）で増幅した
りするものであるため、回路が複雑で高価になつ
てしまうという欠点が生じていた。

また、パルス信号をコンデンサで積分し、オペ
アンプで増幅するものについては、１サイクルの
短時間通電のバランス監視には適用できなくなつ
ていた。

本発明はこのような問題点に鑑み、表示灯の駆
動スイツチング時間が極めて短かい場合でも、表
示灯が十分な明るさで点灯するようにすることを
目的とするものである。以下、本発明による溶接
電流のバランス監視装置について、第１図〜第５
図の図面を用いて説明する。

第１図〜第４図に本発明の一実施例による抵抗
溶接機の溶接電流バランス監視装置を示してお
り、第２図は増幅回路、サンプルホールド回路、
上限、下限のリミツトを検出するウインドコンパ
レータ回路、表示回路部分、第２図はサンプリン
グ回路と同期回路部分、第３図はアンバランスに
なつた場合のセツト・リセツト回路部分である。

第１図において、１は溶接トランスであり、こ
の溶接トランス１の一次側には、主サイリスタ
２，３およびシヤント４が接続されており、その
シヤント４により溶接電流の正の大きさ、負の大
きさを検出することができる。

５は電流差動形のノートン形のオペアンプであ
り、このオペアンプ５の反転入力端子および非反
転入力端子には、シヤント４により検出された検
出電圧が入力される。６〜１１はこのオペアンプ
５の入力用、出力用、バイアス用の抵抗、１２は
コンデンサであり、これらのオペアンプ５、抵抗
６〜１１およびコンデンサ１２により増幅回路が
構成されている。

１３は前記オペアンプ５より得られる増幅電圧
の正の大きさをホールドするコンデンサ、１４は
同じく負の大きさをホールドするコンデンサであ
り、このコンデンサ１３，１４にはダイオード１
５，１６が、ダイオード１５についてはカソード
をコンデンサ１３側にして、またダイオード１６
についてはアノードをコンデンサ１４側にしてそ
れぞれ接続され、そしてダイオード１５，１６の
他端は共通接続されてアナログスイツチ１７を介
して前記オペアンプ５の出力端の抵抗１１に接続
されている。また、コンデンサ１３，１４には、
抵抗１８，１９とアナログスイツチ２０，２１の
直列回路がそれぞれ並列に接続されている。すな
わちアナログスイツチ１７によりコンデンサ１
３，１４への充電が制御され、アナログスイツチ
２０，２１によりコンデンサ１３，１４の放電が
制御される。２２，２３はボルテージホロア用の
オペアンプであり、このオペアンプ２２，２３そ
れぞれの非反転入力端子に、前記コンデンサ１
３，１４の端子電圧が入力されている。２４はこ
のオペアンプ２２，２３の出力が抵抗２５，２６
を介して反転入力端子に入力されるオペアンプで
あり、このオペアンプ２４と抵抗２５〜２７とに
より増幅回路が構成されている。

２８，２９はオペアンプ２４の出力がアナログ
スイツチ３０、抵抗３１を介して非反転入力端
子、反転入力端子に入力されるオペアンプであ
り、このオペアンプ２８，２９は抵抗３１〜３
６、可変抵抗３７，３８およびダイオード３９，
４０とともに上限、下限のリミツトを検出するウ
インドコンパレータ回路を構成している。このウ
インドコンパレータ回路は、入力電圧が可変抵抗
３７，３８より得られる２つの基準電圧の中間の
範囲にある時だけ出力が反転するものであり、入
力電圧をＶ_IN、可変抵抗３７により設定される基
準電圧をＶ_S1、可変抵抗３８により設定される基
準電圧をＶ_S2とすると、Ｖ_S1＜Ｖ_IN＜Ｖ_S2の時だ
けANDゲート４１の出力がハイレベルとなる。
一方、Ｖ_IN＜Ｖ_S1の場合、オペアンプ２８の出力
がロウレベルとなり、Ｖ_S2＜Ｖ_INの場合、オペア
ンプ２９の出力がロウレベルとなる。

また、前記アナログスイツチ３０は、電流の正
の大きさと負の大きさのバランスが正常かどうか
を判定するウインドコンパレータ回路への入力の
取り入れの制御を行うものである。４２はオペア
ンプであり、このオペアンプ４２は、前記アナロ
グスイツチ３０の電源としてＶ_DDとＶ_SSが供給さ
れているため、信号のレベルシフト用として用い
られている。

４３，４４はオペアンプ４２の入力用抵抗であ
る。４５，４６は前記オペアンプ２８，２９の出
力がインバータ４７，４８および抵抗４９，５０
を介して反転入力端子に入力されるオペアンプで
あり、このオペアンプ４５，４６の非反転入力端
子には抵抗５１，５２を介してＶ_DDの電圧が入力
されている。

５３は前記ANDゲート４１の出力が一方の入
力端子に入力されるANDゲート、５４は前記
ANDゲート４１の出力がインバータ５５を介し
て一方の入力端子に入力されるANDゲート、５
６は前記ANDゲート５３の出力が抵抗５７を介
して反転入力端子に入力されるオペアンプであ
り、このオペアンプ５６の非反転入力端子には抵
抗５８を介してＶ_DDの電圧が入力されている。

５９〜６１は前記オペアンプ４５，４６，５６
の出力端子に抵抗６２〜６４を介して接続した発
光ダイオードであり、この発光ダイオード５９〜
６１のアノードにはダイオード６５を介してＶ_DD
の電圧が入力されている。すなわち、前記AND
ゲート４１の出力がハイレベルとなつた場合、オ
ペアンプ５６の出力がロウレベルとなり、発光ダ
イオード５９が点灯し、オペアンプ２８の出力が
ロウレベルとなつた場合、オペアンプ４５の出力
がロウレベルとなり、発光ダイオード６０が点灯
しまたはオペアンプ２９の出力がロウレベルとな
つた場合、オペアンプ４６の出力がロウレベルと
なり、発光ダイオード６１が点灯する。

６６〜６８はそれぞれ前記ダイオード６５のカ
ソードとオペアンプ４５，４６，５６の出力との
間に抵抗６９〜７１を介して接続したコンデンサ
であり、このコンデンサ６６〜６８と抵抗６９〜
７１との直列回路により発光ダイオード５９〜６
１の点灯時間を長くとつている。すなわち、オペ
アンプ４５，４６，５６の出力は、１サイクル中
の僅か数msecしかロウレベルとならないため、
ハイレベルとなつた後はコンデンサ６６〜６８の
充電電荷を発光ダイオード５９〜６１に流し、十
分目で確認、判別できるようにしたものである。
また、前記ダイオード６５は、オペアンプ４５，
４６，５６の出力がロウレベルとなつて、コンデ
ンサ６６〜６８の充電電荷が放電するようになつ
た場合、電源ラインを通して放電しないようにす
るためのものである。

また、第２図において、Ａ〜Ｅは第１図のＡ〜
Ｅに対応している。

第２図において、７２，７３は前記オペアンプ
５の出力が非反転入力端子、反転入力端子に入力
されるオペアンプ、７４〜８０はこのオペアンプ
７２，７３の入力用、バイアス用の抵抗、８１は
ANDゲートであり、このANDゲート８１は、一
方の端子をバツフア８２およびダイオード８３を
介して前記オペアンプ７２の出力に接続し、他方
の端子を抵抗８４とコンデンサ８５とからなる積
分回路およびインバータ８６を介して前記バツフ
ア８２の出力に接続している。このANDゲート
８１の出力端子から幅の狭いパルスが得られ、オ
ペアンプ８７で信号のレベル変換が行われ、そし
てオペアンプ８７の出力は第１図のアナログスイ
ツチ２０，２１の制御入力として取り出される。
また、このオペアンプ８７の出力が反転入力端子
に入力されるオペアンプ８８の出力がアナログス
イツチ１７の制御入力として取り出される。８９
〜９２は抵抗である。

９３は正、負の電流が流れた場合に点灯する回
路確認用の発光ダイオードであり、この発光ダイ
オード９３のアノードは、バツフア９４およびダ
イオード９５，９６を介して前記オペアンプ７
２，７３の出力端子に接続され、カソードは抵抗
９７を介して接地されている。

９８は前記オペアンプ７３の出力端子にダイオ
ード９９を介して一方の端子を接続したNANDゲ
ート、１００はダイオード９５，９６とアースと
の間に接続した抵抗、１０１はダイオード９９と
アースとの間に接続した抵抗である。

１０２はタイマーICであり、このタイマーIC
１０２のトリガ端子Trは、バツフア１０３、抵
抗１０４、コンデンサ１０５を介して前記バツフ
ア８２の出力端子に接続され、また出力端子Ｏは
コンデンサ１０６、抵抗１０７、インバータ１０
８を介してフリツプフロツプ１０９のセツト端子
Ｓに接続され、またリセツト端子ＲにはＶ_DDの電
圧が印加されるとともに、抵抗１０８、コンデン
サ１１１、アナログスイツチ１１２を介して接地
されている。また、アナログスイツチ１１２はイ
ンバータ１１３、ダイオード１１４、抵抗１１
５、バツフア１１６を介して入力されるタイマー
IC１１７の出力により開閉され、そしてタイマ
ーIC１１７は、溶接電源に同期した全波整流出
力が入力されるオペアンプ１１８の出力によりト
リガされる。すなわち、50Hzの場合に、アナログ
スイツチ１１２が閉じてコンデンサ１１１がコン
デンサ１１９に並列に接続され、50Hz地区におい
ても使用できるようにしたものである。

１２０はANDゲートであり、このANDゲート
１２０の一方の端子は前記フリツプフロツプ１０
９の出力端子Ｑに接続され、他方の端子は前記オ
ペアンプ７３の出力端子に接続しているダイオー
ド９６のカソードに接続されている。また、この
ANDゲート１２０の出力は、第１図のオペアン
プ４２の非反転入力端子に入力されるとともに、
ANDゲート５３，５４の入力端子に入力されて
おり、このANDゲート１２０の出力がハイレベ
ルとなる期間が第１図の発光ダイオード５９，６
０，６１の点灯時間となる。

第３図において、Ｆは第１図のＦに対応してい
る。１２１はセツト端子Ｓを第１図のANDゲー
ト５４の出力端子に接続し、リセツト端子Ｒを
NANDゲート１２２の出力端子に接続したフリツ
プフロツプであり、このフリツプフロツプ１２１
の出力端子Ｑはバイアス用の抵抗１２３，１２４
を介してトランジスタ１２５のベースに接続され
ており、このフリツプフロツプ１２１にセツト信
号が入力されると、トランジスタ１２５がONし
てリレー１２６が動作し、その接点１２６ａが開
となり、通電などが停止される。１２７はリセツ
ト用の押釦スイツチであり、この押釦スイツチ１
２７は、Ｖ_DDの電圧が充電されるコンデンサ１２
８に抵抗１２９を介して並例に接続され、またコ
ンデンサ１２８と抵抗１２９との接続点はNAND
ゲート１２２の一方の端子に接続されている。

１３０は前記リレー１２６に並列に接続したダ
イオードである。

第４図ａ〜ｄに第１図のａ部〜ｄ部の電圧波形
を示しており、この第４図ａ〜ｄから明らかなよ
うに、オペアンプ５の出力端子より第４図ａに示
すような溶接電圧が取り出されると、コンデンサ
１３には第４図ｂに示すような波形の電圧が、コ
ンデンサ１４には第４図ｃに示すような波形の電
圧がそれぞれ充電され、そしてオペアンプ２４の
出力端子には第４図ｄに示すような波形の電圧が
取り出される。なお、第４図ａ〜ｄにおいて、
T₁は60Hzの場合では16.7msec、50Hzの場合では
20msecである。

また、第５図ａ〜ｎに第２図のａ部〜ｎ部の電
圧波形を示しており、すなわち第２図の回路にお
いて、第２図のＡ部に第５図ａに示すような増幅
された溶接電圧が加えられると、オペアンプ７
２，７３の出力端子には第５図ｂ，ｃに示すよう
な電圧が得られる。そして、ダイオード８３の出
力側には第５図ｄに示すような電圧が、ダイオー
ド９９の出力側には第５図ｅに示すような電圧
が、ダイオード９５，９６の出力側には第５図ｆ
に示すような電圧がそれぞれ得られる。また、ダ
イオード８３の出力側に得られる電圧により、オ
ペアンプ８７，８８の出力端子には第５図ｇ，ｈ
に示すような電圧が得られる。

一方、タイマーIC１０２のトリガ端子Trには
第５図ｉに示す信号が、出力端子Ｏには第５図ｊ
に示す信号がそれぞれ得られ、またフリツプフロ
ツプ１０９のセツト端子Ｓには第５図ｋに示す信
号が、リセツト端子Ｒには第５図ｌに示す信号が
また出力端子Ｑには第５図ｍに示す信号がそれぞ
れ得られる。そして、ANDゲート１２０の出力
端子には第５図ｎに示す信号が得られる。

ここで、第５図ｊに示すタイマーIC１０２の
出力端子Ｏに得られる信号において、T₂は抵抗
１１０とコンデンサ１１９との時定数により決定
され、また第５図ｎに示すANDゲート１２０の
出力端子に得られる信号において、T₃の期間が
第１図の発光ダイオード５９〜６１の点灯時間と
なる。

以上の説明から明らかなように本発明の溶接電
流バランス監視装置では、溶接電流を検出しその
溶接電流の正の大きさと負の大きさのバランス状
態が正しいか否かを判定するサンプルホールド回
路、ウインドコンパレータ回路などよりなる回路
の出力端子、すなわちオペアンプ４５，４６，５
６の出力端子に、一端をダイオード６５を介して
電源に接続した表示灯、すなわち発光ダイオード
５９〜６１の他端を接続し、かつその発光ダイオ
ード５９〜６１と並列となるようにコンデンサ６
６〜６８を接続し、オペアンプ４５，４６，５６
の出力がロウレベルとなつた時にコンデンサ６６
〜６８の電荷を放電させ、コンデンサ６６〜６８
の放電電流で発光ダイオード５９〜６１をより長
い時間点灯させるようにしたものであり、コンデ
ンサ６６〜６８の容量を任意に選定することで、
任意の点灯時間を得ることができ、しかも簡単な
回路となり、安価に得ることができるとともに、
通電時間が短かい場合であつても、十分目で見て
確認できるように点灯させることができる。

なおここで上記実施例においては、コンデンサ
６６〜６８の電荷の放電は、例えばコンデンサ６
６であつては、抵抗６９、発光ダイオード５９お
よびその内蔵抵抗のループで行われる。また、抵
抗６９の抵抗値は、オペアンプ５６の定格電流以
下となるように設定している。

以上のように本発明のバランス監視装置によれ
ば、簡単な回路で任意の点灯時間を得ることがで
き、これによつて溶接電流の正、負の１サイクル
毎にバランス状態の監視を行う場合でも、十分目
で見て確認できるように表示灯を点灯させること
ができる。

【図面の簡単な説明】

第１図〜第３図は本発明の一実施例による溶接
電流のバランス監視装置を示す回路図、第４図ａ
〜ｄは第１図のａ部〜ｄ部の信号波形図、第５図
ａ〜ｎは第２図のａ部〜ｎ部の信号波形図であ
る。１……溶接トランス、２，３……主サイリス
タ、４……シヤフト、５，２２，２３，２８，２
９，４５，４６，５６……オペアンプ、１３，１
４，６６，６７，６８……コンデンサ、５９，６
０，６１……発光ダイオード、６５……ダイオー
ド、６９，７０，７１……抵抗。

Claims

【特許請求の範囲】

１溶接電流の大きさをシヤントなどで検出し、
溶接電流の正の大きさと負の大きさのバランス状
態を監視する溶接電流のバランス監視装置におい
て、前記溶接電流を検出するシヤントなどより得
られる電圧を増幅する増幅回路と、該増幅回路の
出力をサンプルホールドするサンプルホールド回
路と、該サンプルホールド回路の上限、下限リミ
ツトを検出するウインドコンパレータ回路と、該
ウインドコンパレータ回路の出力状態を表示する
表示回路と、前記サンプルホールド回路、ウイン
ドコンパレータ回路、表示回路への開閉動作制御
信号を作り出すサンプリング回路と該サンプリン
グ回路の動作タイミングを得るための溶接電流に
同期した同期回路と、アンバランスになつた場合
のセツト、リセツト回路を備え、前記表示回路の
表示灯に並列にコンデンサを接続し、表示出力が
なくなつた時、コンデンサに充電されている電荷
を表示灯に放電させ、表示灯を点灯させるように
構成した溶接電流のバランス監視装置。